KR20160091050A - 전자부품 내장 기판 및 그 제조방법 - Google Patents

전자부품 내장 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20160091050A
KR20160091050A KR1020150011203A KR20150011203A KR20160091050A KR 20160091050 A KR20160091050 A KR 20160091050A KR 1020150011203 A KR1020150011203 A KR 1020150011203A KR 20150011203 A KR20150011203 A KR 20150011203A KR 20160091050 A KR20160091050 A KR 20160091050A
Authority
KR
South Korea
Prior art keywords
electronic component
cavity
bump pad
mounting
component
Prior art date
Application number
KR1020150011203A
Other languages
English (en)
Other versions
KR102380304B1 (ko
Inventor
고경환
고영관
이재언
목지수
백용호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150011203A priority Critical patent/KR102380304B1/ko
Priority to JP2015235993A priority patent/JP2016136615A/ja
Priority to US14/991,608 priority patent/US9999131B2/en
Publication of KR20160091050A publication Critical patent/KR20160091050A/ko
Application granted granted Critical
Publication of KR102380304B1 publication Critical patent/KR102380304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13195—Material with a principal constituent of the material being a gas not provided for in groups H01L2224/131 - H01L2224/13191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/136 - H01L2224/13691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13699—Material of the matrix
    • H01L2224/1379—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13798—Fillers
    • H01L2224/13799—Base material
    • H01L2224/138—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

본 발명은 절연층과 내부회로층이 적층된 다층기판; 상기 절연층에 형성되고, 상기 내부회로층을 서로 연결하여 전기적으로 접속되는 비아; 상기 다층기판의 일면에 형성되는 캐비티; 상기 캐비티에 삽입되는 제1 전자부품; 및 상기 제1 전자부품과 대향되는 캐비티 표면에 형성된 범프패드;로 구성되어 제1 전자부품이 캐비티에 측면실장된 전자부품을 제공하므로, 인쇄회로기판의 소형화 및 다기능화를 구현할 수 있다.

Description

전자부품 내장 기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING EMBEDED ELECTRONIC COMPONENT WITHIN AND A METHOD FOR MANUFACTURING}
본 발명은 캐비티가 형성된 다층기판에 전자부품이 실장된 전자부품 내장 기판 및 그 제조방법에 관한 것이다.
전자 제품이 소형화, 슬림화, 고밀도화 되는 추세에 따라 인쇄회로 패키지 기판도 소형화와 슬림화가 진행되고 있다.
패키지 기판의 다기능화 및 저비용을 위해 복수의 회로층이 형성된 다층기판에 멀티 칩을 실장하고 있다. 이에 패키지 기판도 동일한 사이즈 내에서 더 많은 실장 영역을 확보할 필요성이 대두되고 있다.
종래에는 다층기판의 양면 중 적어도 일면에 범프 패드(bump pad)를 형성하여 IC, 수동소자, 능동소자 등을 다양한 방법으로 실장하였다. 그러나, 종래 방식은 실장 영역이 협소하기 때문에 복수의 소자를 실장하는데 한계가 있어 다기능화 구현에 장애가 되었고, 무엇보다도 전자제품의 소형화 경향에 맞지 않는 문제가 있었다.
대한민국 공개특허공보 제 2014-071769호
본 발명은 종래의 전자부품 내장 기판에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 다층기판에 형성된 캐비티 내부와, 다층기판의 측면에 전자부품이 장착될 수 있도록 함으로써, 전자부품 실장 영역이 확장된 패키지 기판을 제공하는데 목적이 있다.
본 발명의 상기 목적은 절연층과 내부회로층이 적층된 다층기판, 상기 절연층에 형성되고, 상기 내부회로층을 서로 연결하여 전기적으로 접속되는 비아, 상기 다층기판의 일면에 형성되는 캐비티, 상기 캐비티에 삽입되는 제1 전자부품 및 상기 제1 전자부품과 대향되는 캐비티 표면에 형성된 범프패드로 구성된 전자부품 내장기판이 제공됨으로서 달성된다.
이때, 캐비티에 삽입되는 제1 전자부품은 도전성볼에 의해 실장될 수 있고, 도전성볼은 온도에 의해 부피가 증가하며 일정온도에 경화하는 코어와 전도성 물질의 중간층 및 접착성의 필름으로 구성되어 캐비티와 제1 전자부품의 갭에 용이하게 삽입될 수 있다.
본 발명의 다른 상기 목적은 절연층과 내부회로층이 적층된 다층기판을 준비하는 단계, 상기 다층기판의 일면에 캐비티를 형성하는 단계 및 상기 캐비티에 제1 전자부품을 실장하는 단계를 포함하여 제1 전자부품이 내장된 기판을 제조할 수 있으며, 다층기판 양측단부에 제2 전자부품이 결합되므로 전자부품 실장영역이 확장되는 전자부품 내장기판 제조방법이 제공됨에 의해서 달성된다.
이상에서 설명한 바와 같이, 본 발명에 따른 전자부품 내장 기판은 측면에 범프패드가 형성된 캐비티에 전자부품을 삽입시켜 실장시키므로 패키지 기판을 소형화할 수 있다.
또한, 다층기판의 양면 뿐만 아니라 캐비티에도 전자부품이 실장되므로 종래의 기판보다 많은 수의 전자부품을 실장가능하므로 패키지 기판의 다기능화를 달성할 수 있는 이점이 있다.
도 1은 본 발명에 따른 다층기판의 부분 단면도를 나타내는 도면.
도 2는 캐비티에 제1 전자부품이 실장된 본 발명의 일실시예 단면도.
도 3은 캐비티에 제1 전자부품이 와이어 실장된 일실시예 단면도.
도 4는 도 2의 기판 측면에 제2 전자부품이 실장된 본 발명의 다른 일실시예 단면도.
도 5는 도 3의 기판 측면에 제2 전자부품이 실장된 본 발명의 다른 일실시예 단면도.
도 6은 도전성 볼의 단면도로서,
도 6a는 3층 구조의 도전성 볼이며,
도 6b는 4층 구조의 도전성 볼이다.
도 7은 본 발명에 따른 전자부품 내장 기판을 제조하는 순서를 나열한 순서도.
도 8은 본 발명의 전자부품 내장 기판을 제조방법이 도시된 공정 단면도로서,
도 8a는 절연층과 내부회로층이 적층된 다층기판을 준비하는 단계의 단면도이고,
도 8b는 캐비티 형성단계의 단면도이고,
도 8c는 캐비티에 제1 전자부품을 실장하는 단계의 단면도이고,
도 8d는 제2 전자부품을 실장하는 단계를 나타내는 단면도이다.
도 9는 비아를 범프패드로 형성하는 단면도로서,
도 9a는 비아 형성하는 단계의 단면도이고,
도 9b는 비아를 절단하여 노출시키는 단계의 단면도이고,
도 9c는 비아가 측면에 노출된 단면도이고,
도 9d는 노출된 비아를 에칭하고 표면처리하여 범프패드를 형성하는 단면도이다.
도 10은 내부회로층을 범프패드로 형성하는 단면도로서,
도 10a는 다층기판 측단을 절단하여 내부회로층을 노출시키는 단면도이고,
도 10b는 측면에 내부회로층이 노출된 단면도이고,
도 10c는 노출된 내부회로층을 에칭하고 표면처리하여 범프패드를 형성하는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
먼저, 도 1은 본 발명에 따른 다층기판의 부분 단면도를 나타내는 도면이고, 도 2는 캐비티에 제1 전자부품이 실장된 본 발명의 일실시예 단면도이고, 도 3은 캐비티에 제1 전자부품이 와이어 실장된 일실시예 단면도이다.
도시된 바와 같이, 본 발명에 따른 전자부품 내장 기판(100)은 수지 절연재료를 주성분으로 하는 절연층(111)과 내부회로층(112)이 교호로 적층된 다층기판으로 구성된다.
절연층(111)은 광경화성 또는 열경화성 수지 절연재료, 구체적으로는 광감응성 모너머가 포함된 수지 또는 열경화성 에폭시 수지의 경화물을 주성분으로 하는 빌드업 재료를 사용하여 형성된다.
절연층(11)의 적어도 일면은 금속패턴이 인쇄되어 형성된 내부회로층이 형성될 수 있다. 도 1에 도시된 바와 같이, 다층기판의 최외각층은 내부회로층이 노출된 다수의 접속단자로 구성될 수 있고, 접속단자들은 수동소자, 능동소자와 같은 각종 전자부품들이 실장되는 영역이 될 수 있다.
내부회로층(112)은 절연층을 경계로 전기적으로 절연될 수 있다. 이때, 절연층에 상하를 연결하는 비아(113)를 통해 내부회로층이 상하로 연결이 될 수 있다. 비아(113)는 일방향, 즉 하부로 테이퍼진 형태로 구성될 수 있거나, 중심을 향해 테이퍼 지도록 형성되어 절구형의 모양을 가질 수 있다.
한편, 다층기판(110)은 적어도 일면에 캐비티(130)가 형성될 수 있다. 캐비티(130)는 전자부품이 실장될 영역으로서 다층기판에 함몰 형성될 수 있으므로, 캐비티에 삽입된 전자부품이 다층기판(110)의 표면에 돌출되지 않거나, 돌출되더라도 그 돌출 영역이 크지 않아 기판의 경박화 경향에 부합될 수 있다.
캐비티 표면에는 전자부품과 연결되는 범프패드(120)를 포함할 수 있다. 범프패드(120)는 제1 전자부품(160)에 대응되어 형성될 수 있고, 그 사이에 도전성 볼(140)이 개재되면서 전기적으로 연결될 수 있다. 범프패드 형성방법에 대해서는 전자부품 내장기판의 제조방법을 설명할 때 보다 자세하게 설명하기로 한다.
제1 전자부품(160)은 캐비티(130)에 삽입되는 것으로서, 커패시터, 저항, 인덕터, 필터 등과 같은 수동부품 뿐만 아니라, IC, Amp 등과 같은 능동소자 또는 RF소자일 수 있다.
제1 전자부품(160)은 다층기판(110)과 전기적으로 연결되는 외부전극을 포함할 수 있고, 외부전극은 접속패드(161)로 구성될 수 있다. 캐비티 측면에 형성된 범프패드(120)는 도전성볼 또는 와이어(wire)에 의해 제1 전자부품 표면에 형성된 접속패드(161)와 접속될 수 있다.
캐비티 저면에는 제1 전자부품을 지지하는 지지대(114)를 더 포함할 수 있다. 지지대(114)는 캐비티 내에 실장되는 제1 전자부품(160)의 외부전극과 캐비티에 형성된 범프패드(120) 위치를 정렬시킬 수 있고, 정렬된 제1 전자부품의 이동을 방지할 수 있다. 지지대(114)는 절연 성질을 가지는 공지된 제반 재료가 될 수 있으며, 전자부품 고정을 위한 접착성의 물질을 포함할 수 있다.
도전성볼(140)은 제1 전자부품(160)과 범프패드(120) 사이에 개재된다. 그리고, 도전성볼(140)은 제1 전자부품이 캐비티에 삽입된 상태에서 가열되면, 온도 상승에 따라 부피가 팽창되면서 빈공간으로 확장되며, 이때 제1 전자부품(160)과 범프패드(120)를 연결하게 된다. 또는, 도전성볼(140)은 리플로우 장치(도면 미도시)를 통과하면서 가해지는 열에 의해 부피가 팽창되며, 이때 제1 전자부품(160)과 범프패드(120)를 전기적으로 연결하게 된다.
한편, 제1 전자부품 상면에 형성된 접속패드(161)는 와이어 본딩(wire bonding)공법에 의한 와이어(141)를 매개로 범프패드(120)와 접속할 수 있다. 와이어(141)는 제1 전자부품과 캐비티 사이의 공간이 협소하기 때문에 캐비티 측면에 형성된 범프패드(12)에 연결되는 것이 보다 바람직할 것이다.
제1 전자부품(160)이 실장되면, 제1 전자부품과 캐비티 사이의 공간은 봉지재(180)를 충진시켜 밀봉시킬 수 있다. 제1 전자부품과 캐비티의 갭에 수분이 유입되면 다층기판(110)의 크랙을 유발할 수 있고, 유입된 수분은 도전성볼(140)의 전기접속도를 저하시킬 수 있다. 또한, 다른 공정 진행중에 유동되는 제1 전자제품은 도전성볼의 크랙 내지 단선을 유발할 수 있다. 따라서, 봉지재(180)는 도전성볼을 보호하고 제1 전자부품을 고정시켜 전자부품 내장기판을 외부자극으로부터 보호할 수 있다.
봉지재(180)는 절연성의 수지, MUF(Molded Under Fill) 등으로 이루어질 수 있다. 입자가 작은 봉지재(180)는 제1 전자부품과 캐비티 사이에 쉽게 충진되므로 갭을 채워 캐비티 틈을 밀봉시킬 수 있다. 이때, 제1 전자부품에 발생된 열이 기판 양면으로 분산될 수 있으므로 방열기능이 좋은 효과도 얻을 수 있다.
한편, 도 4와 도 5에 도시된 바와 같이, 본 발명의 다른 실시예로서, 다층 기판의 측부는 제2 전자부품(170)이 결합될 수 있다. 다층기판(110)의 양측부는 다층기판의 내부회로층(112)나 비아(113)와 전기적으로 연결되어 제2 전자부품(170)과 연결매개가 될 수 있는 외부패드(150)를 더 포함할 수 있다.
제2 전자부품(170)은 커패시터, 저항, 인덕터, 커패시터, 필터 등과 같은 수동필터 뿐만 아니라, IC, Amp 등과 같은 능동소자 또는 RF소자일 수 있다. 측면 실장되는 제2 전자부품(170)은 캐비티(130)에 실장되는 제1 전자부품(160) 및 표면실장되는 기타의 전자부품과 함께 많은 수의 전자부품이 실장될 수 있는 공간을 제공할 수 있으므로, 고성능과 다기능화를 구현할 수 있다.
제2 전자부품(170)은 전기전도성을 가진 솔더(solder)에 의해 다층기판(110)과 결합될 수 있다. 또는, 제2 전자부품은(170)은 전도성볼(140)을 매개로 다층기판(110)과 결합할 수 있다.
외부패드(150) 형성방법에 대해서는 전자부품 내장기판 제조방법을 설명할 때 보다 자세하게 설명하도록 한다.
한편, 도 6은 도전성 볼의 단면도로서, 도 6a는 3층 구조의 도전성 볼이며, 도 6b는 4층 구조의 도전성 볼이다.
도전성볼(140)은 전기 전도성을 가진 공지의 물질로서 기판과 전자부품을 연결하는 매개체이며, 솔더(solder)로 구성될 수 있다.
또는, 도전성볼(140)은 내측에 형성된 환형의 코어(140a)와 전도성 물질의 중간층(140b) 및 최외각부에 형성된 접착성 필름(140c)으로 구성될 수 있다. 코어(140a)는 온도 증감에 따라 부피가 증감하며, 압력이 감소되면 부피가 팽창될 수 있으며, 일정한 온도에 경화될 수 있다. 코어 내측은 공동(140d)이 형성되어 내부에 에어(air)가 충진된 형태도 가능할 수 있다. 에어는 온도 상승에 따라 팽창이 쉽기 때문에 도전성볼의 팽창에 따른 접촉력이 향상되며, 코어의 원자재 경비를 줄일 수 있는 효과가 있다.
중간층(140b)은 전도성이 좋고, 연성을 갖는 물질일 수 있고, Au, Ag, 전도성 섬유, 그라파이트(graphite) 등으로 구성될 수 있다.
접착성 필름(140c)은 ACF 본딩 필름으로 구성될 수 있고, ACF 본딩 필름은 에폭시 수지로서 도전성볼이 전자부품 또는 범프패드에 접착된다. 도전성 볼(140)은 접착성 필름에 의해 제1 전자부품의 외부전극에 부착되고, 부착된 상태를 유지하며 캐비티에 삽입될 수 있다. 또는, 도전성볼(140)은 범프패드(120)에 부착되고, 캐비티에 제1 전자부품이 삽입될 수 있다. 따라서, 도전성볼(140)은 캐비티(130)와 제1 전자부품(160) 사이의 미세 공간에 미리 삽입되므로, 도전성볼의 전기접속 불량 또는 이웃한 도전성볼 접촉에 의한 단락(short)을 방지할 수 있다.
다음으로 전자부품 내장기판의 제조방법을 설명하고자 한다. 도 7은 본 발명에 따른 전자부품 내장 기판을 제조하는 순서를 나열한 순서도이다. 도 8은 본 발명의 전자부품 내장 기판을 제조방법이 도시된 공정 단면도로서, 도 8a는 절연층과 내부회로층이 적층된 다층기판을 준비하는 단계의 단면도이고, 도 8b는 캐비티 형성단계의 단면도이고, 도 8c는 캐비티에 제1 전자부품을 실장하는 단계의 단면도이고, 도 8d는 제2 전자부품을 실장하는 단계를 나타내는 단면도이다.
도 8에 도시된 바와 같이, 전자부품 내장기판의 제조방법은 절연층(111)과 내부회로층(112)이 적층된 다층기판(110)을 준비하는 단계(S110), 캐비티(130) 형성단계(S120), 캐비티에 제1 전자부품(160)을 실장하는 단계(S130) 및 제2 전자부품(170)을 실장하는 단계(S140)로 구성될 수 있다.
도 8a에 도시된 바와 같이, 절연층(111)의 표면에 적어도 하나의 배선패턴이 형성된 내부 회로층(112)을 형성하고, 절연층과 내부회로층을 전기적으로 연결하는 비아(113)를 가진 다층기판(110)을 준비한다(S110).
다음으로, 도 8b에 도시된 바와 같이, 다층기판의 일면에 캐비티(130)를 형성하여 제1 전자부품(160)이 삽입될 수 있는 영역을 형성한다(S120). 캐비티는 CO2 레이저, YAG 레이저 공법이나 CNC를 이용한 드릴링 공법으로 형성할 수 있다.
캐비티가 형성된 면에는 제1 전자부품(160)과 전기적으로 연결되는 범프패드(120)가 형성될 수 있고, 범프패드(120)는 내부회로층 또는 비아가 캐비티의 표면에서 노출되어 형성될 수 있다.
다음으로, 도 8c에 도시도니 바와 같이, 캐비티에 제1 전자부품을 실장하는 단계는, 도전성볼(140)이 용융되는 리플로우 공정에서 다층기판(110)을 회전시켜 도전성볼(140)이 범프패드(120)와 제1 전자부품(160)을 접속시킨다(S130).
도전성볼의 코어(140a)는 온도 상승에 의해 부피가 팽창되나, 코어 부피가 일정 방향으로 확장되는 것이 아니다. 따라서, 도전성볼(140)의 팽창을 수평면 일방향으로 제어하기 위해 회전 공정이 필요할 수 있다. 이를 위해, 다층기판 하면에는 캐비티 중심축을 기준으로 회전시키는 수단이 있을 수 있다. 회전 수단과 다층기판이 회동하면 도전성볼(140)은 원심력에 의해 수평으로 이동될 수 있다. 이때, 제1 전자부품 측면에만 접착된 전도성 볼은 점점 캐비티 측면으로 이동되면서 제1 전자부품과 범프패드가 연결된다.
다음으로, 다층기판 측단부에 제2 전자부품(170)을 실장하는 단계가 진행된다. 다층기판(110)의 측단부는 제2 전자부품(170)이 실장되는 업속패드인 외부패드(150)가 구비된다.
한편, 범프패드(120)와 외부패드(150) 형성방법은 도 9와 도 10을 참조하여 설명하겠다. 이때, 도 9는 비아를 패드로 형성하는 단면도로서, 도 9a는 비아 형성하는 단계의 단면도이고, 도 9b는 비아를 절단하여 노출시키는 단계의 단면도이고, 도 9c는 비아가 측면에 노출된 단면도이고, 도 9d는 노출된 비아를 에칭하고 표면처리하여 패드를 형성하는 단면도이다. 도 10은 내부회로층을 패드로 형성하는 단면도로서, 도 10a는 다층기판 측단을 절단하여 내부회로층을 노출시키는 단면도이고, 도 10b는 측면에 내부회로층이 노출된 단면도이고, 도 10c는 노출된 내부회로층을 에칭하고 표면처리하여 패드를 형성하는 단면도이다.
도 9에 도시된 바와 같이, 범프패드(120)와 외부패드(150)는 비아(113)를 수직으로 절단하여 측부를 노출시키고 후공정을 거쳐 형성될 수 있다.
도면에서는 일자형의 비아로 도시되어 있으나, 비아(113)는 일방향으로 테이퍼가 형성된 모양 또는 중심을 향해 테이퍼가 형성된 절구형 모양을 가질 수 있다. 범프패드(120)와 외부패드(150)는 노출면적이 클수록 전기접속도가 향상되므로, 비아를 절단하는 공정은 비아 수직 중심축을 기준으로 절단하여 노출되는 비아 면적을 극대화시킬 수 있다.
캐비티 가공으로 노출된 비아는 Cu 에칭공정을 실시하여 함몰부가 형성될 수 있다. 함몰부는 절연층보다 낮게 형성되므로, 도전성볼을 범프패드에 접착시 정교하게 위치시킬 수 있다.
다음으로, 함몰부에 금속층을 형성시키는 단계가 진행될 수 있다. 금속층은 도전성볼 접착시 접촉도를 향상시킬 수 있다. 금속층은 전해 도금, 무전해 도금, 기타 스크린 인쇄 등으로 형성할 수 있으나 특별히 이를 제한할 필요는 없을 것이다.
그리고 도 10에 도시된 바와 같이, 범프패드(120)와 외부패드(150)는 내부회로층(112)를 수직으로 절단하여 측부를 노출시키고 후공정을 거쳐 형성될 수 있다. 내부회로층(112)및 절연층(111)이 교대로 적층된 다층기판 측면이 절단되면 측부에 내부회로층(112)이 노출된다.
이후, 비아를 이용한 범프패드(120)와 외부패드(150) 형성방법과 마찬가지로 Cu에칭 공정 및 금속층형성단계를 거쳐 형성될 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100, 200. 패키지 기판.
110. 다층기판
111. 절연층
112. 내부 회로층
113. 비아
114. 지지대
120. 범프패드
121. 제1 범프패드
122. 제2 범프패드
130 캐비티
140. 도전성 볼
140a. 코어
140b. 중간층
140c. 접착성 필름
140d. 공동
141. 와이어
150. 외부패드
160. 제1 전자부품
161. 제1 접속패드
162. 제2 접속패드
163. 제3 접속패드
170. 제2 전자부품
180. 봉지재

Claims (18)

  1. 절연층과 내부회로층이 적층된 다층기판;
    상기 절연층에 형성되고, 상기 내부회로층을 서로 연결하여 전기적으로 접속되는 비아;
    상기 다층기판의 일면에 형성되는 캐비티;
    상기 캐비티에 삽입되는 제1 전자부품; 및
    상기 제1 전자부품과 대향되는 캐비티 표면에 형성된 범프패드;를 포함하되,
    상기 범프패드는 상기 절연층 또는 상기 비아가 측벽에 노출되게 형성된 전자부품 내장기판.
  2. 제1항에 있어서,
    상기 제1 전자부품은 RF 소자, IC, 수동소자 또는 능동소자인 전자부품 내장기판.
  3. 제1항에 있어서,
    상기 캐비티 저면에는 상기 제1 전자부품을 지지하는 지지대를 더 포함하는 전자부품 내장기판.
  4. 제1항에 있어서,
    상기 캐비티와 상기 제1 전자부품 사이에는 빈 공간을 충진하는 봉지재를 더 포함하는 전자부품 내장기판.
  5. 제1항에 있어서,
    상기 범프패드와 상기 제1 전자부품 사이에 도전성 볼이 개재되는 전자부품 내장기판.
  6. 제5항에 있어서,
    상기 도전성 볼은,
    환형의 코어;
    상기 코어 외부를 감싸는 전도성 물질의 충간층; 및
    상기 중간층 상에 형성된 접착성 필름;으로 구성된 전자부품 내장기판.
  7. 제6항에 있어서,
    상기 코어는 온도에 비례하여 부피가 증가하며, 특정온도에 경화하는 전자부품 내장기판.
  8. 제6항에 있어서,
    상기 코어 내부는 에어(air)가 충진된 공동이 형성된 전자부품 내장기판.
  9. 제1항에 있어서,
    상기 제1 전자부은품 상면에 접속패드를 더 포함하며, 상기 접속패드와 상기 범프패드는 와이어로 연결되는 전자부품 내장기판.
  10. 제1항에 있어서,
    상기 다층기판 측부는 제2 전자부품과 결합되는 전자부품 내장기판.
  11. 제10항에 있어서,
    상기 제2 전자부품은 RF소자, IC, 수동소자 또는 능동소자인 전자부품 내장기판.
  12. 절연층과 내부회로층이 적층된 다층기판을 준비하는 단계;
    상기 다층기판의 일면에 캐비티를 형성하는 단계; 및
    상기 캐비티에 제1 전자부품을 실장하는 단계; 를 포함하되,
    상기 캐비티를 형성하는 단계는, 상기 제1 전자부품과 대향되는 캐비티 표면에 범프패드를 형성하는 단계를 포함하는 전자부품 내장기판 제조방법.
  13. 제12항에 있어서,
    상기 제1 전자부품을 실장하는 단계는,
    상기 범프패드에 도전성볼을 부착하고 상기 제1 전자부품을 상기 캐비티에 삽입하는 전자부품 내장기판 제조방법.
  14. 제12항에 있어서,
    상기 제1 전자부품을 실장하는 단계는,
    도전성볼이 부착된 상기 제1 전자부품을 상기 캐비티에 삽입하는 전자부품 내장기판 제조방법.
  15. 제12항에 있어서,
    상기 제1 전자부품을 실장하는 단계는,
    제1 전자부품을 상기 캐비티에 삽입하고, 상기 범프패드와 와이어연결되는 전자부품 내장기판 제조방법.
  16. 제12항에 있어서,
    상기 제1 전자부품을 실장하는 단계 이후에는,
    상기 캐비티와 상기 제1 전자부품 사이를 밀봉하는 봉지재를 주입하는 단계를 더 포함하는 전자부품 내장기판 제조방법.
  17. 제12항에 있어서,
    상기 캐비티를 형성하는 단계 이후에는,
    상기 캐비티 저면에 상기 제1 전자부품을 고정하고 지지하는 지지대를 개재시키는 단계를 더 포함하는 전자부품 내장기판 제조방법.
  18. 제12항에 있어서,
    상기 상기 캐비티에 제1 전자부품을 실장하는 단계 다음에,
    상기 다층기판 측면에 제2 전자부품을 실장하는 단계를 더 포함하는 전자부품 내장기판 제조방법.
KR1020150011203A 2015-01-23 2015-01-23 전자부품 내장 기판 및 그 제조방법 KR102380304B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150011203A KR102380304B1 (ko) 2015-01-23 2015-01-23 전자부품 내장 기판 및 그 제조방법
JP2015235993A JP2016136615A (ja) 2015-01-23 2015-12-02 電子部品内蔵基板およびその製造方法
US14/991,608 US9999131B2 (en) 2015-01-23 2016-01-08 Printed circuit board with embedded electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011203A KR102380304B1 (ko) 2015-01-23 2015-01-23 전자부품 내장 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160091050A true KR20160091050A (ko) 2016-08-02
KR102380304B1 KR102380304B1 (ko) 2022-03-30

Family

ID=56434360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011203A KR102380304B1 (ko) 2015-01-23 2015-01-23 전자부품 내장 기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US9999131B2 (ko)
JP (1) JP2016136615A (ko)
KR (1) KR102380304B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018044326A1 (en) * 2016-09-02 2018-03-08 Intel Corporation An apparatus with embedded fine line space in a cavity, and a method for forming the same
KR20200078771A (ko) * 2018-12-21 2020-07-02 주식회사 심텍 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법
KR20200122841A (ko) * 2019-04-19 2020-10-28 주식회사 심텍 임베디드 인쇄회로기판 및 그 제조 방법
CN113543485A (zh) * 2021-06-29 2021-10-22 生益电子股份有限公司 一种印制电路板的制造方法以及印制电路板

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015007196T5 (de) * 2015-12-18 2018-08-23 Intel IP Corporation Interposer mit an den seitenwänden freigelegtem leitfähigem routing
US9673179B1 (en) 2016-07-20 2017-06-06 International Business Machines Corporation Discrete electronic device embedded in chip module
WO2018063414A1 (en) * 2016-10-01 2018-04-05 Intel Corporation Module installation on printed circuit boards with embedded trace technology
JP6669034B2 (ja) 2016-10-14 2020-03-18 オムロン株式会社 樹脂構造体、電子機器、および樹脂構造体の製造方法
JP6810346B2 (ja) 2016-12-07 2021-01-06 富士通株式会社 発光素子接合基板
JP6936584B2 (ja) * 2017-02-22 2021-09-15 株式会社アムコー・テクノロジー・ジャパン 電子デバイス及びその製造方法
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
EP3483921A1 (en) 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
CN110120353B (zh) * 2018-02-07 2023-07-18 讯忆科技股份有限公司 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法
CN108767084B (zh) * 2018-04-24 2019-09-03 湖南省方正达电子科技有限公司 一种立体组装led的印制电路及其制备方法
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
WO2020153937A1 (en) * 2019-01-22 2020-07-30 Siemens Aktiengesellschaft Integrated no-solder snap-fit electronic component bays for non-traditional pcbs and am structures
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
WO2020185016A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
EP3916772A4 (en) 2019-03-12 2023-04-05 Absolics Inc. PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT
JP7087205B2 (ja) 2019-03-29 2022-06-20 アブソリックス インコーポレイテッド 半導体用パッケージングガラス基板、半導体用パッケージング基板及び半導体装置
US11088098B2 (en) * 2019-08-12 2021-08-10 Viasat, Inc. Integrated structures with antenna elements and IC chips employing edge contact connections
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
KR20220089715A (ko) 2019-08-23 2022-06-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
WO2021217326A1 (zh) * 2020-04-27 2021-11-04 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制造方法
US20210375732A1 (en) * 2020-06-02 2021-12-02 Qualcomm Incorporated Partial component embedding in a substrate
CN114126189B (zh) * 2020-08-28 2023-08-04 宏启胜精密电子(秦皇岛)有限公司 具有内埋元件的线路板及其制作方法
CN114521055A (zh) * 2020-11-20 2022-05-20 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制造方法
CN114554729A (zh) * 2020-11-27 2022-05-27 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249922A (ja) * 1995-10-31 1996-09-27 Hitachi Chem Co Ltd 被覆粒子
JPH10229142A (ja) * 1997-02-13 1998-08-25 Fujitsu Ltd ボールグリッドアレイパッケージ
JP2001068858A (ja) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
JP2005322744A (ja) * 2004-05-07 2005-11-17 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2006253576A (ja) * 2005-03-14 2006-09-21 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
JP2010192545A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板
JP2011155199A (ja) * 2010-01-28 2011-08-11 Nec Corp 回路実装基板
KR20140071769A (ko) 2012-12-04 2014-06-12 삼성전기주식회사 전자부품 내장기판 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994648A (en) * 1997-03-27 1999-11-30 Ford Motor Company Three-dimensional molded sockets for mechanical and electrical component attachment
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US7683393B2 (en) * 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
WO2014125973A1 (ja) * 2013-02-12 2014-08-21 株式会社村田製作所 部品内蔵樹脂多層基板および樹脂多層基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249922A (ja) * 1995-10-31 1996-09-27 Hitachi Chem Co Ltd 被覆粒子
JPH10229142A (ja) * 1997-02-13 1998-08-25 Fujitsu Ltd ボールグリッドアレイパッケージ
JP2001068858A (ja) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
JP2005322744A (ja) * 2004-05-07 2005-11-17 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2006253576A (ja) * 2005-03-14 2006-09-21 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
JP2010192545A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板
JP2011155199A (ja) * 2010-01-28 2011-08-11 Nec Corp 回路実装基板
KR20140071769A (ko) 2012-12-04 2014-06-12 삼성전기주식회사 전자부품 내장기판 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018044326A1 (en) * 2016-09-02 2018-03-08 Intel Corporation An apparatus with embedded fine line space in a cavity, and a method for forming the same
US11272619B2 (en) 2016-09-02 2022-03-08 Intel Corporation Apparatus with embedded fine line space in a cavity, and a method for forming the same
KR20200078771A (ko) * 2018-12-21 2020-07-02 주식회사 심텍 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법
KR20200122841A (ko) * 2019-04-19 2020-10-28 주식회사 심텍 임베디드 인쇄회로기판 및 그 제조 방법
CN113543485A (zh) * 2021-06-29 2021-10-22 生益电子股份有限公司 一种印制电路板的制造方法以及印制电路板

Also Published As

Publication number Publication date
KR102380304B1 (ko) 2022-03-30
US9999131B2 (en) 2018-06-12
US20160219712A1 (en) 2016-07-28
JP2016136615A (ja) 2016-07-28

Similar Documents

Publication Publication Date Title
KR20160091050A (ko) 전자부품 내장 기판 및 그 제조방법
US9456492B2 (en) Printed circuit board with warpage prevention layer
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
TWI461124B (zh) 層疊封裝結構及其製作方法
JP2008226945A (ja) 半導体装置およびその製造方法
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
TWI506758B (zh) 層疊封裝結構及其製作方法
US10667419B2 (en) Manufacturing method of an electronic component module
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101983168B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR102205195B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
JP6068167B2 (ja) 配線基板およびその製造方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2010021369A (ja) 部品内蔵配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)