CN110120353B - 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法 - Google Patents
垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法 Download PDFInfo
- Publication number
- CN110120353B CN110120353B CN201810124823.3A CN201810124823A CN110120353B CN 110120353 B CN110120353 B CN 110120353B CN 201810124823 A CN201810124823 A CN 201810124823A CN 110120353 B CN110120353 B CN 110120353B
- Authority
- CN
- China
- Prior art keywords
- blind hole
- substrate
- circuit layer
- vertical
- blind
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 239000013078 crystal Substances 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 120
- 238000005553 drilling Methods 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 2
- 239000011800 void material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000009172 bursting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法，其包含：一基板，其具有一第一面及相对的一第二面，在该第二面上设有一第一电路层，在该第一面上钻孔成型至少一第一盲孔或至少一第二盲孔，且各盲孔分别穿过该基板厚度而连通至该第一电路层；至少一晶片，其包含垂直式晶片或水平式晶片；其中各晶片分别嵌入设在相对应的各第一盲孔内，并使第二表面上所设的各晶垫能凭借导电材以连结至该基板的第一电路层；之后再设一第二电路层，使设在该垂直式晶片的第一表面上的至少一晶垫能凭借该第二电路层以电性连结至该第一电路层；如此完成一嵌入型封装结构，达成厚度大幅减少、制程相对简化、导电信赖度提升的优点。
Description
技术领域
本发明涉及一种晶片的封装结构及其制造方法，尤指一种将垂直式晶片或水平式晶片嵌入并焊结设在一基板的盲孔内以有效降低封装结构厚度的嵌入型封装结构及其制造方法。
背景技术
在晶片封装结构技术领域中，目前已存在多种背景技术如：US8,211,722、US6,914,268、US8,049,230、US7,985,979、US7,939,832、US7,713,353、US7,642,121、US7,462,861、US7,393,411、US7,335,519、US7,294,866、US7,087,526、US5,557,115、US6,514,782、US6,497,944、US6,791,119、US2011/0014734、US2002/0163302、US2004/0113156等。现有晶片封装技术大抵是利用表面粘着技术(SMT)或其他电性连结方式如导线连结(wire bond)技术将一晶片焊结并固定在一基板(core board，或称载板substrate，如印刷电路板)表面上各预设线路的接点上以完成一晶片封装结构如常见的覆晶式(flip-chip)封装结构但不限制；在应用时该晶片封装结构再对应焊结并固定在一主板(如印刷电路板)表面的预设位置上，如此完成该晶片封装结构之后续安装制程。
另以晶片上各晶垫(如P/N极)的设置型态而言，晶片可分为垂直式晶片及水平式晶片，一垂直式晶片具有至少二晶垫(如P/N极)且分开设在该晶片的一第一表面及相对的第二表面上如电源(power)晶片、发光二极管(LED)晶片(如红LED)等但不限制；一水平式晶片具有至少二晶垫且同设在该晶片的一表面上如本发明所指的第二表面但不限制。此外，以一垂直式晶片的覆晶式封装结构而言，一般是将设在其中一表面(如第一表面)上的各晶垫先电性连结至与设在其中另一表面(如第二表面)上的各晶垫同位于同一平面上，再利用表面粘着技术(SMT)来进行后续的覆晶式封装作业；而随着基板表面上各预设线路的接点位置的不同，一封装结构进一步又可分成扇内型(Fan-In)或扇出型(Fan-Out)封装结构。
在现有晶片封装结构中，由于晶片是焊结并固定于基板的表面上，故一晶片封装结构的厚度基本上包含晶片的厚度及基板的厚度，而且垂直式晶片封装结构的厚度一般又大于水平式晶片封装结构的厚度，因晶片封装结构的厚度难以有效降低，已无法满足目前轻、薄、短小的要求。
发明内容
由上可知，对一晶片封装结构而言，如何有效减少封装厚度或简化封装结构或其制程，且又能适用于垂直式晶片或水平式晶片，仍存有改进的需要，本发明即针对上述需要而提出解决方案。
为实现上述目的，本发明采用的技术方案是：
一种垂直式晶片的嵌入型封装结构，其特征是包含：
一基板，其具有一第一面及相对的一第二面，其中在该第二面上设有一第一电路层，在该基板的第一面上钻孔成型至少一第一盲孔及至少一第二盲孔，其中各第一盲孔及各第二盲孔分别由该第一面穿过该基板厚度而连通至该第一电路层；
至少一垂直式晶片，各垂直式晶片具有至少二晶垫，其中至少一晶垫设在各垂直式晶片的一第一表面上，而其他至少一晶垫设在相对的第二表面上，各垂直式晶片嵌入于所对应的各第一盲孔内，并使设在第二表面上的各晶垫能凭借导电材以电性连结至该基板的第一电路层；
一绝缘层，其覆设在该基板的第一面上，且在该绝缘层上钻孔成型至少一第三盲孔及至少一第四盲孔；其中各第三盲孔穿过该绝缘层厚度而连通至该垂直式晶片的第一表面；其中各第四盲孔贯穿该绝缘层厚度并对应连通至设在该基板上的各第二盲孔，使各第四盲孔与所对应的各第二盲孔能形成一上下连通的一体式盲孔；
一第二电路层，其利用电镀技术以成型在该绝缘层的表面上以及各第三盲孔、各第四盲孔与各第二盲孔的内壁面上，使设在该垂直式晶片的第一表面上的各晶垫能凭借该第二电路层以电性连结至该第一电路层。
所述的垂直式晶片的嵌入型封装结构，其中：该绝缘层进一步填满各垂直式晶片嵌入在各第一盲孔中所留下的空隙。
所述的垂直式晶片的嵌入型封装结构，其中：还包含一外护层，该外护层覆设在该第二电路层上并填满各第三盲孔、各第四盲孔及各第二盲孔。
所述的垂直式晶片的嵌入型封装结构，其中：该基板的第一盲孔的深度等于该垂直式晶片的厚度。
一种垂直式晶片的嵌入型封装结构的制造方法，其特征是包含下列步骤：
步骤S1：提供一基板，其具有一第一面及相对的一第二面，在该第二面上设有一第一电路层，在该基板的第一面上钻孔成型至少一第一盲孔及至少一第二盲孔，其中各第一盲孔及各第二盲孔分别由该基板的第一面穿过该基板厚度而连通至该第一电路层；
步骤S2：提供至少一垂直式晶片，各垂直式晶片设有至少二晶垫，其中至少一晶垫设在各垂直式晶片的一第一表面上，其他至少一晶垫设在各垂直式晶片的相对的一第二表面上；
步骤S3：将各垂直式晶片分别嵌入于所对应的各第一盲孔内，并使设在各垂直式晶片的第二表面上的各晶垫凭借导电材以电性连结至该基板的第一电路层；
步骤S4：在该基板的第一面上覆设一绝缘层；
步骤S5：在该绝缘层上钻孔成型至少一第三盲孔及至少一第四盲孔，其中各第三盲孔分别穿过该绝缘层厚度而连通至各垂直式晶片的第一表面上所设的各晶垫，其中各第四盲孔系在钻孔成型时能同时贯穿该绝缘层厚度并对应连通至设在该基板上的各第二盲孔，使各第四盲孔能与所对应的各第二盲孔形成一上下连通的一体式盲孔；
步骤S6：利用电镀技术以在该绝缘层的表面上及各第三盲孔、各第四盲孔及各第二盲孔的内壁面上成型一第二电路层，以使设在该垂直式晶片的第一表面上的各晶垫能凭借该第二电路层以电性连结至设在该基板的第二面上的该第一电路层。
所述的垂直式晶片的嵌入型封装结构的制造方法，其中：还包含一步骤S7：设一外护层，使该外护层覆设在该第二电路层上并填满各第三盲孔、各第四盲孔及各第二盲孔。
一种水平式晶片的嵌入型封装结构，其特征是包含：
一基板，其具有一第一面及相对的一第二面，在该第二面上设有一第一电路层，在该基板的第一面上钻孔成型至少一第一盲孔，其中各第一盲孔分别由该第一面穿过该基板厚度而连通至该第一电路层；
至少一水平式晶片，其具有至少二晶垫，该至少二晶垫分开设在该垂直式晶片的一第一表面上，其中各水平式晶片嵌入于所对应的各第一盲孔内，并使设在第二表面上的各晶垫能分别凭借导电材以分开地电性连结至该基板的第一电路层；
一绝缘层，其覆设在该基板的第一面上并填满各水平式晶片嵌入在各第一盲孔中所留下的空隙。
一种水平式晶片的嵌入型封装结构的制造方法，其特征是包含下列步骤：
步骤S1：提供一基板，其具有一第一面及相对的一第二面，其中该第二面上设有一第一电路层，并在该基板的第一面上钻孔成型至少一第一盲孔，其中各第一盲孔分别穿过该基板厚度而连通至该第一电路层；
步骤S2：提供至少一水平式晶片，各水平式晶片设有至少二晶垫且分开地设在该水平式晶片的第二表面上；
步骤S3：将各水平式晶片分别嵌入于相对应的各第一盲孔内，并使设在第二表面上的各晶垫分别凭借导电材以分开地电性连结至该基板的第一电路层上；
步骤S4：设一绝缘层，使该绝缘层覆设在该基板的第一面上并填满各水平式晶片嵌入在各第一盲孔中所留下的空隙。
本发明主要优点在于：如此完成一水平式晶片的嵌入型封装结构，使得厚度大幅减少、制程相对简化及获得导电信赖度提升。
附图说明
图1是本发明垂直式晶片的嵌入型封装结构一实施例的制程中剖视示意图。
图2是图1所示嵌入型封装结构的剖视示意图。
图3至图7分别是图2所示嵌入型封装结构的制造流程示意图。
图8是本发明水平式晶片的嵌入型封装结构一实施例的制程中剖视示意图。
图9是图8所示嵌入型封装结构的剖视示意图。
图10至图12分别是图9所示嵌入型封装结构的制造流程示意图。
附图标记说明：1-封装结构；1a-封装结构；2-片状母体；2a-片状母体；10-基板；11-第一面；12-第二面；13-第一电路层；13a-铜箔层；14-第一盲孔；15-第二盲孔；20-垂直式晶片；20a-水平式晶片；21-晶垫；21a-晶垫；21b-晶垫；22-第一表面；23-第二表面；30-绝缘层；30a-绝缘层；31-第三盲孔；32-第四盲孔；40-第二电路层；50-外护层。
具体实施方式
为使本发明更加明确详实，兹列举较佳实施例并配合下列图示，将本发明的结构及其技术特征详述如后，其中各图示只用以说明本发明的结构关系及相关功能，因此各部尺寸或形状或大小并非依实际比例设置且非用以限制本发明：
参考图1至图7，本实施例系一种垂直式晶片的嵌入型封装结构1，其包含：一基板10、至少一垂直式晶片20、一绝缘层30、一第二电路层40、或一外护层50，其中该封装结构1利用一具较大面积的基板10以同步制作完成一具有多个封装结构1(子体)的片状母体2(如图1所示)，再对该片状母体2进行切割以形成多个封装结构1(子体)，但非用以限制本发明。
该基板10具有一第一面11及相对的一第二面12，其中该第二面12上成型设有一第一电路层13。本实施例系在该基板10的第一面11上钻孔成型至少一第一盲孔14及至少一第二盲孔15，如图1至图7所示本实施例系以一第一盲孔14及一第二盲孔15为例说明但不限制。各第一盲孔14及各第二盲孔15分别由该第一面11穿过该基板10厚度并连通至该第一电路层13的内面，其中各第一盲孔14的深度设计成约等于该垂直式晶片20的厚度。此外，由于各第一盲孔14及各第二盲孔15穿过该基板10厚度并连通至该第一电路层13的内面，但机械钻孔技术不容易精密控制盲孔深度且因而容易伤及该第一电路层13，故本实施例以利用雷射钻孔技术来制作各盲孔14、15为最佳。
该基板10进一步可采用现有的双层电路板，即该基板10在第一面11及第二面12上各设有一铜箔层13a，其中设在第二面12上的铜箔层13a即用以制作形成该第一电路层13，其中设在该第一面11上的铜箔层13a可具有较薄的厚度，供可利用雷射钻孔技术以直接贯穿该较薄的铜箔层13a而钻孔成型各第一盲孔14及各第二盲孔15。
各垂直式晶片20具有至少二晶垫21如包含正负电极的晶垫21a、21b但不限制，其中该至少二晶垫21分开设在各晶片20的一第一表面22及相对的第二表面23上，如至少一晶垫21a设在各晶片20的一第一表面22上，而其余的至少一晶垫21b设在各晶片20的一第二表面23上但不限制，即形成一般通称垂直式晶片的晶垫型态；各垂直式晶片20嵌入在该基板10的相对应的各第一盲孔14内，由于各第一盲孔14的深度系被设计成约等于该垂直式晶片20的厚度，故设在各垂直式晶片20的第一表面22上的至少一晶垫21a能恰好外露在该第一盲孔14的孔口处。该垂直式晶片20的第二表面22上的至少一晶垫21b凭借导电材24如锡球或银胶等但不限制，以电性连结至该基板10的第一电路层13的内面而形成导通状态。
该绝缘层30覆设在该基板10的第一面11上，并使该绝缘层30能进一步填满各垂直式晶片20嵌入在各第一盲孔14中时所留下的空隙如图5所示，以使各垂直式晶片20能牢固定位，并可避免未填满而有气泡存在时在使用中容易发生热膨胀而爆裂的问题。在该绝缘层30上再利用雷射钻孔技术以成型至少一第三盲孔31及至少一第四盲孔32。各第三盲孔31穿过该绝缘层30厚度而连通至该垂直式晶片20的第一表面21上的至少一晶垫21a，但各第三盲孔31在雷射钻孔时最好能有效控制以避免伤及该垂直式晶片20。此外，各第四盲孔32进一步在雷射钻孔成型时能同时贯穿并对应连通至设在该基板10上的各第二盲孔15，使各第四盲孔32能与所对应的各第二盲孔15形成一个上下连通的一体式盲孔32，15。由于各第一、二、三盲孔14、15、31的钻孔深度须精密控制，故本发明以利用雷射钻孔技术来制作各盲孔14、15为最佳。此外由各第四盲孔32与相对应的各第二盲孔15所形成一体式盲孔32，15的总深度相对较深，恐难以凭借一次雷射钻孔作业就成型出该一体式盲孔32，15，因此本发明乃凭借二次雷射钻孔作业，先成型各第二盲孔15，再于成型各第四盲孔32的同时贯穿并连通至相对应的各第二盲孔15，以使各第四盲孔32与各对应的第二盲孔15形成一上下连通的一体式盲孔32，15，如此可提升钻孔作业的效率。
该第二电路层40利用电镀技术以成型在该绝缘层30的表面上及各第三盲孔31、各第四盲孔32与各对应的第二盲孔15的内壁面上，使设在各垂直式晶片20的第一表面22上的至少一晶垫21a能凭借该第二电路层40以电性连结至该第一电路层13，如此使该垂直式晶片20分设在垂直上下的第一、二表面22、23上的各至少一晶垫21a、21b都能电性连结至该第一电路层13并分别形成一焊点，因此当本发明的封装结构1如图2中箭头A方向所示要向下安装在外部一主板如印刷电路板(图未示)，在该第一电路层13上所分别形成的各焊点能保持平整，有利于进行后续的安装制程如表面黏着技术(Surface Mount Technology，SMT)。
此外，本实施例的嵌入型封装结构1进一步可设一外护层50，该外护层50系平整地覆设在该第二电路层40上并填满各第三盲孔31、各第四盲孔32及各连通的第二盲孔15，以保护该第二电路层40及所形成的封装结构1。
本实施例的垂直式晶片20的嵌入型封装结构1的制造方法，包含下列步骤：
步骤S1：参考图3，提供一基板10，其具有一第一面11及相对的一第二面12，在该第二面12上设有一第一电路层13，在该基板10的第一面11上钻孔成型至少一第一盲孔14及至少一第二盲孔15，其中各第一盲孔14及各第二盲孔15分别由该第一面11穿过该基板10厚度而连通至该第一电路层13的内面。
步骤S2：参考图4，提供至少一垂直式晶片20，各垂直式晶片20设有至少二晶垫21，其中至少一晶垫21a设在该晶片20的一第一表面22上，其中至少一晶垫21b设在该晶片20的相对的一第二表面23上。
步骤S3：参考图4，将各垂直式晶片20分别对应嵌入于该基板10的各第一盲孔14内，并使各垂直式晶片20的第二表面22上所设的至少一晶垫21b能凭借导电材24以电性连结至该基板10的第一电路层13。
步骤S4：参考图5，在该基板10的第一面11上覆设一绝缘层30，其中该绝缘层30进一步填满各垂直式晶片20嵌入在各第一盲孔14中所留下的空隙。
步骤S5：参考图6，在该绝缘层30上钻孔成型至少一第三盲孔31及至少一第四盲孔32，其中各第三盲孔31分别穿过该绝缘层30厚度而连通至所对应的各垂直式晶片20的第一表面21所设的各晶垫21a，其中各第四盲孔32进一步在雷射钻孔成型时能同时贯穿该绝缘层30厚度并对应连通至设在该基板10上的各第二盲孔15，使各第四盲孔32能与所对应的各第二盲孔15形成一上下连通的一体式盲孔32、15。
步骤S6：参考图7，在该绝缘层30的表面上及各第三盲孔31、各第四盲孔32与各第二盲孔15的内壁面上制作成型一第二电路层40，使设在各垂直式晶片20的第一表面22上的各晶垫21a能凭借该第二电路层40以电性连结至设在该基板10的第二面12上的该第一电路层13，如此完成一封装结构1。
此外，进一步可包含一步骤S7：参考图2，设一外护层50，使该外护层50平整地覆设在该第二电路层40上并填满各第三盲孔31、各第四盲孔32及各第二盲孔15以保护该第二电路层40。
再参考图8至图12，本实施例系一种水平式晶片的嵌入型封装结构1a，其主要包含：一基板10，至少一水平式晶片20a、及一绝缘层30a，其中该封装结构1a利用一具较大面积的基板10以同步制作完成一具有多个封装结构1(子体)的片状母体2a(如图8所示)，再对该片状母体2a进行切割以形成多个封装结构1a(子体)但不限制。
该基板10具有一第一面11及相对的一第二面12，其中该第二面12上成型设有一第一电路层13。本实施例利用雷射钻孔技术以在该基板10的第一面11上成型至少一第一盲孔14，如图8至图12所示本实施例系以一第一盲孔14为例说明但不限制。各第一盲孔14分别由该第一面11穿过该基板10厚度而连通至该第一电路层13的内面，其中各第一盲孔14的深度设计成约等于该水平式晶片20的厚度。
各水平式晶片20a具有至少二晶垫21如包含正负电极的晶垫21a、21b但不限制，且分开设在各水平式晶片20的第二表面23上；各水平式晶片20a嵌入在该基板10的相对应的各第一盲孔14内，其中各第一盲孔14的深度系被设计成约等于各水平式晶片20a的厚度。各水平式晶片20a的第二表面22上所设的至少二晶垫21(21a、21b)分别凭借导电材24如锡球或银胶但不限制，以分开电性连结至该基板10的第一电路层13而形成正负极分开导通状态。
本实施例的水平式晶片20a的嵌入型封装结构1a的制造方法，包含下列步骤：
步骤S1：参考图10，提供一基板10，其具有一第一面11及相对的一第二面12，其中该第二面12上设有一第一电路层13(但包含至少二分开的电路)，并在该基板10的第一面11上钻孔成型至少一第一盲孔14，其中各第一盲孔14分别穿过该基板10厚度而连通至该第一电路层13。
步骤S2：参考图11，提供至少一水平式晶片20a，各水平式晶片20a设有至少二晶垫21且分开地设在该水平式晶片20a的第二表面12上。
步骤S3：参考图11，将各水平式晶片20a分别嵌入于相对应的各第一盲孔14内，并使设在第二表面12上的各晶垫21分别凭借导电材以分开地电性连结(焊结)至该基板10的第一电路层13中至少二分开的电路上。
步骤S4：参考图12，设一绝缘层30a，使该绝缘层30a覆设在该基板10的第一面11上并填满各水平式晶片20a嵌入在各第一盲孔14中所留下的空隙，而完成一水平式晶片20a的嵌入型封装结构1a。
本发明的垂直式晶片20或水平式晶片20a的嵌入型封装结构1、1a，与本领域的背景技术相比，至少有下列优点：
(1)各垂直式晶片20或水平式晶片20a嵌入在该基板10的相对应的各第一盲孔14内，且各第一盲孔14的深度被设计成约等于该垂直式晶片20或水平式晶片20a的厚度，故确实能减少该封装结构1、1a的厚度。
(2)本发明的垂直式晶片20是嵌入在基板10(印刷电路板)内，且由各第四盲孔32与所对应的各第二盲孔15所形成的一体式盲孔32、15是成型在该垂直式晶片20周围的外部的基板10上，因此本发明的封装结构1系形成一垂直式晶片20嵌入基板10(印刷电路板)内的扇出型(FOiP，Fan-Out in PCB)封装结构型态，如此达成厚度大幅减少、制程相对简化的优点，此乃现有技术无法达成的。
(3)本发明的各一盲孔14、各第二盲孔15、第三盲孔31、各第四盲孔32、以及由各第四盲孔32与相对应的各第二盲孔15所形成的一体式盲孔32、15，都利用雷射钻孔技术来形成，故能简化该封装结构1中各盲孔的制程。
(4)该第二电路层40利用电镀技术以成型设在该绝缘层30的表面上及该第三盲孔31、各第四盲孔32与所对应的各第二盲孔15的内壁面上，故能有效提升导电信赖度。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离权利要求所限定的精神和范围的情况下，可作出许多修改、变化或等效，但都将落入本发明的保护范围之内。
Claims (6)
1.一种垂直式晶片的嵌入型封装结构，其特征是包含：
一基板，其具有一第一面及相对的一第二面，其中在该第二面上设有一第一电路层，在该基板的第一面上钻孔成型至少一第一盲孔及至少一第二盲孔，其中各第一盲孔及各第二盲孔分别由该第一面穿过该基板厚度而连通至该第一电路层；
至少一垂直式晶片，各垂直式晶片具有至少二晶垫，其中至少一晶垫设在各垂直式晶片的一第一表面上，而其他至少一晶垫设在相对的第二表面上，各垂直式晶片嵌入于所对应的各第一盲孔内，并使设在第二表面上的各晶垫能凭借导电材以电性连结至该基板的第一电路层；
一绝缘层，其覆设在该基板的第一面上，且在该绝缘层上钻孔成型至少一第三盲孔及至少一第四盲孔；其中各第三盲孔穿过该绝缘层厚度而连通至该垂直式晶片的第一表面；其中各第四盲孔贯穿该绝缘层厚度并对应连通至设在该基板上的各第二盲孔，使各第四盲孔与所对应的各第二盲孔能形成一上下连通的一体式盲孔；
一第二电路层，其利用电镀技术以成型在该绝缘层的表面上以及各第三盲孔、各第四盲孔与各第二盲孔的内壁面上，使设在该垂直式晶片的第一表面上的各晶垫能凭借该第二电路层以电性连结至该第一电路层。
2.如权利要求1所述的垂直式晶片的嵌入型封装结构，其特征在于：该绝缘层进一步填满各垂直式晶片嵌入在各第一盲孔中所留下的空隙。
3.如权利要求1所述的垂直式晶片的嵌入型封装结构，其特征在于：还包含一外护层，该外护层覆设在该第二电路层上并填满各第三盲孔、各第四盲孔及各第二盲孔。
4.如权利要求1所述的垂直式晶片的嵌入型封装结构，其特征在于：该基板的第一盲孔的深度等于该垂直式晶片的厚度。
5.一种垂直式晶片的嵌入型封装结构的制造方法，其特征是包含下列步骤：
步骤S1：提供一基板，其具有一第一面及相对的一第二面，在该第二面上设有一第一电路层，在该基板的第一面上钻孔成型至少一第一盲孔及至少一第二盲孔，其中各第一盲孔及各第二盲孔分别由该基板的第一面穿过该基板厚度而连通至该第一电路层；
步骤S2：提供至少一垂直式晶片，各垂直式晶片设有至少二晶垫，其中至少一晶垫设在各垂直式晶片的一第一表面上，其他至少一晶垫设在各垂直式晶片的相对的一第二表面上；
步骤S3：将各垂直式晶片分别嵌入于所对应的各第一盲孔内，并使设在各垂直式晶片的第二表面上的各晶垫凭借导电材以电性连结至该基板的第一电路层；
步骤S4：在该基板的第一面上覆设一绝缘层；
步骤S5：在该绝缘层上钻孔成型至少一第三盲孔及至少一第四盲孔，其中各第三盲孔分别穿过该绝缘层厚度而连通至各垂直式晶片的第一表面上所设的各晶垫，其中各第四盲孔系在钻孔成型时能同时贯穿该绝缘层厚度并对应连通至设在该基板上的各第二盲孔，使各第四盲孔能与所对应的各第二盲孔形成一上下连通的一体式盲孔；
步骤S6：利用电镀技术以在该绝缘层的表面上及各第三盲孔、各第四盲孔及各第二盲孔的内壁面上成型一第二电路层，以使设在该垂直式晶片的第一表面上的各晶垫能凭借该第二电路层以电性连结至设在该基板的第二面上的该第一电路层。
6.如权利要求5所述的垂直式晶片的嵌入型封装结构的制造方法，其特征在于：还包含一步骤S7：设一外护层，使该外护层覆设在该第二电路层上并填满各第三盲孔、各第四盲孔及各第二盲孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810124823.3A CN110120353B (zh) | 2018-02-07 | 2018-02-07 | 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810124823.3A CN110120353B (zh) | 2018-02-07 | 2018-02-07 | 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110120353A CN110120353A (zh) | 2019-08-13 |
| CN110120353B true CN110120353B (zh) | 2023-07-18 |
Family
ID=67520098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810124823.3A Active CN110120353B (zh) | 2018-02-07 | 2018-02-07 | 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110120353B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448506B1 (en) * | 2000-12-28 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and circuit board for making the package |
| JP2013138115A (ja) * | 2011-12-28 | 2013-07-11 | Kinko Denshi Kofun Yugenkoshi | 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法 |
| CN104681532A (zh) * | 2013-11-29 | 2015-06-03 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN208127143U (zh) * | 2018-02-07 | 2018-11-20 | 茂邦电子有限公司 | 垂直式晶片与水平式晶片的嵌入型封装结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101095130B1 (ko) * | 2009-12-01 | 2011-12-16 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
| KR20160040363A (ko) * | 2014-10-02 | 2016-04-14 | 삼성전자주식회사 | 반도체 패키지 |
| CN105789161B (zh) * | 2014-12-22 | 2019-07-12 | 恒劲科技股份有限公司 | 封装结构及其制法 |
| KR102380304B1 (ko) * | 2015-01-23 | 2022-03-30 | 삼성전기주식회사 | 전자부품 내장 기판 및 그 제조방법 |
-
2018
- 2018-02-07 CN CN201810124823.3A patent/CN110120353B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448506B1 (en) * | 2000-12-28 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and circuit board for making the package |
| JP2013138115A (ja) * | 2011-12-28 | 2013-07-11 | Kinko Denshi Kofun Yugenkoshi | 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法 |
| CN104681532A (zh) * | 2013-11-29 | 2015-06-03 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN208127143U (zh) * | 2018-02-07 | 2018-11-20 | 茂邦电子有限公司 | 垂直式晶片与水平式晶片的嵌入型封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110120353A (zh) | 2019-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102789991B (zh) | 封装结构及其制作方法 | |
| CN102610709B (zh) | 封装载板及其制作方法 | |
| TWI402954B (zh) | Assembly board and semiconductor module | |
| US11257765B2 (en) | Chip package structure including connecting posts and chip package method | |
| US9478472B2 (en) | Substrate components for packaging IC chips and electronic device packages of the same | |
| US20100326707A1 (en) | Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof | |
| KR20170014958A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
| JP2004342861A (ja) | チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造 | |
| JP2008181977A (ja) | パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法 | |
| US10134665B2 (en) | Semiconductor device | |
| US20160021737A1 (en) | Electric device module and method of manufacturing the same | |
| KR20150131130A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI677950B (zh) | 垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法 | |
| KR20110107989A (ko) | 적층 반도체 패키지 형성방법 | |
| TW201513280A (zh) | Ic載板、具有該ic載板的半導體器件及製作方法 | |
| KR20110100981A (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| TWI553787B (zh) | Ic載板、具有該ic載板的半導體器件及其製造方法 | |
| KR101043328B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| US20150131235A1 (en) | Electronic component module and manufacturing method thereof | |
| CN110120353B (zh) | 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法 | |
| US20160007463A1 (en) | Electronic device module and method of manufacturing the same | |
| KR20000023414A (ko) | 반도체장치 및 그 제조방법 | |
| TWI546931B (zh) | 半導體器件的製作方法 | |
| KR20160126311A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
| KR20150094795A (ko) | 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220121 Address after: Taoyuan City, Taiwan, China Applicant after: MAO BANG ELECTRONIC CO.,LTD. Address before: Savoy Lara SNPF Apia Plaza B Building 2 floor Samoa Applicant before: Aflash Technology, Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |