CN102610709B - 封装载板及其制作方法 - Google Patents

封装载板及其制作方法 Download PDF

Info

Publication number
CN102610709B
CN102610709B CN201110054273.0A CN201110054273A CN102610709B CN 102610709 B CN102610709 B CN 102610709B CN 201110054273 A CN201110054273 A CN 201110054273A CN 102610709 B CN102610709 B CN 102610709B
Authority
CN
China
Prior art keywords
substrate
heat conducting
conducting element
opening
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110054273.0A
Other languages
English (en)
Other versions
CN102610709A (zh
Inventor
孙世豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Publication of CN102610709A publication Critical patent/CN102610709A/zh
Application granted granted Critical
Publication of CN102610709B publication Critical patent/CN102610709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开一种封装载板的制作方法，其提供一具有一上表面及一下表面的基板。形成一连通基板的上表面与下表面的第一开口。配置一导热元件于第一开口内，其中导热元件通过一绝缘材料而固定于第一开口内。形成至少一贯穿基板的贯孔。形成一金属层于基板的上表面、下表面上及贯孔内。金属层覆盖基板的上表面、下表面、导热元件及绝缘材料。移除部分金属层。形成一防焊层于金属层上。形成一表面保护层包覆暴露于防焊层之外的金属层以及位于贯孔内的金属层。

Description

封装载板及其制作方法
技术领域
本发明涉及一种半导体结构及其制作方法，且特别是涉及一种封装载板及其制作方法。
背景技术
芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。传统的打线(wire bonding)技术通常采用导线架(leadframe)作为芯片的承载器(carrier)。随着芯片的接点密度逐渐提高，导线架已无法再提供更高的接点密度，故可利用具有高接点密度的封装基板(packagesubstrate)来取代之，并通过金属导线或凸块(bump)等导电媒体，将芯片封装至封装基板上。
以目前常用的发光二极管封装结构来说，由于发光二极管芯片在使用前需先进行封装，且发光二极管芯片在发出光线时会产生大量的热能。倘若，发光二极管芯片所产生的热能无法逸散而不断地堆积在发光二极管封装结构内，则发光二极管封装结构的温度会持续地上升。如此一来，发光二极管芯片可能会因为过热而导致亮度衰减及使用寿命缩短，严重者甚至造成永久性的损坏。
随着集成电路的积成度的增加，由于发光二极管芯片与封装载板之间的热膨胀系数不匹配(mismatch)，其所产生的热应力(thermal stress)与翘曲(warpage)的现象也日渐严重，而此结果将导致发光二极管芯片与封装载板之间的可靠度(reliability)下降。因此，现今封装技术除着眼于提高光汲取效率外，另一重要关键技术是降低封装结构的热应力，以增加使用寿命及提高可靠度。
发明内容
本发明的目的在于提供一种封装载板，其适于承载一发热元件。
本发明提供一种封装载板的制作方法，用以制作上述的封装载板。
本发明提出一种封装载板的制作方法，其包括下列步骤。提供一基板。基板具有一上表面以及一相对于上表面的下表面。形成一连通基板的上表面与下表面的第一开口。配置一导热元件于基板的第一开口内，其中导热元件通过一绝缘材料而固定于基板的第一开口内。形成至少一贯穿基板的贯孔。形成一金属层于基板的上表面、下表面上以及贯孔内，其中金属层覆盖基板的上表面、下表面、导热元件以及绝缘材料。移除部分金属层。形成一防焊层于金属层上。形成一表面保护层，其中表面保护层包覆暴露于防焊层之外的金属层以及位于贯孔内的金属层。
本发明还提出一种封装载板，其适于承载一发热元件。封装载板包括一基板、一导热元件、一绝缘材料、一金属层、一防焊层以及一表面保护层。基板具有一上表面、相对于上表面的一下表面、连通上表面与下表面的一第一开口以及至少一贯孔。导热元件配置于基板的第一开口内。绝缘材料填充于基板的第一开口内，用以将导热元件固定于基板的第一开口内。金属层配置于基板的上表面、下表面上以及贯孔内且暴露出部分基板。防焊层配置于金属层上。表面保护层包覆暴露于防焊层之外的金属层以及位于贯孔内的金属层，且发热元件配置于对应导热元件的上方的表面保护层上。
基于上述，由于本发明的封装载板具有导热元件，且导热元件是内埋于基板内，因此当将一发热元件配置于封装载板上时，发热元件所产生的热可通过导热元件以及基板上的金属层而快速地传递至外界。如此一来，本发明的封装载板可以有效地排除发热元件所产生的热，进而改善发热元件的使用效率与使用寿命。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1E为本发明的一实施例的一种封装载板的制作方法的剖面示意图；
图2为图1E的封装载板承载一发热元件的剖面示意图；
图3A至图3E为本发明的另一实施例的一种封装载板的制作方法的剖面示意图；
图4为图3E的封装载板承载一发热元件的剖面示意图。
主要元件符号说明
100a、100b：封装载板
110a、110b：基板
111a、111b：上表面
112a：第一铜箔层
112b：金属板
113a、113b：下表面
114a：第二铜箔层
114b：绝缘块
115a、115b：第一开口
116a：绝缘层
117a、117b：贯孔
119b：第二开口
120：导热元件
122：第一导电层
124：第二导电层
126：绝缘材料层
130：绝缘材料
140：金属层
150：防焊层
160：表面保护层
170：电镀种子层
200：发热元件
210：封装胶体
220：焊线
具体实施方式
图1A至图1E为本发明的一实施例的一种封装载板的制作方法的剖面示意图。请先参考图1A，依照本实施例的封装载板的制作方法，首先，提供一基板110a，其中基板110a具有一上表面111a以及一相对于上表面111a的下表面113a。在本实施例中，基板110a例如是由一第一铜箔层112a、一第二铜箔层114a以及一绝缘层116a所构成，其中绝缘层116a配置于第一铜箔层112a与第二铜箔层114a之间。也就是说，本实施例的基板110a为一双面板。
接着，请参考图1B，形成一连通基板110a的上表面111a与下表面113a的第一开口115a，其中第一开口115a的形成方法例如是冲切或以开槽(routing)方式。
接着，请再参考图1B，形成至少一贯穿基板110a的贯孔117a(图1B中仅示意地绘示一个)，其中形成贯孔117a的方法例如是机械钻孔或激光钻孔。接着，为了增加后续制作工艺的可靠度，形成一电镀种子层170于基板110a的上表面111a、下表面113a、贯孔117a的内壁上以及第一开口115a的内壁上。
接着，请参考图1C，配置一导热元件120于基板110a的第一开口115a内，其中导热元件120例如是通过一绝缘材料130而固定于基板110a的第一开口115a内。也就是说，绝缘材料130也配置于基板110a的第一开口115a内，用以固定导热元件120与基板110a的相对位置。
特别是，在本实施例中，导热元件120是由一第一导电层122、一第二导电层124以及一绝缘材料层126所构成，其中绝缘材料层126位于第一导电层122与第二导电层124之间，且导热元件120的热膨胀系数小于基板110a的热膨胀系数，而导热元件120的热传导系数大于基板110a的热传导系数。具体来说，导热元件120的热膨胀系数例如是3(ppm/℃)至30(ppm/℃)，而导热元件120的热传导系数是介于20(W/m*K)至500(W/m*K)之间。导热元件120的绝缘材料层126的热传导系数大于基板110a的绝缘层116a的热传导系数。此外，导热元件120的材质例如是具有穿硅导孔(ThroughSilicon Via，TSV)的陶瓷、无穿硅导孔(TSV)的陶瓷、具有穿硅导孔(TSV)的硅、无穿硅导孔(TSV)的硅、碳化硅、钻石或金属。
必须说明的是，本实施例并不限制形成贯孔117a与配置导热元件120的步骤顺序，虽然此处是先形成贯孔117a之后，再将导热元件120配置于基板110a的第一开口115a内。当然，在另一实施例中，也可先配置导热元件120于基板110a的第一开口115a内之后，再形成贯孔117a。简言之，上述依序形成贯孔117a与配置导热元件120的步骤仅为举例说明，并不以此为限。
接着，请参考图1D，形成一金属层140于位于基板110a的上表面111a、下表面113a上以及贯孔117a内的电镀种子层170上，其中金属层140覆盖基板110a的上表面111a、下表面113a、导热元件120以及绝缘材料130。在本实施例中，形成金属层140的方法例如是电镀法，其中本实施例可通过电镀种子层170来增加电镀金属层140时的制作工艺可靠度。
接着，请参考图1E，移除部分金属层140及其下方的部分电镀种子层170、部分第一铜箔层112a与部分第二铜箔层114a，以暴露出部分绝缘层116a。然后，形成一防焊层150于金属层140上。最后，形成一表面保护层160，其中表面保护层160包覆暴露于防焊层150之外的金属层140及位于贯孔117a内的金属层140，以及包覆暴露于绝缘层116a之外的部分第一铜箔层112a与部分第二铜箔层114a。在本实施例中，表面保护层160的材质例如是镍金。至此，已完成封装载板100a的制作。
在结构上，本实施例的封装载板100a包括基板110a、导热元件120、绝缘材料130、金属层140、防焊层150以及表面保护层160。基板110a是由第一铜箔层112a、第二铜箔层114a以及绝缘层116a所构成，且基板110a具有上表面111a、相对于上表面111a的下表面113a、连通上表面111a与下表面113a的第一开口115a以及贯孔117a。导热元件120配置于基板110a的第一开口115a内。绝缘材料130填充于基板110a的第一开口115a内，用以将导热元件120固定于基板110a的第一开口115a内。金属层140配置于基板110a的上表面111a、下表面113a上以及贯孔117a内且暴露出部分绝缘层116a。防焊层150配置于金属层140上。表面保护层160包覆暴露于防焊层150之外的金属层140及位于贯孔117a内的金属层140，以及包覆暴露于绝缘层116a之外的部分第一铜箔层112a以及部分第二铜箔层114a。
图2为图1E的封装载板承载一发热元件的剖面示意图。请参考图2，在本实施例中，封装载板100a适于承载一发热元件200，其中发热元件200配置于对应导热元件120的上方的表面保护层160上，而发热元件200例如是一电子芯片或一光电元件，但并不以此为限。举例来说，电子芯片可以是一集成电路芯片，其例如为一绘图芯片、一记忆体芯片、一半导体芯片等单一芯片或是一芯片模块。光电元件例如是一发光二极管(LED)、一激光二极管或一气体放电光源等。在此，发热元件200是以一发光二极管(LED)作为举例说明。
详细来说，发热元件200(例如是半导体芯片)可通过多条焊线220以打线接合的方式而电连接至表面保护层160，且也可通过一封装胶体210来包覆发热元件200、这些焊线220以及部分封装载板100a，用以保护发热元件200与这些焊线220及封装载板100a之间的电连接关系。由于本实施例的导热元件120的热膨胀系数小于基板110a的热膨胀系数，因此发热元件200、导热元件120及基板110a彼此之间的热膨胀系数差异可渐近式的逐渐减少。如此一来，可避免发热元件200、导热元件120及基板110a之间因热膨胀系数差异过大而导致相互之间的应力增加，可有效防止发热元件200剥落、坏损的现象产生，进而可提高封装载板100a的使用可靠度。
此外，由于导热元件120的热传导系数大于基板110a的热传导系数，且导热元件120是内埋于基板110a内。因此，当将发热元件200配置于封装载板100a上时，发热元件200所产生的热可通过导热元件120以及基板110a上的金属层140而快速地传递至外界。如此一来，本实施例的封装载板100a可以有效地排除发热元件200所产生的热，进而改善发热元件200的使用效率与使用寿命。
值得一提的是，本发明并不限定发热元件200与封装载板100a的接合形态以及发热元件200的型态，虽然此处所提及的发热元件200具体化是通过打线接合而电连接至封装载板100a的金属层140。不过，在另一实施例中，发热元件200也可通过多个凸块(未绘示)以覆晶接合的方式而电连接至位于导热元件120上方的金属层140上。在另一实施例中，发热元件200可为一芯片封装体(未绘示)，并以表面粘着技术(SMT)安装至封装载板100a。上述的发热元件200与封装载板100a的接合形态以及发热元件200的形态仅为举例说明之用，并非用以限定本发明。
图3A至图3E为本发明的另一实施例的一种封装载板的制作方法的剖面示意图。请先参考图3A，依照本实施例的封装载板的制作方法，首先，提供一基板110b，其中基板110b具有一上表面111b以及一相对于上表面111b的下表面113b。在本实施例中，基板110b例如是由金属板112b以及至少一绝缘块114b(图3A中示意地绘示两个)所构成，其中金属板112b具有至少一连通上表面111b与下表面113b第二开口119b(图3中示意地绘示两个)，而这些绝缘块114b配置于这些第二开口119b内。
接着，请参考图3B，形成一贯穿金属板112b的第一开口115b，其中第一开口115b的形成方法例如是冲切或以开槽(routing)方式。
接着，请再参考图3B，形成至少一贯穿绝缘块114b的贯孔117b(图3B中仅示意地绘示二个)，其中形成这些贯孔117b的方法例如是机械钻孔或激光钻孔。
接着，请参考图3C，配置一导热元件120于第一开口115b内，其中导热元件120例如是通过一绝缘材料130而固定于第一开口115b内。也就是说，绝缘材料130也配置于第一开口115b内，用以固定导热元件120与基板110b的相对位置。
特别是，在本实施例中，导热元件120是由一第一导电层122、一第二导电层124以及一绝缘材料层126所构成，其中绝缘材料层126位于第一导电层122与第二导电层124之间，且导热元件120的热膨胀系数小于基板110b的热膨胀系数，而导热元件120的热传导系数大于基板110b的热传导系数。具体来说，导热元件120的热膨胀系数例如是3(ppm/℃)至30(ppm/℃)，而导热元件120的热传导系数是介于20(W/m*K)至500(W/m*K)之间。此外，导热元件120的材质例如是具有穿硅导孔(Through Silicon Via，TSV)的陶瓷、无穿硅导孔(TSV)的陶瓷、具有穿硅导孔(TSV)的硅、无穿硅导孔(TSV)的硅、碳化硅、钻石或金属。
必须说明的是，本实施例并不限制形成这些贯孔117b与配置导热元件120的步骤顺序，虽然此处是先形成这些贯孔117b之后，再将导热元件120配置于第一开口115b内。当然，在另一实施例中，也可先配置导热元件120于第一开口115b内之后，再形成这些贯孔117b。简言之，上述依序形成这些贯孔117b与配置导热元件120的步骤仅为举例说明，并不以此为限。
接着，请参考图3D，形成一金属层140于基板110b的上表面111b、下表面113b上以及这些贯孔117b内，其中金属层140覆盖基板110b的上表面111b、下表面113b、导热元件120以及绝缘材料130。在本实施例中，形成金属层140的方法例如是电镀法。
接着，请参考图3E，移除部分金属层140至暴露出部分位于这些第二开口119b内的这些绝缘块114b。然后，形成一防焊层150于金属层140上。最后，形成一表面保护层160，其中表面保护层160包覆暴露于防焊层150之外的金属层140及位于这些贯孔117b内的金属层140，以及包覆暴露于这些绝缘块114b之外的部分金属层140。在本实施例中，表面保护层160的材质例如是镍金。至此，已完成封装载板100b的制作。
在结构上，本实施例的封装载板100b包括基板110b、导热元件120、绝缘材料130、金属层140、防焊层150以及表面保护层160。基板110b具有上表面111b以及相对于上表面111b的下表面113b，其中基板110b是由金属板112b以及这些绝缘块114b所构成，且金属板112b具有第一开口115b以及第二开口119b，而这些绝缘块114b具有这些贯孔117b。导热元件120配置于金属板112b的第一开口115b内。绝缘材料130填充于第一开口115b内，用以将导热元件120固定于第一开口115b内。金属层140配置于基板110b的上表面111b、下表面113b上以及这些贯孔117b内且暴露出部分位于第二开口119b的绝缘块114b。防焊层150配置于金属层140上。表面保护层160包覆暴露于防焊层150之外的金属层140及位于这些贯孔117b内的金属层140，以及包覆暴露于绝缘块114b之外的部分金属层140。
图4为图3E的封装载板承载一发热元件的剖面示意图。请参考图4，在本实施例中，封装载板100b适于承载一发热元件200，其中发热元件200配置于对应导热元件120的上方的表面保护层160上，而发热元件200例如是一电子芯片或一光电元件，但并不以此为限。举例来说，电子芯片可以是一集成电路芯片，其例如为一绘图芯片、一记忆体芯片、一半导体芯片等单一芯片或是一芯片模块。光电元件例如是一发光二极管(LED)、一激光二极管或一气体放电光源等。在此，发热元件200是以一发光二极管(LED)作为举例说明。
详细来说，发热元件200(例如是半导体芯片)可通过多条焊线220以打线接合的方式而电连接至表面保护层160，且也可通过一封装胶体210来包覆发热元件200、这些焊线220以及部分封装载板100b，用以保护发热元件200与这些焊线220及封装载板100b之间的电连接关系。由于本实施例的导热元件120的热膨胀系数小于基板110b的热膨胀系数，因此发热元件200、导热元件120及基板110b彼此之间的热膨胀系数差异可渐近式的逐渐减少。如此一来，可避免发热元件200、导热元件120及基板110b之间因热膨胀系数差异过大而导致相互之间的应力增加，可有效防止发热元件200剥落、坏损的现象产生，进而可提高封装载板100b的使用可靠度。
此外，由于导热元件120的热传导系数大于基板110b的热传导系数，且导热元件120是内埋于基板110b内。因此，当将发热元件200配置于封装载板100b上时，发热元件200所产生的热可通过导热元件120以及基板110b上的金属层140而快速地传递至外界。如此一来，本实施例的封装载板100b可以有效地排除发热元件200所产生的热，进而改善发热元件200的使用效率与使用寿命。
值得一提的是，本发明并不限定发热元件200与封装载板100b的接合形态以及发热元件200的型态，虽然此处所提及的发热元件200具体化是通过打线接合而电连接至封装载板100b的金属层140。不过，在另一实施例中，发热元件200也可通过多个凸块(未绘示)以覆晶接合的方式而电连接至位于导热元件120上方的金属层140上。在另一实施例中，发热元件200可为一芯片封装体(未绘示)，并以表面粘着技术(SMT)安装至封装载板100b。上述的发热元件200与封装载板100b的接合形态以及发热元件200的形态仅为举例说明之用，并非用以限定本发明。
综上所述，由于本发明的封装载板具有导热元件，且导热元件是内埋于基板内，因此当将一发热元件配置于封装载板上时，发热元件所产生的热可通过导热元件以及基板上的金属层而快速地传递至外界。如此一来，本发明的封装载板可以有效地排除发热元件所产生的热，进而改善发热元件的使用效率与使用寿命。此外，由于本发明的导热元件的热膨胀系数小于基板的热膨胀系数，因此发热元件、导热元件及基板彼此之间的热膨胀系数差异可渐近式的逐渐减少。如此一来，可避免发热元件、导热元件及基板之间因热膨胀系数差异过大而导致相互之间的应力增加，可有效防止发热元件剥落、坏损的现象产生，进而可提高封装载板的使用可靠度。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (11)

1.一种封装载板的制作方法，包括：
提供一基板，该基板具有上表面以及相对于该上表面的下表面；
形成一连通该基板的该上表面与该下表面的第一开口；
配置一导热元件于该基板的该第一开口内，其中该导热元件通过一绝缘材料而固定于该基板的该第一开口内；
形成至少一贯穿该基板的贯孔；
形成一金属层于该基板的该上表面、该下表面上以及该贯孔内，其中该金属层覆盖该基板的该上表面、该下表面、该导热元件以及该绝缘材料；
移除部分该金属层；
形成一防焊层于该金属层上；以及
形成一表面保护层，包覆暴露于该防焊层之外的该金属层以及位于该贯孔内的该金属层，
其中该基板包括一金属板以及至少一绝缘块，该金属板具有该第一开口，而该绝缘块具有该贯孔，该绝缘块的周围被该金属板所包覆，且该绝缘块的表面与该金属板的表面切齐。
2.如权利要求1所述的封装载板的制作方法，还包括：
在形成该贯孔之前，形成至少一贯穿该金属板且连接该上表面与该下表面的第二开口；
在形成该第二开口之后，形成该绝缘块于该基板的该第二开口内；以及
形成该贯孔以贯穿该绝缘块。
3.如权利要求2所述的封装载板的制作方法，还包括：
移除部分该金属层至暴露出部分位于该第二开口内的该绝缘块；以及
形成该表面保护层时，该表面保护层还包覆暴露于该绝缘块之外的部分该金属层。
4.如权利要求1所述的封装载板的制作方法，其中该导热元件包括第一导电层、第二导电层以及绝缘材料层，且该绝缘材料层位于该第一导电层与该第二导电层之间。
5.如权利要求1所述的封装载板的制作方法，其中该导热元件的材质包括陶瓷、硅、碳化硅、钻石或金属。
6.如权利要求1所述的封装载板的制作方法，其中形成该金属层的方法包括电镀法。
7.如权利要求1所述的封装载板的制作方法，其中该导热元件的热膨胀系数小于该基板的热膨胀系数，且该导热元件的热传导系数大于该基板的热传导系数。
8.一种封装载板，适于承载一发热元件，该封装载板包括：
基板，具有上表面、相对于该上表面的下表面、连通该上表面与该下表面的一第一开口以及至少一贯孔，其中该基板包括一金属板以及至少一绝缘块，该金属板具有该第一开口，而该绝缘块具有该贯孔，该金属板更具有至少一第二开口，而该绝缘块配置于该第二开口内，该绝缘块的周围被该金属板所包覆，且该绝缘块的表面与该金属板的表面切齐；
导热元件，配置于该基板的该第一开口内；
绝缘材料，填充于该基板的该第一开口内，用以将该导热元件固定于该基板的该第一开口内；
金属层，配置于该基板的该上表面、该下表面上以及该贯孔内且暴露出部分该基板，其中该金属层暴露出部分位于该第二开口内的该绝缘块；
防焊层，配置于该金属层上；以及
表面保护层，包覆暴露于该防焊层之外的该金属层以及位于该贯孔内的该金属层，且该发热元件配置于对应该导热元件的上方的该表面保护层上，其中该表面保护层更包覆暴露于该绝缘块之外的部分该金属。
9.如权利要求8所述的封装载板，其中该导热元件包括第一导电层、第二导电层以及绝缘材料层，且该绝缘材料层位于该第一导电层与该第二导电层之间。
10.如权利要求8所述的封装载板，其中该导热元件的材质包括陶瓷、硅、碳化硅、钻石或金属。
11.如权利要求8所述的封装载板，其中该导热元件的热膨胀系数小于该基板的热膨胀系数，且该导热元件的热传导系数大于该基板的热传导系数。
CN201110054273.0A 2011-01-19 2011-03-08 封装载板及其制作方法 Active CN102610709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100101972 2011-01-19
TW100101972A TWI435393B (zh) 2011-01-19 2011-01-19 封裝載板及其製作方法

Publications (2)

Publication Number Publication Date
CN102610709A CN102610709A (zh) 2012-07-25
CN102610709B true CN102610709B (zh) 2014-12-24

Family

ID=46490173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110054273.0A Active CN102610709B (zh) 2011-01-19 2011-03-08 封装载板及其制作方法

Country Status (4)

Country Link
US (2) US8415780B2 (zh)
JP (1) JP5331217B2 (zh)
CN (1) CN102610709B (zh)
TW (1) TWI435393B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103996B2 (en) * 2008-06-24 2012-01-24 Cadence Design Systems, Inc. Method and apparatus for thermal analysis of through-silicon via (TSV)
US10433414B2 (en) 2010-12-24 2019-10-01 Rayben Technologies (HK) Limited Manufacturing method of printing circuit board with micro-radiators
DE102012108107A1 (de) * 2012-08-31 2014-03-27 Epcos Ag Leuchtdiodenvorrichtung
TWI471990B (zh) * 2012-11-05 2015-02-01 矽品精密工業股份有限公司 用於固定半導體封裝件之承載件與半導體封裝件之製法
TWI489918B (zh) 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
TWI503934B (zh) 2013-05-09 2015-10-11 Advanced Semiconductor Eng 半導體元件及其製造方法及半導體封裝結構
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
WO2015193153A1 (en) * 2014-06-18 2015-12-23 Element Six Technologies Limited An electronic device component with an integral diamond heat spreader
JPWO2016080333A1 (ja) * 2014-11-21 2017-08-24 株式会社村田製作所 モジュール
KR102295105B1 (ko) * 2014-12-29 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
TWI542271B (zh) * 2015-02-11 2016-07-11 旭德科技股份有限公司 封裝基板及其製作方法
TWI611541B (zh) * 2015-09-07 2018-01-11 鈺橋半導體股份有限公司 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
TWI584420B (zh) * 2015-09-16 2017-05-21 旭德科技股份有限公司 封裝載板及其製作方法
CN205491419U (zh) * 2015-09-22 2016-08-17 乐健集团有限公司 印刷电路板及led光源模组
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
CN112635432A (zh) * 2019-10-09 2021-04-09 欣兴电子股份有限公司 封装基板及其制作方法
CN112654131A (zh) * 2019-10-12 2021-04-13 深南电路股份有限公司 一种导热且电绝缘电路板的制作方法及其电路板
CN112103194A (zh) * 2020-08-27 2020-12-18 珠海越亚半导体股份有限公司 转接基板及其制作方法、器件封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214464A (ja) * 2003-01-06 2004-07-29 Eastern Co Ltd 半導体装置用パッケージ、その製造方法および半導体装置
CN2750621Y (zh) * 2004-06-15 2006-01-04 彭进安 金属基线路板
JP2006066519A (ja) * 2004-08-25 2006-03-09 Kyocera Corp 発光素子用配線基板ならびに発光装置
JP2007073875A (ja) * 2005-09-09 2007-03-22 Ngk Insulators Ltd ヒートスプレッダモジュール及びその製造方法
JP2008205302A (ja) * 2007-02-21 2008-09-04 Furukawa Electric Co Ltd:The プリント配線板及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3174393B2 (ja) * 1992-04-24 2001-06-11 シチズン時計株式会社 電子部品搭載用基板の製造方法
TWI360375B (en) * 2007-03-29 2012-03-11 Advanced Semiconductor Eng Carrier with embedded component and manufacturing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214464A (ja) * 2003-01-06 2004-07-29 Eastern Co Ltd 半導体装置用パッケージ、その製造方法および半導体装置
CN2750621Y (zh) * 2004-06-15 2006-01-04 彭进安 金属基线路板
JP2006066519A (ja) * 2004-08-25 2006-03-09 Kyocera Corp 発光素子用配線基板ならびに発光装置
JP2007073875A (ja) * 2005-09-09 2007-03-22 Ngk Insulators Ltd ヒートスプレッダモジュール及びその製造方法
JP2008205302A (ja) * 2007-02-21 2008-09-04 Furukawa Electric Co Ltd:The プリント配線板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平5-304223A 1993.11.16 *

Also Published As

Publication number Publication date
CN102610709A (zh) 2012-07-25
US20130061468A1 (en) 2013-03-14
JP2012151473A (ja) 2012-08-09
TWI435393B (zh) 2014-04-21
JP5331217B2 (ja) 2013-10-30
TW201232672A (en) 2012-08-01
US8415780B2 (en) 2013-04-09
US20120181696A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
CN102610709B (zh) 封装载板及其制作方法
CN102629560B (zh) 封装载板及其制作方法
TWI692122B (zh) 發光二極體封裝結構及其製作方法
TWI437930B (zh) 封裝載板及其製作方法
JP5509353B2 (ja) パッケージキャリアおよびその製造方法
CN102610583B (zh) 封装载板及其制作方法
JP2013222959A (ja) パッケージキャリア及びその製造方法
JP2012235083A (ja) パッケージ構造およびその製造方法
US8669142B2 (en) Method of manufacturing package structure
CN101685808A (zh) 散热封装结构以及封装方法
CN108963054B (zh) 覆晶式发光二极管及其制造方法
CN104916758A (zh) 形成发光二极管封装的方法
KR101075612B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
KR101130688B1 (ko) 방열구조 ｌｅｄ 패키지 및 그 제조방법
KR101367382B1 (ko) 발광 다이오드
CN102769075A (zh) 封装载板及其制作方法
CN110120353A (zh) 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法
KR20080029571A (ko) 발광 다이오드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant