KR101367382B1 - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR101367382B1
KR101367382B1 KR1020130050375A KR20130050375A KR101367382B1 KR 101367382 B1 KR101367382 B1 KR 101367382B1 KR 1020130050375 A KR1020130050375 A KR 1020130050375A KR 20130050375 A KR20130050375 A KR 20130050375A KR 101367382 B1 KR101367382 B1 KR 101367382B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
lead pattern
emitting chip
hole
Prior art date
Application number
KR1020130050375A
Other languages
English (en)
Other versions
KR20130062306A (ko
Inventor
김방현
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020130050375A priority Critical patent/KR101367382B1/ko
Publication of KR20130062306A publication Critical patent/KR20130062306A/ko
Application granted granted Critical
Publication of KR101367382B1 publication Critical patent/KR101367382B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

발광 다이오드가 개시된다. 상기 발광 다이오드는, 적어도 하나의 관통홀을 포함하는 기판; 상기 기판의 일측 및 타측에 형성된 제1 및 제2 리드패턴; 상기 제1 및 제2 리드패턴과 전기적으로 연결되며, 상기 기판 상에 실장된 발광칩; 및 상기 발광칩을 봉지하고, 상기 관통홀을 충진하는 몰딩부를 포함하고, 상기 적어도 하나의 관통홀은 상기 발광칩의 적어도 한 측면과 나란한 선 상에 위치한다. 이에 따라, 발광칩에서 생성되는 열을 보다 빠르게 외부로 배출할 수 있다.

Description

발광 다이오드{LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 특히 기판의 하부면의 단차형성을 방지할 수 있는 구조를 갖는 발광 다이오드에 관한 것이다.
발광 다이오드(Light Emitting Diode; LED)는 화합물 반도체의 P-N 접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 상기와 같은 발광 다이오드를 이용한 발광 장치는 기존의 전구 또는 형광등에 비하여 소모 전력이 작고 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하다. 상기와 같은 발광 다이오드는 통상적으로 광을 방출하는 화합물 반도체인 발광칩과, 상기 발광칩을 실장하며 외부 전원을 인가하기 위한 외부 전원 공급부재가 형성된 기판과, 상기 발광칩을 봉지하여 보호하기 위한 몰딩부로 구성된다. 이때, 상기 몰딩부를 형성하기 위한 방법으로는 캐스팅 몰드 방식, 트랜스퍼몰드 방식 등이 있다.
종래 기술에 따른 발광 다이오드 중 상기 트랜스퍼몰드 방식으로 몰딩부를 형성하는 발광 다이오드는 몰드 프레스(Mold Press)를 이용해 EMC(Epoxy Molding Compound)를 주입하고, 충분한 압력과 열로 상기 발광칩을 봉지하고 배선을 고정시키는 몰딩부를 형성하였다.
하지만, 상기 종래 기술에 따른 발광 다이오드는 기판에 형성된 리드패턴과 같은 외부 전원 공급부재의 두께 예를 들어, 리드패턴의 두께로 인해 기판의 하부면에는 단차가 형성된다. 상기와 같은 단차에 의해 트랜스퍼몰드 방식으로 몰딩부가 형성될 때 고압이 가해지면 단차에 의해 기판이 손상되는 문제점이 발생된다.
본 발명의 목적은 전술된 종래 기술의 문제점을 해결하기 위한 것으로서, 트랜스퍼몰드 시 기판의 손상을 방지할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 적어도 하나의 관통홀을 포함하는 기판; 상기 기판의 일측 및 타측에 형성된 제1 및 제2 리드패턴; 상기 제1 및 제2 리드패턴과 전기적으로 연결되며, 상기 기판 상에 실장된 발광칩; 및 상기 발광칩을 봉지하고, 상기 관통홀을 충진하는 몰딩부를 포함하고, 상기 적어도 하나의 관통홀은 상기 발광칩의 적어도 한 측면과 나란한 선 상에 위치한다.
상기 적어도 하나의 관통홀은 상기 제1 및 제2 리드패턴 사이에 위치할 수 있다.
상기 관통홀은 상기 제1 리드패턴 및 제2 리드패턴 중 적어도 하나의 적어도 일부 영역과 중첩되도록 형성될 수 있고, 상기 제1 리드패턴 및 제2 리드패턴 중 적어도 하나는 상기 관통홀에 대응하는 홀을 포함할 수 있다.
상기 발광칩은 상기 제1 리드패턴 상에 실장될 수 있고, 상기 관통홀은 상기 제1 리드패턴의 적어도 일부 영역과 중첩되도록 형성될 수 있다.
상기 발광 다이오드는, 상기 기판 하부면에 위치하는 지지부를 더 포함할 수 있다.
상기 지지부는 상기 제1 리드패턴 및 제2 리드패턴 사이에 위치할 수 있다.
상기 지지부의 하면, 상기 제1 리드패턴의 하면, 및 제2 리드패턴의 하면은 서로 나란하게(flush) 형성됨으로써, 평탄한 하부면을 가질 수 있다.
상기 몰딩부와 상기 지지부는 동일한 재질로 형성될 수 있다.
상기 제1 리드패턴 및 제2 리드패턴 중 적어도 어느 하나는 방열판을 포함할 수 있다.
상기 방열판은 상기 기판 하부와, 상기 제1 리드패턴 및 제2 리드패턴 중 적어도 어느 하나의 사이에 위치할 수 있다.
상술한 바와 같이 본 발명은 기판 하부면의 단차를 제거하여 트랜스터 몰드 공정 시 가해지는 압력이 기판 하부면의 전체면적에 고르게 가해져 압력으로 인한 기판의 파손을 방지할 수 있는 발광 다이오드를 제공할 수 있다.
또한, 기판 하부면의 단차 제거가 용이하여 종래보다 두꺼운 방열판을 사용할 수 있으며, 상기 방열판과 기판 하부면의 단차 제거 시 형성되는 충진부에 의해 발광칩의 동작 시 발생되는 열을 보다 빠르게 외부로 배출할 수 있어 열에 의한 발광 다이오드의 손상을 최소화하여 신뢰성 있는 발광 다이오드를 제공할 수 있다.
또한, 몰딩부와 충진부 및 지지부는 동일한 재질로 일체형으로 형성되므로 서로 상이한 재질의 경계면에서 나타나는 열저항 현상이 없으므로 발광칩에서 생성되는 열을 보다 빠르게 외부로 배출할 수 있다.
또한, 기판에 형성된 관통홀에 의해 몰딩부가 지지부와 충진부로 연결되어 지지부에 의해 지지되므로 몰딩부의 접착력이 보다 우수해진다.
도 1은 본 발명의 제 1 실시예에 따른 발광 다이오드의 사시도.
도 2는 도 1의 A-A 선에서 취한 단면도.
도 3 내지 도 5은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정을 설명하기 위한 사시도.
도 6은 본 발명의 제 2 실시예에 따른 발광 다이오드의 사시도.
도 7은 도 6의 선 B-B에서 취한 단면도.
도 1은 본 발명의 제 1 실시예에 따른 발광 다이오드의 사시도이고, 도 2는 도 1의 A-A 선에서 취한 단면도이다.
본 발명의 제 1 실시예에 따른 발광 다이오드는 도 1 및 도 2에 도시된 바와 같이 관통홀(106)이 형성된 기판(100)과, 상기 기판(100)의 하부면에 형성된 방열판(107)과, 상기 기판(100)의 상부면 및 하부면에 형성된 제 1 및 제 2 리드패턴(104a, 104b)과, 상기 제 1 리드패턴(104a) 상에 실장된 발광칩(120)과, 상기 발광칩(120)과 제 2 리드패턴(104b)을 전기적으로 연결하기 위한 배선(140)과, 상기 발광칩(120)과 배선(140)을 봉지하기 위한 몰딩부(160)를 포함한다.
상기 기판(100)은 발광칩(120)을 실장하고 외부전원을 인가할 수 있는 구조를 형성하기 위한 것으로서, 양면 인쇄 회로 기판(Double-Side Printed Circuit Board; D-S PCB)과 같이 베이스판의 양면에 리드패턴이 형성된 기판을 사용할 수 있다.
이러한 본 실시예에 따른 기판(100)은 베이스판(102)과, 상기 베이스판(102)의 일측 및 타측을 덮도록 형성된 제 1 및 제 2 리드패턴(104a, 104b)을 포함한다. 또한, 몰딩부(160)를 트랜스퍼 몰드 방식으로 형성 시 가해지는 높은 압력을 견디기 위해 기판(100)을 수직 관통하는 관통홀(106)을 포함한다. 이때, 상기 몰딩부(160)를 형성하기 위해 사용되는 재료인 EMC는 상기 관통홀(106)에 충진되어 충진부(162)를 형성하며, 상기 관통홀(106)을 통해 기판(100) 하부면의 제 1 및 제 2 리드패턴(104a, 104b) 사이에 충진되어 지지부(164)를 형성한다.
즉, 상기 제 1 및 제 2 리드패턴(104a, 104b)으로 인해 형성된 단차를 보완할 수 있도록 상기 몰딩부(160)를 형성하는 물질이 상기 관통홀(106)을 통해 베이스판(102) 하부면의 일측 및 타측에 형성된 제 1 및 제 2 리드패턴(104a, 104b) 사이에 충진되어 지지부(164)를 형성한다. 이때, 상기 지지부(164)와 제 1 및 제 2 리드패턴(104a, 104b)의 두께는 같은 것이 바람직하며, 이로 인해 본 실시예에 따른 기판(100)의 하부면은 평탄하게 형성된다.
본 실시예에 따른 발광 다이오드는 전술한 바와 같이 기판(100)의 하부면의 단차를 제거하여 트랜스퍼 몰드 공정 시 가해지는 압력이 기판(100) 하부면의 전체면적에 고르게 가해져 압력으로 인한 기판(100)의 파손을 방지할 수 있다.
또한, 본 실시예에 따른 발광 다이오드는 제 1 및 제 2 리드패턴(104a, 104b)과 방열판(107)의 두께만큼 지지부(164)가 형성되어 기판(100)의 하부면이 평탄해진다. 따라서, 상기 기판에 두꺼운 방열판(107)이 장착되더라도 그 두께만큼 지지부(164)의 두께 역시 두꺼워져 기판(100)의 하부면이 평탄화되므로 종래보다 두꺼운 방열판의 사용이 가능하다. 또한, 이에 따라 발광 다이오드에서 발생되는 열을 보다 빨리 외부로 배출할 수 있어 열로 인해 손상될 가능성이 적은 신뢰성 있는 발광 다이오드를 제작할 수 있다.
한편, 상기 제 1 및 제 2 리드패턴(104a, 104b)은 구리(Cu)층(105d, 105a)과, 상기 구리(Cu)층(105d, 105a)의 표면에 형성되며 전기 전도성이 우수한 금(Au) 또는 은(Ag) 층(105c, 105f)과, 상기 금(Au) 또는 은(Ag)층을 형성하기 위한 버퍼층인 니켈(Ni)층(105b, 105e)을 포함한다. 이때, 상기 구리(Cu)층(105d, 105a)은 베이스판(102)의 전면에 형성되며, 상기 베이스판(102)의 하부면에 형성된 구리(Cu)층(105d, 105a)의 하부면에는 열압착에 의해 방열판(107)을 부착시키기 위한 프리프레그(Pre-preg)층(101)이 형성된다. 또한, 상기 프리프레그(Pre-preg)층(101)의 하부면에는 방열판(107)이 형성되며, 상기 구리(Cu)로 형성된 구리(Cu)층(105d, 105a)과 방열판(107)을 감싸도록 금(Au)층 또는 은(Ag)층(105c, 105f)이 형성된다. 이때, 상기 금(Au)층 또는 은(Ag)층(105c, 105f)이 상기 구리(Cu)층(105d, 105a)과 방열판(107)에 형성될 수 있도록 상기 구리(Cu)층(105d, 105a) 및 방열판(107)과 금(Au)층 또는 은(Ag)층(105c, 105f) 사이에는 니켈(Ni)층(105b, 105e)이 형성될 수 있다.
상기 방열판(107)은 상기 발광칩(120)의 동작 시 생성되는 열을 빠르게 외부로 배출하기 위한 것으로서, 구리(Cu)와 같이 열전도성이 우수한 금속재질로 형성될 수 있다. 이러한 방열판(107)은 상기 베이스판(102)의 하부면에 형성될 수 있다.
본 실시예에서는 상기 관통홀(106)을 형성할 때 상기 제 1 리드패턴(104a)의 일부영역이 중첩되도록 한다. 즉, 상기 관통홀(106)은 제 1 리드패턴(104a)의 적어도 일부영역과 제 1 리드패턴(104a)이 형성되지 않은 제 1 및 제 2 리드패턴(104a, 104b) 사이의 베이스판(102)에 형성된다. 따라서, 발광칩(120)에서 생성되는 열은 관통홀(106)에 형성된 충진부(162)와, 상기 충진부(162)와 연결된 지지부(164)에 전달된다. 하지만, 이에 한정되는 것은 아니며, 상기 관통홀(106)은 제 2 리드패턴(104b)의 적어도 일부영역과 제 2 리드패턴(104b)이 형성되지 않은 제 1 및 제 2 리드패턴(104a, 104b) 사이의 베이스판(102)에 형성될 수도 있다. 하지만, 발광칩(120)의 동작 시 생성되는 열을 직접적으로 전달받는 제 1 리드패턴(104a)의 일부영역에 상기 관통홀(106)이 형성되는 것이 방열성능의 향상에 보다 바람직하다. 또한, 상기 관통홀(106)은 그 크기를 크게 하거나 관통홀(106)의 수를 증가시켜 제 1 및 제 2 리드패턴(104a, 104b)의 적어도 일부영역과 제 1 및 제 2 리드패턴(104a, 104b) 사이의 베이스판(102)에 형성될 수도 있다.
상기와 같이 본 실시예에 따른 발광 다이오드는 발광칩(120)의 동작 시 발생되는 열이 상기 렌즈부(161)와 연결된 충진부(162)를 통해 지지부(164)로 전달되므로 발광칩(120)에서 생성되는 열을 보다 빠르게 외부로 배출할 수 있다. 또한, 상기 렌즈부(161)와 충진부(162) 및 지지부(164)는 동일한 재질로 일체형으로 형성되므로 서로 상이한 재질의 경계면에서 나타나는 열저항 현상이 없으므로 열이 보다 빠르게 전달된다.
또한, 상기와 같이 관통홀(106)을 형성함으로 인해 상기 렌즈부(161)는 지지부(164)와 충진부(162)로 연결된다. 따라서, 상기 렌즈부(161)는 지지부(164)에 의해 지지되므로 렌즈부(161)의 접착력이 보다 우수해진다.
상기 발광칩(120)은 p-n 접합구조를 가지는 화합물 반도체 적층구조로서 소수 캐리어(전자 또는 정공)들의 재결합에 의하여 발광되는 현상을 이용한다. 상기 발광칩(120)은 제 1 및 제 2 반도체층(미도시)과 상기 제 1 및 제 2 반도체층 사이에 형성된 활성층(미도시)을 포함할 수 있다. 본 실시예에서는 상기 제 1 반도체층을 P형 반도체층으로하고, 제 2 반도체층을 N형 반도체층으로 한다. 또한, 상기 발광칩(120)의 상부 즉, P형 반도체층의 일면에는 P형 전극(미도시)이 형성되고, 발광칩(120)의 하부 즉, N형 반도체층의 일면에는 N형 전극(미도시)이 형성된다. 이때, 상기 N형 전극은 제 1 리드패턴(104a)에 접하고, 상기 P형 전극은 배선(140)에 의해 제 2 리드패턴(104b)에 전기적으로 연결될 수 있다. 하지만 이에 한정되는 것은 아니며, 본 발명에 따른 발광칩(120)은 상기와 같은 수직형 발광칩 외에 수평형 발광칩을 사용할 수 있으며, 가시광 또는 자외선 등을 발광하는 다양한 종류의 발광칩을 사용할 수 있다.
한편, 본 발명에 따른 발광소자는 상기 발광칩(120)과 리드패턴(104)을 전기적으로 연결하기 위해 배선(140)을 사용할 수 있다.
상기 배선(140)은 발광칩(120)과 제 2 리드패턴(104b)을 전기적으로 연결하기 위한 것으로서, 상기 배선(140)은 와이어 접합 공정 등의 공정을 통해 금(Au), 은(Ag) 또는 알루미늄(Al)과 같이 연성과 전기전도성이 우수한 금속으로 형성될 수 있다. 한편, 상기 발광칩(120)이 수평형일 경우 상기 제 1 및 제 2 리드패턴(104a, 104b)과 수평형 발광칩을 전기적으로 연결하기 위해 두 개의 배선을 사용할 수도 있다.
상기 몰딩부(160)는 발광칩(120)을 봉지하고 상기 발광칩(120)과 연결된 배선(140)을 고정시키며, 기판(100) 하부면의 단차를 제거하기 위한 것으로서, 몰드 프레스(Mold Press)를 이용해 트랜스퍼 몰드 방식으로 형성된다. 또한, 상기 몰딩부(160)는 특정 형상으로 형성되어 발광칩(120)을 봉지하고 배선(140)을 고정시키기 위한 것뿐만 아니라 발광칩(120)에서 발산되는 빛을 모아주는 렌즈의 역할을 할 수도 있다. 이러한 몰딩부(160)는 발광칩(120)에서 방출된 광을 외부로 투과시키는 렌즈부의 역할을 해야 하므로, 통상 투명한 수지로 형성된다. 즉, 상기 몰딩부(160)는 발광칩(120)을 봉지하기 위한 렌즈부(161)와, 상기 렌즈부와 연결되어 관통홀(106)에 충진된 충진부(162)와, 상기 충진부(162)와 연결되어 제 1 및 제 2 리드패턴(104a, 104b) 사이에 충진된 지지부(164)를 포함한다.
이때, 상기 몰딩부(160) 내부에 상기 발광칩(120)으로부터 방출된 광을 산란에 의해 확산시킴으로써 균일하게 발광시키는 확산제(미도시)를 더 포함할 수 있다. 상기 확산제로는 티탄산바륨, 산화티탄, 산화알루미늄, 산화규소 등이 사용될 수 있다. 또한, 상기 몰딩부(160) 내부에는 형광체(미도시)를 더 포함할 수 있다. 상기 형광체는 발광칩(120)으로 부터 발광된 광의 일부를 흡수하여 흡수된 광과 상이한 파장의 광을 방출하는 것으로서, 임자결정(Host Lattice)과 적절한 위치에 불순물이 혼입된 활성이온으로 구성된다. 상기 활성이온들의 역할은 발광과정에 관여하는 에너지 준위를 결정함으로써 발광색을 결정하며, 그 발광색은 결정구조 내에서 활성이온이 갖는 기저상태와 여기 상태의 에너지 차(Energy Gap)에 의해 결정된다. 이러한 형광체와 확산제는 상기 렌즈부(161)에 포함되는 것이 바람직하다.
다음은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정에 대해 도면을 참조하여 설명하고자 한다.
도 2 및 도 3 내지 도 5은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정을 설명하기 위한 사시도이다.
도 2 및 도 3을 참조하면, 본 발명의 제 1 실시예에 따른 발광 다이오드는 우선, 베이스판(102)의 일측 및 타측을 둘러싸는 제 1 및 제 2 리드패턴(104a, 104b)과 방열판(107)을 형성하고, 상기 제 1 리드패턴(104a)의 일부영역과 베이스판(102)을 관통하는 관통홀(106)을 형성한다.
베이스판에 D/F(Dry Film) 공정을 거쳐 패턴을 형성한 후, 베이스판(102)과 프리프레그(Pre-preg)층(101)과 구리(Cu)층(105d, 105a) 및 방열판(107)을 겹쳐 쌓는 레이업 공정(Lay-Up)을 수행한다. 또한, 상기와 같이 레이업 공정이 완료된 기판(100)을 프레스(Press)기에 공급하고 가압 및 가열에 의해 프리프레그를 용융/경화시켜 구리(Cu)층(105d, 105a) 및 방열판(107)과 베이스판(102)을 접착한다. 상기와 같이 구리(Cu)층(105d, 105a) 및 방열판(107)과 베이스판(102)이 접착된 기판(100)에 관통홀(106)과 연결홀(108)을 형성하는 드릴링(Drilling)공정을 수행한다. 이때, 상기 관통홀(106)은 이후 형성될 제 1 리드패턴(104a)의 일부영역과 제 1 및 제 2 리드패턴(104a, 104b) 사이의 베이스판(102)에 겹쳐 형성되며, 상기 연결홀(108)은 단위 발광 다이오드로 분리하기 위해 기판(100)을 절단하는 경계면에 형성되는 것이 바람직하다. 이후, 이를 패터닝하여 서로 이격된 제 1 및 제 2 리드패턴(104a, 104b)과, 방열판(107)을 형성한다.
상기와 같이 관통홀(106)과 연결홀(108)을 형성한 후 기판(100)의 상부면과 하부면의 도전층 즉, 제 1 및 제 2 리드패턴(104a, 104b)을 각각 전기적으로 연결하기 위해 무전해 동도금 공정을 수행하여 상기 연결홀(108)의 내주연을 도금하는 1차 도금을 실시한다. 이때, 상기 관통홀(106)의 내주연 역시 연결홀(108)과 동일하게 도금될 수 있다.
이후, 관통홀(106)과 연결홀(108) 가공 시 구리(Cu)층(105d, 105a) 및 방열판(107)에 발생하는 불필요한 요철 부분(Burr)과 관통홀(106)과 연결홀(108) 속의 이물질 등을 제거하는 공정을 실시한다.
다음으로, 황산니켈, 염화암모늄, 붕산용액 또는 염화니켈을 첨가한 용액에 구리(Cu)층(105d, 105a) 및 방열판(107)이 형성된 기판(100)을 음극으로 하고 도금하고자 하는 금속 즉, 니켈(Ni)을 양극으로 배치한 뒤 직류 전류를 도통시킨다. 또한, 상기 니켈(Ni)층(105b, 105e)을 형성한 후 동일한 방법으로 금(Au) 또는 은(Ag)을 도금하여 금(Au)층 또는 은(Ag)층(105c, 105f)을 형성한다. 상기와 같이 직류 전류를 도통시켜 용액속의 금속이 전기 화학 반응에 의해 환원되도록 하여 음극의 기판(100)에 금속의 얇은 피막을 형성하는 2차 도금을 실시한다. 상기 2차 도금을 실시함으로서 무전해동 도금된 연결홀(108) 내벽과 표면에 전기적으로 금(Au)층 또는 은(Ag)층을 도금하여 안정된 회로 두께를 형성할 수 있으며, 제 1 및 제 2 리드패턴(104a, 104b)이 높은 도전성을 갖게 된다.
상기와 같이 제작된 기판(100) 표면의 오염 물질을 제거하는 수세 공정과 같은 공정을 수행한 후, 연결홀(108)이 형성된 영역을 절단하는 기판(100) 절단 공정을 수행한다. 하지만 이에 한정되는 것은 아니며, 상기 기판(100) 절단 공정은 발광 다이오드 제작 공정의 마지막 단계 즉, 몰딩부(160)가 형성된 이후에 실시할 수도 있다.
다음으로, 도 4를 참조하면, 상기 제 1 리드패턴(104a) 상에 발광칩(120)을 실장하고 발광칩(120)과 제 2 리드패턴(104b)을 배선(140)으로 연결한다.
상기 발광칩(120)은 여러 가지 성장 및 증착 방법을 사용하여 별도로 제작될 수 있으며, 이러한 발광칩(120)을 발광칩(120) 실장 장비를 이용해 상기 제 1 리드패턴(104a) 상에 실장한다. 이때, 상기 발광칩(120)은 은 페이스트(Silver Paste)와 같은 접착부재(미도시)를 이용해 실장할 수 있다. 또한, 상기와 같이 발광칩(120)을 실장 한 후 상기 발광칩(120)과 제 2 리드패턴(104b)을 배선(140)으로 연결하기 위해 와이어 접합 공정을 수행할 수 있으며, 이러한 배선(140)으로는 금(Au), 은(Ag) 또는 알루미늄(Al)과 같이 연성과 전기 전도성이 우수한 금속을 사용할 수 있다.
이후, 도 5에 도시된 바와 같이 발광칩(120)과 배선(140)을 봉지하여 보호할 수 있는 몰딩부(160)를 형성하여 본 실시예에 따른 발광 다이오드를 완성한다.
상기 몰딩부(160)는 몰드 프레스(미도시)를 이용해 EMC를 주입하고, 충분한 압력과 열을 가하여 형성할 수 있다. 이때, 본 실시예에서는 상기 EMC가 기판(100)에 형성된 관통홀(106)에 충진되어 충진부(162)가 형성되며, 관통홀(106)을 통해 제 1 및 제 2 리드패턴(104a, 104b) 사이에 충진되어 지지부(164)가 형성된다.
상기와 같이 제 1 및 제 2 리드패턴(104a, 104b) 사이에 EMC가 충진되어 기판(100) 하부면에 단차가 형성되지 않으며, 트랜스퍼 몰드 시 가해지는 고압(약 1톤)에 의해 기판(100)이 파손되는 것을 방지할 수 있다.
다음은 본 발명의 제 2 실시예에 따른 발광 다이오드에 대해 도면을 참조하여 살펴보고자 한다. 후술할 내용 중 전술한 제 1 실시예와 중복되는 설명은 생략하거나 간략히 설명하기로 한다.
도 6은 본 발명의 제 2 실시예에 따른 발광 다이오드의 사시도이고, 도 7은 도 6의 선 B-B에서 취한 단면도이다.
본 발명의 제 2 실시예에 따른 발광 다이오드는 도 6 및 도 7에 도시된 바와 같이 관통홀(106)이 형성된 기판(100)과, 상기 기판(100)의 상부면 및 하부면에 형성된 제 1 및 제 2 리드 패턴(103a, 103b)과, 상기 제 1 리드 패턴(103a) 상에 실장된 발광칩(120)과, 상기 발광칩(120)과 제 2 리드 패턴(103b)을 전기적으로 연결하기 위한 배선(140)과, 상기 발광칩(120) 및 배선(140)을 봉지하기 위한 몰딩부(160)를 포함한다.
상기 기판(100)은 상기 발광칩(120)을 실장하고 외부전원을 인가하기 위한 구조를 형성하기 위한 것으로서, 전술한 제 1 실시예와 동일하게 양면 인쇄 회로 기판(Double-Side Printed Circuit Board; D-S PCB)과 같이 기판의 양면에 리드패턴이 형성된 기판을 사용할 수 있다.
이때, 전술한 제 1 실시예에서는 상기 관통홀(106)을 제 1 리드패턴(103a) 또는 제 2 리드패턴(103b)의 일부영역과 제 1 및 제 2 리드패턴(103a, 103b)이 형성되지 않은 제 1 및 제 2 리드패턴(103a, 103b) 사이의 베이스판(102)에 형성하였으나, 본 실시예에서는 상기 관통홀(106)을 제 1 리드패턴(103a)과 제 2 리드패턴(103b) 사이에 형성한다. 즉, 제 1 및 제 2 리드패턴(103a, 103b)이 형성되지 않은 베이스판(102)에 관통홀(106)이 형성된다.
또한, 본 실시예에 따른 발광 다이오드의 제 1 및 제 2 리드패턴(103a, 103b)은 베이스판(102)의 표면에 형성된 구리(Cu)층(101d, 101a)과, 상기 구리(Cu)층(101d, 101a)의 표면에 형성된 금(Au)층 또는 은(Ag)층(101f, 101c)을 포함한다. 이때, 상기 구리(Cu)층(101d, 101a)의 표면에 금(Au)층 또는 은(Ag)층을(101f, 101c) 형성하기 위해 상기 구리(Cu)층(101d, 101a)과 금(Au)층 또는 은(Ag)층(101f, 101c) 사이에는 니켈(Ni)층(101e, 101b)이 형성될 수 있다. 즉, 본 발명에 따른 발광 다이오드는 제 1 및 제 2 리드패턴(103b, 103a)에 방열판(107)이 형성되지 않은 발광 다이오드에도 적용될 수 있으며, 그에 따른 효과 역시 전술한 제 1 실시예와 동일하게 나타날 수 있다.
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
예를 들어, 본 실시예에서는 발광칩이 리드패턴 상에 실장된 경우를 예로 하여 설명하였으나 이에 한정되는 것은 아니며, 발광칩이 베이스판 상에 실장되는 경우에도 본 발명이 적용될 수 있다.
100: 기판 104: 리드패턴
106: 관통홀 120: 발광칩
140: 배선 160: 몰딩부
162: 충진부 164: 지지부

Claims (10)

  1. 복수의 관통홀을 포함하는 기판;
    상기 기판의 일측 및 타측에 형성된 제1 및 제2 리드패턴;
    상기 제1 및 제2 리드패턴과 전기적으로 연결되며, 상기 기판 상에 실장된 발광칩; 및
    상기 발광칩을 봉지하고, 상기 관통홀을 충진하는 몰딩부를 포함하고,
    상기 복수의 관통홀은 상기 제1 및 제2 리드패턴의 적어도 한 측면을 따라 나란하게 위치하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 복수의 관통홀은 상기 제1 및 제2 리드패턴 사이에 위치하는 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 관통홀은 상기 제1 리드패턴 및 제2 리드패턴 중 적어도 하나의 적어도 일부 영역과 중첩되도록 형성되고,
    상기 제1 리드패턴 및 제2 리드패턴 중 적어도 하나는 상기 관통홀에 대응하는 홀을 포함하는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 발광칩은 상기 제1 리드패턴 상에 실장되고,
    상기 관통홀은 상기 제1 리드패턴의 적어도 일부 영역과 중첩되도록 형성된 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 기판 하부면에 위치하는 지지부를 더 포함하는 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 지지부는 상기 제1 리드패턴 및 제2 리드패턴 사이에 위치하는 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 지지부의 하면, 상기 제1 리드패턴의 하면, 및 제2 리드패턴의 하면은 서로 나란하게(flush) 형성됨으로써, 평탄한 하부면을 갖는 발광 다이오드.
  8. 청구항 5에 있어서,
    상기 몰딩부와 상기 지지부는 동일한 재질로 형성된 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 제1 리드패턴 및 제2 리드패턴 중 적어도 어느 하나는 방열판을 포함하는 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 방열판은 상기 기판 하부와, 상기 제1 리드패턴 및 제2 리드패턴 중 적어도 어느 하나의 사이에 위치하는 발광 다이오드.
KR1020130050375A 2013-05-06 2013-05-06 발광 다이오드 KR101367382B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130050375A KR101367382B1 (ko) 2013-05-06 2013-05-06 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130050375A KR101367382B1 (ko) 2013-05-06 2013-05-06 발광 다이오드

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096351A Division KR101309764B1 (ko) 2006-09-29 2006-09-29 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20130062306A KR20130062306A (ko) 2013-06-12
KR101367382B1 true KR101367382B1 (ko) 2014-03-12

Family

ID=48860073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050375A KR101367382B1 (ko) 2013-05-06 2013-05-06 발광 다이오드

Country Status (1)

Country Link
KR (1) KR101367382B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200342680Y1 (ko) * 2003-10-13 2004-02-19 주식회사 티씨오 표면실장형 발광다이오드의 리드프레임구조
JP2006093470A (ja) * 2004-09-24 2006-04-06 Toshiba Corp リードフレーム、発光装置、発光装置の製造方法
JP2006237190A (ja) * 2005-02-24 2006-09-07 Toshiba Discrete Technology Kk 半導体発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200342680Y1 (ko) * 2003-10-13 2004-02-19 주식회사 티씨오 표면실장형 발광다이오드의 리드프레임구조
JP2006093470A (ja) * 2004-09-24 2006-04-06 Toshiba Corp リードフレーム、発光装置、発光装置の製造方法
JP2006237190A (ja) * 2005-02-24 2006-09-07 Toshiba Discrete Technology Kk 半導体発光装置

Also Published As

Publication number Publication date
KR20130062306A (ko) 2013-06-12

Similar Documents

Publication Publication Date Title
CN102610709B (zh) 封装载板及其制作方法
KR101181224B1 (ko) Led 패키지 및 그 제조방법
KR20090072941A (ko) 고출력 led 패키지 및 그 제조방법
KR20100089115A (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
JP2015015405A (ja) Ledモジュール及びそれを備える照明装置
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
KR101519110B1 (ko) 발광다이오드 패키지 및 그 제조방법
US10608146B2 (en) Production of radiation-emitting components
KR101309764B1 (ko) 발광 다이오드
KR101367382B1 (ko) 발광 다이오드
KR101846356B1 (ko) 광소자 패키지 및 그 제조 방법
KR101297402B1 (ko) 발광 다이오드
KR101177896B1 (ko) 에스엠디 타입 엘이디 램프
KR101677063B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
KR100814014B1 (ko) 고효율 발광소자
CN108963054B (zh) 覆晶式发光二极管及其制造方法
US10483446B2 (en) Electronic device
KR101216936B1 (ko) 발광 다이오드
KR101136392B1 (ko) 광 패키지 및 그 제조 방법
KR101146659B1 (ko) 광 패키지 및 그 제조 방법
TW201347616A (zh) 發光二極體封裝及所使用之pcb式散熱基板與其製法
KR101130688B1 (ko) 방열구조 led 패키지 및 그 제조방법
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
KR101164963B1 (ko) 필름 타입의 광소자 패키지 및 그 제조 방법
JP2009267415A (ja) 大電力発光ダイオードランプ光源およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 4