KR101846356B1 - 광소자 패키지 및 그 제조 방법 - Google Patents

광소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101846356B1
KR101846356B1 KR1020110076048A KR20110076048A KR101846356B1 KR 101846356 B1 KR101846356 B1 KR 101846356B1 KR 1020110076048 A KR1020110076048 A KR 1020110076048A KR 20110076048 A KR20110076048 A KR 20110076048A KR 101846356 B1 KR101846356 B1 KR 101846356B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
pattern layer
boundary
forming
layer
Prior art date
Application number
KR1020110076048A
Other languages
English (en)
Other versions
KR20130014117A (ko
Inventor
백지흠
조상기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110076048A priority Critical patent/KR101846356B1/ko
Priority to TW101127149A priority patent/TWI542040B/zh
Priority to US14/236,016 priority patent/US9196811B2/en
Priority to PCT/KR2012/006009 priority patent/WO2013019032A2/en
Publication of KR20130014117A publication Critical patent/KR20130014117A/ko
Application granted granted Critical
Publication of KR101846356B1 publication Critical patent/KR101846356B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 광소자 패키지 및 그 제조 방법을 제공한다. 본 발명의 일 실시예에 따른 광소자 패키지 제조 방법은 비아홀이 형성된 절연층 상에 금속층을 형성하고, 상기 금속층을 에칭함으로써 회로 패턴층을 형성하고; 상기 금속층의 미리 결정된 부분을 하프에칭하여 홈 형태의 경계부를 형성하고; 상기 회로 패턴층 상에 광소자를 실장하고; 및 상기 광소자 상에 에폭시 수지를 도포하여 몰딩부를 형성하는 것을 포함하는데, 상기 미리결정된 부분은 상기 몰딩부의 경계에 대응하는 부분이다. 이와 같이, 본 발명은 회로 패턴층이 형성되는 금속층을 투명 수지가 도포되는 영역, 즉 렌즈부의 경계(boundary)에 대응하는 부분을 하프에칭하여 경계부를 형성함으로써, 렌즈부 형성시 렌즈 수지가 경계부에 의해 경계 지어진 영역을 넘어 흐르지 않으며 렌즈부를 올바른 위치에 정렬시킬 수 있다. 그에 따라, 제조 공정이 단순화되고, 배리어부의 형성에 따른 변색 불량의 가능성을 제거한다.

Description

광소자 패키지 및 그 제조 방법{OPTICAL COMPONENT PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 광소자 패키지 및 그 제조 방법에 관한 것이다.
일반적으로, 광소자 즉, 발광 다이오드(Light Emitting Diode: LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어 내고, 이들의 재결합에 의하여 전기 에너지를 빛 에너지로 바꾸어 주어 발광시키는 금속간 화합물 접합 다이오드를 말한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다. 이러한 LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다.
도 1은 종래 기술에 따른 광소자 패키지의 단면도를 나타낸 도면이다.
도 1을 참조하면, 종래 필름 타입의 광소자 패키지는 절연성 필름층(10), 상기 절연성 필름층(10) 상에 구현된 회로 패턴층(20), 및 상기 회로 패턴층(20) 상에 실장된 광소자(30)를 포함한다. 상기 광소자(30)는 와이어(40)를 통해 회로 패턴층(20)과 전기적으로 연결된다. 몰딩부(60)는 광소자의 광효율을 증가시키기 위해 형광체를 포함하는 투명 수지를 광소자(30) 상에 도포함으로써 형성된다. 이러한 몰딩부(60)를 형성하기 전에 배리어(barrier)부(50)가 회로 패턴층(20) 상에 형성된다.
도 2는 종래 기술에 따른 광소자 패키지의 배리어부를 설명하기 위한 도면이다.
도 2를 참조하면, 배리어부(50)는 회로 패턴층(20) 상에 광소자(30)를 실장하기 전에 SR(Solder Resist)를 실크 프린트 방식이나 PSR(Photo Solder Resist) 방식을 통해 회로 패턴층(20) 상에 형성된다. 배리어부(50)는 광소자(30)의 둘러싸도록 형성하여 몰딩부(60)를 위한 투명 수지가 광소자(30) 상에 도포될 때 배리어부(50)를 넘어 흐르지 않도록 한다.
이러한 배리어부(50)를 형성하기 위한 공정은 복잡하며, 솔더 레지스트 주위에 Hume 발생에 의한 아래 도금 면에 변색이 발생할 가능성이 높은 문제점이 있다.
따라서, 솔더 레지스트를 이용하여 배리어부를 형성하는 공정을 삭제하고 공정을 단순화하고 변색 불량이 발생할 가능성을 제거하는 것이 요구되고 있다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는 제조 공정이 단순화되고, 배리어부의 형성에 따른 변색 불량의 가능성을 제거한 광소자 패키지 제조 방법 및 그 광소자를 제시하는 데 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
전술한 기술적 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 광소자 패키지 제조 방법은 비아홀이 형성된 절연층 상에 금속층을 형성하고; 상기 금속층을 에칭함으로써 회로 패턴층을 형성하고; 상기 금속층의 미리 결정된 부분을 하프에칭하여 홈 형태의 경계부를 형성하고; 상기 회로 패턴층 상에 광소자를 실장하고; 상기 광소자 상에 에폭시 수지를 도포하여 몰딩부를 형성하는 것을 포함하며, 상기 미리결정된 부분은 상기 몰딩부의 경계에 대응하는 부분이다.
상기 광소자 패키지 제조 방법은 상기 회로 패턴층을 금속성 재료로 도금하는 것을 더 포함할 수 있다.
상기 광소자 패키지 제조 방법은 와이어를 이용하여 상기 광소자와 상기 회로 패턴층을 전기적으로 연결하는 것을 더 포함할 수 있다.
상기 경계부는 홈 형태를 가질 수 있다.
또한, 본 발명의 다른 실시예에 따른 광소자 패키지는 비아홀이 형성된 절연층; 상기 절연층의 일면 상에 형성된 회로패턴층; 상기 회로 패턴층 상에 실장된 광소자; 상기 광소자 상에 에폭시 수지를 도포하여 형성된 몰딩부; 및 상기 몰딩부의 경계에 대응하는 부분에 형성된 경계부를 포함한다.
상기 회로 패턴층은 금속성 재료로 도금될 수 있다.
상기 광소자 패키지는 상기 광소자와 상기 회로 패턴층을 전기적으로 연결하는 와이어를 더 포함할 수 있다.
이와 같이, 본 발명은 회로 패턴층이 형성되는 금속층을 투명 수지가 도포되는 영역, 즉 렌즈부의 경계(boundary)에 대응하는 부분을 하프에칭하여 경계부를 형성함으로써, 렌즈부 형성시 렌즈 수지가 경계부에 의해 경계 지어진 영역을 넘어 흐르지 않으며 렌즈부를 올바른 위치에 정렬시킬 수 있다. 그에 따라, 제조 공정이 단순화되고, 배리어부의 형성에 따른 변색 불량의 가능성을 제거한다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1은 종래 기술에 따른 발광 다이오드 패키지의 단면도를 나타낸 도면이다.
도 2는 종래 기술에 따른 광소자 패키지의 배리어부를 설명하기 위한 도면이다.
도 3는 본 발명의 일 실시예에 따른 광소자 패키지의 제조 공정을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 광소자 패키지의 경계부를 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
도 3는 본 발명의 일 실시예에 따른 광소자 패키지의 제조 공정을 나타낸 도면이다.
도 3을 참조하면, 절연층(110)의 일면에 접착층(110)을 도포한다(S1). 여기서 절연층(110)은 폴리이미드 필름(polyimide film)인 것이 바람직하지만, 본 발명은 이에 한정되지 않으며, 열 충격에 강한 세라믹(Ceramic) 재료로 제조될 수도 있다. 또한, 절연층(100)은 필름 형태를 가질 수 있으며, 이 경우 롤 투 롤 공정으로 대량 생산이 가능하다.
이어서, 절연층(110)에 비아홀들(120)을 형성한다(S2). 절연층(100)을 관통하여 형성된 비아홀들은 광소자(150)가 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 바이홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다.
이어서, 금속층(130)을 절연층(110) 상에 라미네이트한다. 상기 금속층(130)은 구리(Cu) 박판으로 이루어지는 것이 바람직하다. 그런 다음, 여러 약품 처리를 통해 표면을 활성화시킨 후, 포토레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로 패턴층(132)을 형성한다(S4). 이 때, 투명 수지가 도포되는 영역, 즉 몰딩부의 경계(boundary)에 대응하는 부분을 하프에칭하여 경계부(140)를 형성한다. 다시 말해, 금속층(130)의 미리 결정된 영역이나 부분을 하프에칭하여 경계부(140)를 형성한다. 경계부(140)는 금속층(130) 즉, 회로 패턴층(132) 상에 홈의 형태로 형성된다.
일 실시예에 따라 회로 패턴층(132)의 형성을 위한 에칭 공정은 경계부(140)를 형성하기 위한 에칭 공정은 동시에 수행될 수 있다. 이 경우, 회로 패턴층(132)의 형성을 위한 에칭은 현상 영역(place)를 넓게 하여 수행되고, 경계부(140)의 형성을 위한 에칭 즉, 하프 에칭은 현상 영역(place)을 좁게 하여 수행된다. 즉, 2개의 에칭의 현상 영역을 조절함으로써 2개의 에칭 공정이 동시에 수행될 수 있다.
다른 실시예에 따르면, 회로 패턴층(132)의 형성을 위한 에칭 공정과 경계부(140)를 형성하기 위한 에칭 공정은 순차적으로 수행될 수도 있다. 이 경우, 2개의 에칭 공정 즉, 회로 패턴층을 위한 에칭 공정과 하프 에칭 공정은 순서는 공정 조건, 공정 설계에 따라 서로 바뀔 수 있다.
회로 패턴층(132)을 형성한 후, 회로 패턴층(132)을 금속성 재료 예컨대, 은(Ag)으로 도금하여 도금된 회로 패턴층(134)을 형성한다(S5). 이어서, 회로 패턴층(134) 상에 광소자(150)를 실장한다(S6). 광소자(150)의 실장 위치는 경계부(140)에 의해 용이하게 식별될 수 있으며 그에 따라 추후 몰딩부, 예컨대 렌즈부를 올바른 위치에 정렬시킬 수 있다.
상기 회로 패턴층(132)의 도금에 의해 광소자(150)으로부터의 광이 회로 패턴층(134)으로부터 더 잘 반사될 수 있다. 그에 따라, 광소자 패키지의 휘도가 향상될 수 있다. 이어서 광소자(150)를 와이어(160)을 통해 회로패턴층(134)에 전기적으로 연결된다(S7).
최종적으로, 광소자(150) 및 와이어(160)는 투명한 실리콘 수지, 에폭시 수지 및 글라스중 어느 하나로 몰딩 또는 캡슐화(encapsulation)하여 몰딩부(170)를 형성한다. 여기에서, 몰딩부(170)는 광을 확산시키는 렌즈의 역할을 하며 렌즈부라고도 한다.
도 4는 본 발명의 일 실시예에 따른 광소자 패키지의 경계부를 설명하기 위한 도면이다.
도 4를 참조하면, 몰딩부(170)의 형성시, 몰딩 재료는 경계부(140)에 의해 경계 지어진 영역을 넘어 흐르지 않는다. 다시 말해, 몰딩부(170)의 형성을 위해 광소자(150) 및 와이어(160) 상에 몰딩 재료를 도포할 때, 회로 패턴층(132) 상에 형성된 경계부(140) 즉, 홈(140)으로 몰딩 재료가 흐른다. 그에 따라 몰딩 재료는 경계부(140)를 흘러 넘지지 않는 한 경계부(140) 로부터 흘러나오지 않아 몰딩부(170)의 형성을 용이하게 한다.
또한, 경계부(140)는 몰딩부(170)의 형성 영역을 특정할 수 있다. 그에 따라, 몰딩부(170)의 형성 위치는 용이하게 식별될 수 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
110: 절연층 120: 비아홀
130: 금속층 132: 회로 패턴층
134: 도금된 회로 패턴층 140: 경계부
150: 광소자 160: 와이어
170: 몰딩부

Claims (8)

  1. 비아홀이 형성된 절연층 상에 금속층을 형성하는 단계;
    상기 금속층을 에칭함으로써 회로 패턴층을 형성하는 단계;
    상기 금속층의 미리 결정된 부분을 하프에칭하여 홈 형태의 경계부를 형성하는 단계;
    상기 회로 패턴층 상에 광소자를 실장하는 단계; 및
    상기 광소자 상에 에폭시 수지를 도포하여 몰딩부를 형성하는 것을 포함하며,
    상기 미리 결정된 부분은 상기 몰딩부의 경계에 대응하는 부분이며,
    상기 회로 패턴층을 형성하는 단계와 상기 금속층의 미리 결정된 부분을 하프에칭하여 홈 형태의 경계부를 형성하는 단계는 동시에 수행되며,
    상기 회로 패턴층을 형성을 위한 에칭에서의 포토레지스트의 현상 영역보다 상기 경계부를 형성하기 위한 하프 에칭에서의 포토레지스트의 현상 영역이 좁은 것을 특징으로 하는 광소자 패키지 제조방법.
  2. 제1항에 있어서,
    상기 회로 패턴층을 금속성 재료로 도금하는 것을 더 포함하는 광소자 패키지 제조 방법.
  3. 제1항에 있어서,
    와이어를 이용하여 상기 광소자와 상기 회로 패턴층을 전기적으로 연결하는 것을 더 포함하는 광소자 패키지 제조 방법.
  4. 제1항에 있어서, 상기 경계부는 홈 형태를 갖는 광소자 패키지 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020110076048A 2011-07-29 2011-07-29 광소자 패키지 및 그 제조 방법 KR101846356B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110076048A KR101846356B1 (ko) 2011-07-29 2011-07-29 광소자 패키지 및 그 제조 방법
TW101127149A TWI542040B (zh) 2011-07-29 2012-07-27 光學裝置封裝件及其製造方法
US14/236,016 US9196811B2 (en) 2011-07-29 2012-07-27 Optical device package having a groove in the metal layer
PCT/KR2012/006009 WO2013019032A2 (en) 2011-07-29 2012-07-27 Optical device package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110076048A KR101846356B1 (ko) 2011-07-29 2011-07-29 광소자 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130014117A KR20130014117A (ko) 2013-02-07
KR101846356B1 true KR101846356B1 (ko) 2018-04-09

Family

ID=47629778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076048A KR101846356B1 (ko) 2011-07-29 2011-07-29 광소자 패키지 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9196811B2 (ko)
KR (1) KR101846356B1 (ko)
TW (1) TWI542040B (ko)
WO (1) WO2013019032A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080778B1 (ko) * 2013-09-11 2020-04-14 엘지이노텍 주식회사 발광 소자 패키지
TWI580084B (zh) * 2015-12-31 2017-04-21 綠點高新科技股份有限公司 發光組件及其製作方法
CN112820810A (zh) * 2019-11-18 2021-05-18 佛山市国星光电股份有限公司 一种led器件、led器件阵列和塑封模具

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110039374A1 (en) * 2008-03-25 2011-02-17 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a bump/base heat spreader and a cavity in the bump

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850666B1 (ko) * 2007-03-30 2008-08-07 서울반도체 주식회사 메탈 ｐｃｂ를 갖는 ｌｅｄ 패키지
US8288792B2 (en) * 2008-03-25 2012-10-16 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/post heat spreader
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
US20110156090A1 (en) * 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US8310043B2 (en) * 2008-03-25 2012-11-13 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with ESD protection layer
KR101122059B1 (ko) * 2008-07-16 2012-03-14 주식회사 이츠웰 표면 실장형 엘이디 패키지와 이를 이용한 백 라이트 유닛
KR20100036146A (ko) * 2008-09-29 2010-04-07 윤민섭 범용 광소자 페케지
KR20110094297A (ko) * 2008-11-25 2011-08-23 덴끼 가가꾸 고교 가부시키가이샤 발광 소자 패키지용 기판의 제조 방법 및 발광 소자 패키지
KR101077264B1 (ko) * 2009-02-17 2011-10-27 (주)포인트엔지니어링 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법
KR101161408B1 (ko) * 2009-03-05 2012-07-02 삼성엘이디 주식회사 발광 다이오드 패키지 및 그의 제조 방법
KR101078833B1 (ko) * 2009-06-15 2011-11-02 주식회사 두성에이텍 발광 다이오드 유닛

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110039374A1 (en) * 2008-03-25 2011-02-17 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a bump/base heat spreader and a cavity in the bump

Also Published As

Publication number Publication date
US9196811B2 (en) 2015-11-24
TWI542040B (zh) 2016-07-11
US20140183592A1 (en) 2014-07-03
TW201312808A (zh) 2013-03-16
WO2013019032A2 (en) 2013-02-07
WO2013019032A3 (en) 2013-04-11
KR20130014117A (ko) 2013-02-07

Similar Documents

Publication Publication Date Title
US6806583B2 (en) Light source
KR101846356B1 (ko) 광소자 패키지 및 그 제조 방법
US10608146B2 (en) Production of radiation-emitting components
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
KR101121151B1 (ko) Ｌｅｄ 모듈 및 그 제조 방법
KR101846364B1 (ko) 광소자 패키지 및 그 제조 방법
KR101677063B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
TWI437670B (zh) 散熱基板之結構及其製程
KR101250381B1 (ko) 광패키지 및 그 제조방법
KR101136392B1 (ko) 광 패키지 및 그 제조 방법
KR101146659B1 (ko) 광 패키지 및 그 제조 방법
KR101263805B1 (ko) 광소자 패키지 및 그 제조 방법
KR101158497B1 (ko) 테이프 타입 광 패키지 및 그 제조 방법
JP2013135069A (ja) 発光素子搭載用配線基板、発光モジュール及び発光素子搭載用配線基板の製造方法
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
KR101128991B1 (ko) 사이드 뷰 광 패키지 및 그 제조 방법
KR101677062B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
KR101168420B1 (ko) 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법
TWI542031B (zh) 光學封裝及其製造方法
KR101164967B1 (ko) 세라믹 코팅층이 형성된 광소자 패키지 및 그 제조 방법
KR101367382B1 (ko) 발광 다이오드
KR20140065920A (ko) 광소자 패키지
KR101212964B1 (ko) 세라믹 입자가 함유된 필름 타입의 광소자 패키지 및 그 제조 방법
KR20110116632A (ko) 마스크를 적용하여 측면 일부를 금속 반사면으로 코팅한 발광 다이오드 패키지 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant