KR101677062B1 - 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법 - Google Patents

엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101677062B1
KR101677062B1 KR1020100125246A KR20100125246A KR101677062B1 KR 101677062 B1 KR101677062 B1 KR 101677062B1 KR 1020100125246 A KR1020100125246 A KR 1020100125246A KR 20100125246 A KR20100125246 A KR 20100125246A KR 101677062 B1 KR101677062 B1 KR 101677062B1
Authority
KR
South Korea
Prior art keywords
substrate
lead frame
led package
cavity
metal substrate
Prior art date
Application number
KR1020100125246A
Other languages
English (en)
Other versions
KR20120064160A (ko
Inventor
백지흠
조상기
Original Assignee
(주)에이엘에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이엘에스 filed Critical (주)에이엘에스
Priority to KR1020100125246A priority Critical patent/KR101677062B1/ko
Publication of KR20120064160A publication Critical patent/KR20120064160A/ko
Application granted granted Critical
Publication of KR101677062B1 publication Critical patent/KR101677062B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 LED 패키지용 리드 프레임 기판 및 그의 제조 방법은 기존의 LED용 리드 프레임 기판(구리 기판)과 PPA 형성으로 이루어진 부분을 알루미늄 기판을 이용하여 격벽(Reflective layer)을 에칭(Etching) 공법을 통해 형성하고, 아이솔레이션(Isolation)은 아노다이징(Anodizing) 공법을 이용하여 절연시켜 패키지 기판을 형성함으로써, 기존의 LED용 리드 프레임 기판의 제조 공정에서의 프레임 형상화 공정과 PPA 등을 이용하여 격벽 및 아이솔레이션(Isolation) 지지대 역할을 할 수 있는 물질을 몰딩(Molding)하는 공정을 제거하였다. 이로 인해, LED 패키지를 위한 기본 기판을 제조하는 비용을 줄일 수 있어 제품 생산에 따른 원가를 줄일 수 있다.
본 발명에 의한 LED 패키지(Package)용 리드 프레임 기판의 제조 방법은, (a) 금속 기판의 양면에 레지스터 막을 형성하는 단계와; (b) 상기 금속 기판의 일 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 하프 에칭에 의해 캐비티(Cavity)를 형성하는 단계와; (c) 상기 캐비티 내부를 아노다이징(Anodizing) 처리하는 단계와; (d) 상기 금속 기판의 타 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 상기 캐비티가 드러나도록 상기 캐비티의 높이보다 더 깊게 하프 에칭하는 단계와; (e) 상기 레지스터 막을 제거한 후 상기 금속 기판의 표면에 도금층을 형성하는 단계; 및 (f) 상기 도금된 금속 기판의 상부에 LED 칩을 실장하고 와이어 본딩한 후 형광체 및 수지를 삽입하여 몰딩하는 단계;를 포함하고 있다.

Description

엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법{Lead Flame Substrate for LED Package and Method of Manufacturing of The Same}
본 발명은 LED 패키지(Package)용 리드 프레임 기판(Lead Flame Substrate) 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 기존의 LED 패키지용 리드 프레임 기판의 제조 공정에서 사용하던 프레임(Flame) 형성 공정과 PPA(Polyphthalamide)를 이용한 몰딩(Molding) 공정 대신에 알루미늄 기판을 이용한 에칭(Etching) 공법과 아노다이징(Anodizing) 공법을 통해 LED 패키지용 리드 프레임 기판을 형성함으로써, 제조 비용을 줄인 LED 패키지용 리드 프레임 기판 및 그의 제조 방법에 관한 것이다.
일반적으로, 발광 다이오드(Light Emitting Diode : LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어 내고, 이들의 재결합에 의하여 전기 에너지를 빛 에너지로 바꾸어 주어 발광시키는 금속간 화합물 접합 다이오드를 말한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다. 이러한 LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점이 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
도 1은 종래 기술의 실시 형태에 따른 LF 타입 LED 패키지의 단면도를 나타낸다. 도 1을 참조하면, 상기 LED 패키지는 상부에 LED 칩(60)이 실장되고 상기 LED 칩(60)에서 발생하는 열을 방출하는 히트싱크 슬러그(Heatsink Slug: 10)와, 상기 히트싱크 슬러그(10)의 외주 면에 설치된 플라스틱 케이스(Plastic Case: 35)와, 상기 플라스틱 케이스(Plastic Case: 35)의 외부로 돌출 형성되고 상기 LED 칩(60)과 골드 와이어(Gold Wire: 12)로 연결된 캐소드 리드(Cathode Lead: 20)와, 상기 LED 칩(60)과 상기 골드 와이어(12) 본딩을 보호하기 위해 상기 LED 칩(60)과 상기 골드 와이어(12) 상부에 형광체 및 수지 복합체를 도포하여 봉지되며 빛의 직진성과 광 효율을 높이는 플라스틱 렌즈(Plastic Lens: 25)를 포함하고 있다. 이러한 구조는 개별의 LED 칩(60)마다 하나의 패키지 형태를 이루고 있으며, 리드 프레임 타입의 패키지 형태로 구성되어 있다.
도 2 및 도 3은 종래 기술의 실시 형태에 따른 LED 패키지용 리드 프레임(Lead flame) 기판의 상면도(도 1) 및 일부 확대 사시도(도 2)를 나타낸다.
종래의 LED 패키지용 리드 프레임(Lead flame) 기판은 금속 기판(예를 들어, 구리 시트 등)(1)를 펀칭하여 프레임을 구성한 후 PPA(Polyphthalamide)(2) 등을 이용하여 격벽 및 아이솔레이션(Isolation) 지지대 역할을 할 수 있는 물질을 몰딩(Molding)하여 LED 패키지를 위한 기본 기판(Substrate)을 구성한다.
그러나, 종래의 LED 패키지용 리드 프레임(Lead flame) 기판은 금속 프레임을 펀칭하여 프레임을 구성하는 형상화 비용과 PPA 등을 이용하여 격벽 및 아이솔레이션(Isolation) 지지대 역할을 할 수 있는 물질을 몰딩(Molding)하여 LED 패키지를 위한 기본 기판을 구성하는 비용이 부가되어 제품 생산에 따른 원가 상승의 원인이 되었다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, 기존의 LED 패키지용 리드 프레임 기판과 PPA(Polyphthalamide) 형성으로 이루어진 부분을 알루미늄 기판을 이용하여 격벽(Reflective layer)을 에칭(Etching) 공법을 통해 형성하고, 아이솔레이션(Isolation)은 아노다이징(Anodizing) 공법을 이용하여 절연시켜 패키지 기판을 형성함으로써, LED 패키지의 제작 비용을 줄일 수 있는 LED 패키지용 리드 프레임 기판 및 그의 제조 방법을 제시하는 데 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 청구항 1에 기재된 발명은, 「LED 패키지(Package)용 리드 프레임 기판의 제조 방법에 있어서, (a) 금속 기판의 양면에 레지스터 막을 형성하는 단계와; (b) 상기 금속 기판의 일 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 하프 에칭에 의해 캐비티(Cavity)를 형성하는 단계와; (c) 상기 캐비티 내부를 아노다이징(Anodizing) 처리하는 단계와; (d) 상기 금속 기판의 타 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 상기 캐비티가 드러나도록 상기 캐비티의 높이보다 더 깊게 하프 에칭하는 단계와; (e) 상기 레지스터 막을 제거한 후 상기 금속 기판의 표면에 도금층을 형성하는 단계; 및 (f) 상기 도금된 금속 기판의 상부에 LED 칩을 실장하고 와이어 본딩한 후 형광체 및 수지를 삽입하여 몰딩하는 단계;를 포함하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.
청구항 2에 기재된 발명은, 「제 1 항에 있어서, 상기 금속 기판는: 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb), 구리(Cooper)를 포함한 금속 중 어느 하나로 구성된 금속 시트(Sheet) 또는 Reel to Reel 형태의 롤(Roll)로 구성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.
청구항 3에 기재된 발명은, 「제 1 항에 있어서, 상기 레지스터 막은: 드라이 필름 레지스터(Dry Flim Resist: DFR) 또는 포토레지스터(PR)를 이용하여 코팅(Coating) 공정을 통해 형성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.
청구항 4에 기재된 발명은, 「제 1 항에 있어서, 상기 (c)단계에서 상기 캐비티는: 상기 아노다이징(Anodizing) 처리에 의해 내부가 Al2O3로 형성되는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.
청구항 5에 기재된 발명은, 「제 1 항에 있어서, 상기 (d)단계에서 상기 금속 기판의 표면에 도금하는 방법은: 은(Ag)이 첨가된 니켈(Ni) 또는 은(Ag)으로 전기 또는 무전해 도금을 전면 실시하여 도금하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.
또한, 전술한 기술적 과제를 해결하기 위한 다른 수단으로서, 청구항 6에 기재된 발명은, 「LED 패키지(Package)용 리드 프레임 기판에 있어서, 홀(Hole) 내부에 아노다이징(Anodizing) 처리된 캐비티(Cavity)가 하부 면에 형성되고, 상기 캐비티가 드러나도록 상부 면을 에칭하되 상기 캐비티의 높이보다 더 깊게 상부가 에칭된 금속 기판과; 상기 금속 기판의 표면에 형성된 도금층; 및 상기 도금층 상에 실장 되고 형광체 및 수지로 몰딩 된 LED 칩;을 포함하는 LED 패키지(Package)용 리드 프레임 기판.」을 제공한다.
청구항 7에 기재된 발명은, 「제 6 항에 있어서, 상기 금속 기판는: 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb), 구리(Cooper)를 포함한 금속 중 어느 하나로 구성된 금속 시트(Sheet) 또는 Reel to Reel 형태의 롤(Roll)로 구성된 LED 패키지(Package)용 리드 프레임 기판.」을 제공한다.
청구항 8에 기재된 발명은, 「제 6 항에 있어서, 상기 도금층은: 은(Ag)이 첨가된 니켈(Ni) 또는 은(Ag)으로 전기 또는 무전해 도금을 전면 실시하여 도금된 LED 패키지(Package)용 리드 프레임 기판.」을 제공한다.
청구항 9에 기재된 발명은, 「제 6 항에 있어서, 상기 금속 기판은: 상기 캐비티의 높이보다 더 깊게 상부가 에칭된 LED 패키지(Package)용 리드 프레임 기판.」을 제공한다.
본 발명에 따르면, 기존의 LED용 리드 프레임 기판의 제조 공정에서 금속 프레임을 펀칭하여 프레임을 구성하는 형상화 공정과 PPA 등을 이용하여 격벽 및 아이솔레이션(Isolation) 지지대 역할을 할 수 있는 물질을 몰딩(Molding)하는 공정이 필요 없음으로, LED 패키지를 위한 기본 기판을 제조하는 비용을 줄일 수 있어 제품 생산에 따른 원가를 줄일 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1 및 도 2는 종래 기술의 실시 형태에 따른 LED 패키지용 리드 프레임(Lead flame) 기판의 상면도 및 일부 확대 사시도
도 3은 종래 기술의 실시 형태에 따른 LF 타입 LED 패키지의 단면도
도 4는 본 발명의 바람직한 실시 예에 의한 LED 패키지용 리드 프레임 기판의 구성도
도 5는 본 발명의 바람직한 실시 예에 의한 LED 패키지의 단면도 및 평면도
도 6a 내지 도 6k는 본 발명의 바람직한 실시 예에 의한 LED 패키지용 리드 프레임 기판의 제조 공정 단면도
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
실시 예
도 4는 본 발명의 바람직한 실시 예에 의한 LED 패키지용 리드 프레임 기판의 구성도이고, 도 5는 본 발명의 바람직한 실시 예에 의한 LED 패키지의 단면도 및 평면도이다.
도 4 및 도 5를 참조하면, 본 발명의 LED 패키지용 리드 프레임 기판은 금속 기판(100)의 하부 면에 전극을 형성하기 위한 캐비티(Cavity)(104)가 형성되어 있고, 상기 캐비티(Cavity)(104)의 홀 내부에는 아노다이징(Anodizing) 처리에 Al2O3층이 형성되어 있다. 이때, 상기 금속 기판(100)은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb), 구리(Cooper)를 포함한 금속 중 어느 하나로 구성된 금속 시트(Sheet) 또는 Reel to Reel 형태의 롤(Roll)로 구성될 수 있으며, 알루미늄(Al) 시트 또는 롤(Roll)로 구성하는 것이 바람직하다.
계속해서, 상기 캐비티(Cavity)(104)가 하부 면에 형성된 상기 금속 기판(100)은 회로 패턴과 아이솔레이션(Isolation) 및 분리막을 형성하기 위해, 상기 캐비티(104)의 상부가 완전히 드러나도록 상기 캐비티(104)의 높이보다 더 깊게 상부 면이 에칭되어 있고, 상기 상부 면에 에칭된 금속 기판(100)의 표면에 도금층(108)이 형성되어 있다. 이때, 상기 도금층(108)은 은(Ag)이 첨가된 니켈(Ni) 또는 은(Ag)으로 전기 또는 무전해 도금을 전면 실시하여 도금한다.
상기 금속 기판(100)의 도금층(108) 상에는 LED 칩(110)이 실장 되고, 상기 LED 칩(110)과 회로 패턴을 와이어(112)로 본딩한 후 상기 LED 칩(110)과 와이어(112) 상부를 형광체 및 수지로 몰딩하여 LED 패키지를 완성하게 된다.
상기 구성의 LED 패키지용 리드 프레임 기판은 기존의 LED용 리드 프레임 기판(구리 기판)과 PPA 형성으로 이루어진 부분(도 1 참조)을 알루미늄 기판을 이용하여 격벽(Reflective layer)을 에칭(Etching) 공법을 통해 형성하고, 아이솔레이션(Isolation)은 아노다이징(Anodizing) 공법을 이용하여 절연시켜 패키지 기판을 형성한다. 그러면, 첨부된 도면을 참조하여 본 발명에 의한 LED 패키지용 리드 프레임 기판의 제조 방법에 대해 상세히 설명하기로 한다.
도 6a 내지 도 6k는 본 발명의 바람직한 실시 예에 의한 LED 패키지용 리드 프레임 기판의 제조 공정 단면도이다.
먼저, 도 6a 및 도 6b를 참조하면, 알루미늄 시트(또는 Reel to Reel 형태의 Roll)(100)를 이용하여 양면에 드라이 필름 레지스터(Dry Flim Resist: DFR) 또는 포토레지스터(PR)를 양면 코팅(Coating)하여 레지스터 막(102)을 형성한다.
LED에 캐소드(Cathode), 애노드(Anode)로 전극을 형성하기 위해 아이솔레이션(Isolation)을 시킬 필요가 있다. 따라서, 도 6c 및 도 6d와 같이, 상기 알루미늄 시트(100)의 일 면에 형성된 상기 레지스터 막(102)을 노광 및 현상한 후 하프 에칭(Half etching)을 실시하여 캐비티(Cavity)(104)를 형성한다. 이어서, 상기 캐비티(104)의 홀(Hole) 내부를 아노다이징(Anodizing) 처리하여 세라믹 영역(Al2O3)을 형성한다.
이후, 도 6e와 같이 제품을 돌려서 상기 알루미늄 시트(100)의 타 면에 형성된 상기 레지스터 막(102)을 노광 및 현상(도 6f 참조)한 후 LED 칩(Chip)(110)이 위치할 부분까지 하프 에칭(Half etching)을 실시한다(도 6g 참조). 이때, 상기 아노다이징(Anodizing) 처리가 되어 있는 부분 이상까지 에칭(Etching)을 실시하게 되면 아노다이징(Anodizing) 처리가 된 세라믹 영역(Al2O3)이 드러나는 부분이 아이솔레이션(Isolation) 및 분리막이 되어 LED 칩이 위치하는 영역까지 확보한 후 캐소드(Cathode), 애노드(Anode)가 분리되는 영역이 나타나게 된다.
이후, 상기 알루미늄 시트(100)의 양면에 남아있는 상기 레지스터 막(106)을 제거한다(도 6h 참조). 이어서, 상기 알루미늄 시트(100)의 양면을 은(Ag)이 포함된 니켈(Ni) 또는 은(Ag)을 무전해 도금을 전면 실시하여 와이어 본딩(Wire bonding)이 될 수 있게 표면에 도금을 실시한다(도 6i 참조).
이후, 디스펜싱(Dispensing)을 실시하여 화이트 LED를 구성할 수 있도록 한다.
이와 같이 구성된 본 발명의 LED 패키지용 리드 프레임 기판 및 그의 제조 방법은 기존의 LED용 리드 프레임 기판(구리 기판)과 PPA 형성으로 이루어진 부분을 알루미늄 기판을 이용하여 격벽(Reflective layer)을 에칭(Etching) 공법을 통해 형성하고, 아이솔레이션(Isolation)은 아노다이징(Anodizing) 공법을 이용하여 절연시켜 패키지 기판을 형성함으로써, 본 발명의 기술적 과제를 해결할 수가 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
본 발명의 LED 패키지(Package)용 리드 프레임 기판 및 그의 제조 방법은 LED 패키지를 예로 들어 설명하고 있으나, 이에 한정되지 않고 반도체 칩 패키지의 구조 및 방법에도 동일하게 적용할 수 있다.
100 : 금속 기판 또는 알루미늄 기판 또는 Reel to Reel 형태의 롤(Roll)
102 : 드라이 필름 레지스터(Dry Flim Resist: DFR) 또는 포토레지스터(PR)
104 : 식각 홀(Etching Hole) 또는 캐비티(Cavity)
106 : 아노다이징(Anodizing) 처리 부분
108 : 도금층
110 : LED 칩
112 : 와이어
114 : 형광체 및 수지 몰딩재

Claims (9)

  1. LED 패키지(Package)용 리드 프레임 기판의 제조 방법에 있어서,
    (a) 금속 기판의 양면에 레지스터 막을 형성하는 단계와;
    (b) 상기 금속 기판의 일 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 하프 에칭에 의해 캐비티(Cavity)를 형성하는 단계와;
    (c) 상기 캐비티 내부를 아노다이징(Anodizing) 처리하는 단계와;
    (d) 상기 금속 기판의 타 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 상기 캐비티가 드러나도록 상기 캐비티의 높이보다 더 깊게 하프 에칭하는 단계와;
    (e) 상기 레지스터 막을 제거한 후 상기 금속 기판의 표면에 도금층을 형성하는 단계; 및
    (f) 상기 도금된 금속 기판의 상부에 LED 칩을 실장하고 와이어 본딩한 후 형광체 및 수지를 삽입하여 몰딩하는 단계;
    를 포함하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
  2. 제 1 항에 있어서, 상기 금속 기판는:
    알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb), 구리(Cooper)를 포함한 금속 중 어느 하나로 구성된 금속 시트(Sheet) 또는 Reel to Reel 형태의 롤(Roll)로 구성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
  3. 제 1 항에 있어서, 상기 레지스터 막은:
    드라이 필름 레지스터(Dry Flim Resist: DFR) 또는 포토레지스터(PR)를 이용하여 코팅(Coating) 공정을 통해 형성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
  4. 제 1 항에 있어서, 상기 (c)단계에서 상기 캐비티는:
    상기 아노다이징(Anodizing) 처리에 의해 내부가 Al2O3로 형성되는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 (e)단계에서 상기 금속 기판의 표면에 도금하는 방법은:
    은(Ag)이 첨가된 니켈(Ni) 또는 은(Ag)으로 전기 또는 무전해 도금을 전면 실시하여 도금하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020100125246A 2010-12-09 2010-12-09 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법 KR101677062B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100125246A KR101677062B1 (ko) 2010-12-09 2010-12-09 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125246A KR101677062B1 (ko) 2010-12-09 2010-12-09 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120064160A KR20120064160A (ko) 2012-06-19
KR101677062B1 true KR101677062B1 (ko) 2016-11-17

Family

ID=46684328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125246A KR101677062B1 (ko) 2010-12-09 2010-12-09 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101677062B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703218B1 (ko) 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703218B1 (ko) 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지

Also Published As

Publication number Publication date
KR20120064160A (ko) 2012-06-19

Similar Documents

Publication Publication Date Title
US9899583B2 (en) Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2011146524A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5331108B2 (ja) 発光素子パッケージ及びその製造方法
JP2010130008A (ja) サイドビューｌｅｄパッケージ構造並びにその製造方法及びその応用
JP2013232590A (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP2012124248A (ja) Ｌｅｄチップ搭載用リードフレーム基板及びその製造方法並びにｌｅｄパッケージ
KR101677063B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
KR101846356B1 (ko) 광소자 패키지 및 그 제조 방법
JP2014192211A (ja) Ｌｅｄ発光素子用リードフレーム及びその製造方法とｌｅｄパッケージの製造方法
KR101677062B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
KR101846364B1 (ko) 광소자 패키지 및 그 제조 방법
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
KR101956128B1 (ko) 테이프 타입의 광소자 패키지 및 그 제조 방법
KR101146659B1 (ko) 광 패키지 및 그 제조 방법
KR101309764B1 (ko) 발광 다이오드
KR101297402B1 (ko) 발광 다이오드
TWI542031B (zh) 光學封裝及其製造方法
KR101263805B1 (ko) 광소자 패키지 및 그 제조 방법
KR101367382B1 (ko) 발광 다이오드
KR20110122494A (ko) 광 패키지 및 그 제조 방법
KR101168420B1 (ko) 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법
KR20120064162A (ko) 임베디드 칩 온 보드 패키지 및 그의 제조 방법
KR20120017732A (ko) 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법
KR20110122496A (ko) 광 패키지 및 그 제조 방법
KR20120022324A (ko) 광소자 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant