KR20110122494A - 광 패키지 및 그 제조 방법 - Google Patents

광 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20110122494A
KR20110122494A KR1020100042044A KR20100042044A KR20110122494A KR 20110122494 A KR20110122494 A KR 20110122494A KR 1020100042044 A KR1020100042044 A KR 1020100042044A KR 20100042044 A KR20100042044 A KR 20100042044A KR 20110122494 A KR20110122494 A KR 20110122494A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
optical
metal layer
optical package
Prior art date
Application number
KR1020100042044A
Other languages
English (en)
Other versions
KR101136392B1 (ko
Inventor
백지흠
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100042044A priority Critical patent/KR101136392B1/ko
Priority to TW99133993A priority patent/TWI472067B/zh
Priority to PCT/KR2010/006895 priority patent/WO2011136446A1/en
Publication of KR20110122494A publication Critical patent/KR20110122494A/ko
Application granted granted Critical
Publication of KR101136392B1 publication Critical patent/KR101136392B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 회로패턴이 형성된 금속층, 상기 금속층 상에 형성되며 홀을 포함하는 절연층, 상기 절연층 상면에 형성된 화이트 반사층과 상기 홀에 다이 본딩하여 실장한 광소자 및 상기 광소자와 회로패턴을 전기적으로 연결하는 연결부 및 상기 광소자 및 연결부를 매립하는 수지부를 포함하는 것을 특징으로 하는 광 패키지 및 그 제조 방법에 관한 것이다. 이에 의해 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지로 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있다. 또한, 점발광 방식에서 면발광 방식의 패키지 형성이 가능하도록 하여 집적도가 높은 패키지 생산이 가능하다. 더욱이, 광 반사층과 화이트 반사층에 의해 광효율을 높일 수 있다.

Description

광 패키지 및 그 제조 방법{OPTICAL PACKAGE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 광 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 패키지의 부피 및 두께를 줄이고 집적도를 높일 뿐 아니라 광효율을 높이는 광 패키지 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode : LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어 내고, 이들의 재결합에 의하여 전기 에너지를 빛 에너지로 바꾸어 주어 발광시키는 금속간 화합물 접합 다이오드를 말한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다. 이러한 LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
도 1a은 종래 기술의 일 실시형태에 따른 LED 패키지의 단면도를 나타낸다. 도 1a를 참조하면, LED 패키지는 발광하는 GaN 화학물 칩에 골드 와이어(102) 본딩을 통해 도선을 통전시켜 주며 하부에 히트싱크(10)를 형성하여 열방출을 할 수 있도록 구성된다. 또한, 외부 지지대 및 LED 패키지 부분에 금속 리드(20)를 와이어 본딩을 통해 전기를 가해주고 빛이 날 수 있는 구조로 되어 있다. 이러한 구조는 개별 칩(60)마다 하나의 패키지의 형태를 이루고 있다.
이와 같은 종래의 LED 패키지는 리드 프레임 타입의 패키지 형태를 이루고 있다. 그러나 리드 프레임 타입은 패키지 효용 영역이 높지 않아 LED 칩을 집적화하기 힘들며 칩 사이즈 대비 패키지 사이즈가 상대적으로 크기 때문에 부품화하여 실제품에 장착시 제품의 두께나 외곽 면적이 커질 수 밖에 없다.
또한, LED 칩에서 발생된 열을 방출하기 위해 별도로 하부의 히트 싱크가 필요하여 그 만큼 두께 및 부피가 증가하게 된다.
도 1b는 종래 기술의 또 다른 실시형태에 따른 LED 패키지의 단면도를 나타낸다. 도 1b을 참조하면, 와이어(102) 본딩을 보호하는 봉지 공정에서 형광체 및 수지 복합체를 도포한 후에 빛에 직진성과 광효율을 높이기 위해 플라스틱 렌즈(25)를 사용한다. 이는 전술한 LED 패키지의 소형화의 한계의 원인으로 작용하며, 공정상 비용 문제를 발생시킨다.
따라서, 더욱 저렴한 비용으로 더욱 소형화되고 공정의 단순화를 꾀할 수 있는 LED 패키지를 제조할 수 있는 기술이 필요하다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 더욱 저렴한 비용으로 광 패키지 자체의 부피를 줄이고 최종 제품의 두께 및 외각 부피를 줄임에 따라 소형화 및 집적화가 가능하게 할 뿐만 아니라 방열판 및 지지대 역할을 하는 금속층을 광 반사층으로 도금하고 절연층상에 화이트 반사층을 형성함으로써 절연층에의 광흡수를 줄이고 광효율을 높이는 광 패키지 및 그 제조 방법을 제공하는데 있다.
상술한 과제를 해결하기 위하여 제공되는 본 발명의 구성은 회로패턴이 형성된 금속층; 상기 금속층 상에 형성되며 홀을 포함하는 절연층; 상기 절연층 상면에 형성된 화이트 반사층; 상기 홀에 다이 본딩하여 실장한 광소자 및 상기 광소자와 회로패턴을 전기적으로 연결하는 연결부; 상기 광소자 및 연결부를 매립하는 수지부;를 포함하는 것을 특징으로 하는 광 패키지를 제공하여 리드 프레임을 사용하지 않고 테이프 타입의 절연막을 사용하여 광패키지의 소형화 및 집적화를 실현하고 화이트 반사층을 통해 광효율을 높일 수 있다.
특히, 상기 화이트 반사층은 화이트 솔더 레지스트(white solder resist)인 것을 특징으로 할 수 있다.
또한, 상기 홀에 의해 노출된 금속층에 도금된 광 반사층을 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 광 반사층은 상기 절연층이 적층된 금속층의 이면에도 도금되는 것을 특징으로 할 수 있으며, 상기 광 반사층은 은(Ag)이거나 은을 포함하는 광반사층인 것을 특징으로 할 수 있다.
여기서, 상기 금속층은 구리(Cu)인 것을 특징으로 할 수 있다.
또한, 상기 절연층은 폴리이미드 필름(polyimide film)인 것을 특징으로 할 수 있다.
또한, 상기 수지부는 볼록 렌즈 형상으로서 형광체 및 투명 레진(Resin)을 포함하는 것을 특징으로 할 수 있으며, 상기 투명 레진의 재료는 실리콘(Si)인 것을 특징으로 할 수 있다.
본 발명에 따른 광 패키지 제조 방법은, (a) 절연층에 홀을 형성하는 단계; (b) 상기 절연층 하부에 금속층을 라미네이트하고 회로패턴을 형성하는 단계; (c) 상기 절연층 상에 화이트 반사층을 형성하는 단계; (d) 상기 홀에 광소자를 실장하고 상기 광소자와 회로패턴을 연결부를 통해 전기적으로 연결하는 단계; (e) 상기 광소자 및 연결부를 매립하는 수지부를 형성하는 단계;를 포함하는 것을 특징으로 한다.
특히, 상기 (c) 단계는 절연층 상에 화이트 솔더 레지스트(white solder resist)를 도포하여 화이트 반사층을 형성하는 단계인 것을 특징으로 할 수 있다.
또한, 상기 (c) 단계 이후에, (c-1) 상기 홀에 의해 노출된 금속층에 광 반사층을 도금하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 (c-1) 단계는 상기 절연층이 적층된 금속층의 이면에도 광 반사층을 도금하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
아울러, 상기 (d) 단계는 광소자로서 LED 칩을 실장하고 금(Au) 와이어를 연결부로 하여 상기 LED 칩과 회로패턴을 전기적으로 연결하는 단계인 것을 특징으로 할 수 있다.
또한, 상기 (e) 단계는 형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 것을 특징으로 할 수 있다.
본 발명에 의하면, 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지로 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있다. 또한, 점발광 방식에서 면발광 방식의 패키지 형성이 가능하도록 하여 집적도가 높은 패키지 생산이 가능해 진다. 더욱이, 봉지와 렌즈를 동시에 제작하여 원가를 낮추고 공정을 단순화하여 생산성을 높일 수 있으며 도금된 반사층 및 화이트 반사층을 통해 광효율을 높일 수 있다.
도 1a는 종래 기술의 일 실시형태에 따른 LED 패키지의 단면도이다.
도 1b는 종래 기술의 또 다른 실시 형태에 따른 LED 패키지의 단면도이다.
도 2a는 종래 방식의 일 실시형태에 따른 LED 패키지와 본 발명의 일 실시형태에 따른 광 패키지의 비교 단면도이다.
도 2b는 본 발명의 일 실시형태에 따른 광 패키지의 폴리이미드면 상면도 및 회로패턴부의 상면도이다.
도 2c는 본 발명의 일 실시형태에 따른 광 패키지 제조 공정의 단면도이다.
도 3은 종래 발명과 본 발명의 일 실시형태에 따른 광 패키지의 집적도를 더욱 상세히 나타내는 단면도 및 상면도이다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2a는 종래 방식의 일 실시 형태에 따른 LED 패키지와 본 발명의 일 실시 형태에 따른 광 패키지의 비교 단면도이다. 도 2a에 도시된 바와 같이, 본 발명의 구조는 회로패턴이 형성된 금속층(120) 상에 홀(115, 116)이 포함된 절연층(110)이 형성되어 있고, 상기 절연층(110) 상면에 화이트 반사층(130)이 형성되어 있으며, 상기 홀(115, 116)에 의해 노출된 금속층(120)에는 광 반사층(140)이 도금되는 것이 바람직하다. 이때, 상기 절연층(110)은 폴리이미드 필름(polyimide film)인 것이 바람직하며, 상기 금속층(120)은 구리(Cu)인 것이 바람직하다. 또한, 본 발명은 상기 절연층(110) 상면에 화이트 반사층(130)이 형성되어 있는데 상기 화이트 반사층(130)은 화이트 솔더 레지스트를 도포하여 형성하는 것이 바람직하다. 일반적인 폴리이미드는 갈색이나 노란색 계열로서 빛을 반사하기 보다는 흡수하게 되므로 녹색 계열 솔더 레지스트가 아닌 화이트 솔더 레지스트를 도포함으로써 격벽 역할과 경계를 구분하는 역할을 할 뿐 아니라 반사층의 역할도 하여 광효율을 높일 수 있게 된다. 또한, 상기 광 반사층(140)은 도면에서와 같이 절연층(110)이 적층된 금속층(120)의 이면에도 도금되는 것이 바람직하며, 광 반사층(130)의 도금은 은(Ag) 도금인 것이 바람직하다. 이와 같이 와이어 본딩을 위한 금(Au) 도금을 배제하고 은 도금층(140)을 형성함으로써 휘도가 향상되며 열전도도가 높아져 LED 칩에서 발생하는 열에 따른 방열 효과가 증대되며, 반사율이 높아져 광흡수를 막고 광효율을 극대화할 수 있게 된다. 아울러, 본 발명은 상기 광 반사층(140) 상에 광소자(150)로서 LED 칩이 실장되어 상기 칩(150)과 회로패턴과의 전기적 연결을 위해 금(Au) 와이어(160) 본딩을 실시하고 상기 LED 칩(150) 및 와이어(160)를 수지부(170)를 통해 매립하는 테이프 타입의 LED 패키지 형태로 이루어지는 것이 바람직하다. 이때, 상기 수지부(170)는 볼록 렌즈 형상으로 이루어져 형광체 및 투명 레진(Resin)을 포함하며 상기 투명 레진은 실리콘(Si)인 것이 바람직하다. 이렇게 본 발명은 하부 히트 싱크 및 금속 리드부를 사용하지 않고 필름 형태의 절연막과 하부의 회로패턴층을 통해 소형화 및 집적화된 광 패키지를 구현할 수 있다. 또한, 회로패턴층(120)이 절연층(110) 하부에 형성되어 있고 상기 회로패턴층(120)은 회로판 뿐 만 아니라 방열판의 역할도 하게 된다. 아울러 와이어 본딩의 경우 표면의 거칠기에 따른 RZ의 차이로 본딩력이 우수한 효과도 있다. 도 2b는 본 발명의 일 실시 형태에 따른 광 패키지의 폴리이미드면 상면도 및 회로패턴부의 상면도를 나타낸다. 도 2b에 도시된 바와 같이 종래의 LED 패키지의 상면도(도 2a의 우측 그림)에 비해 훨씬 뛰어난 집적도를 나타낸다.
도 2c는 본 발명의 일 실시형태에 따른 광 패키지 제조 공정의 단면도를 도시한 도면이다. 도 2c를 참조하면, 먼저 절연성 필름(110)에 펀칭을 통해 홀(115, 116)을 형성한다(S2). 이때, 상기 절연성 필름(110)은 폴리이미드 필름(polyimide film)인 것이 바람직하며, 이러한 홀(115, 116)은 광소자가 위치할 중앙 홀인 디바이스 홀(115) 및 광소자(150)에 전원을 공급하기 위해 연결부(160)로서 와이어가 본딩 될 비아홀(116)을 포함한다. 그리고 금속층(120)을 라미네이트하는데 상기 금속층(120)은 구리(Cu)인 것이 바람직하다(S3). 이후, 여러 약품 처리를 통해 표면을 활성화 시킨 후, 포토레지스트를 도포하고 노광 및 현상공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(120)을 형성한다. 그리고, 상기 절연층(110) 상에 즉, 본딩을 위한 표면 및 외부 전원 공급을 위한 비아홀 이외에는 화이트 반사층(130)을 형성한다(S4). 일반적으로 폴리이미드는 전기적으로는 안정적이지만 그 색깔이 갈색 혹은 노란색 계열로 반사율이 좋지 않아 광효율이 떨어지는 문제점이 있어 상기 화이트 반사층(130)을 통해 색을 입혀 광효율을 높일 수 있게 되는데, 상기 화이트 반사층(130)은 일반적 녹색 계열 솔더 레지스트가 아닌 화이트 솔더 레지스트(white solder resist)를 도포하여 인쇄하는 것이 바람직하다. 이후, 상기 하부 비아홀(115, 116) 즉, 홀에 의해 노출된 금속층을 도금하여 광 반사층(140)을 형성함으로써 본딩이 가능하도록 표면 처리를 한다(S5). 이 경우 상기 광 반사층(140)은 도면에서와 같이 상기 절연층(110)이 적층된 금속층(120)의 이면인 회로면에도 도금하는 것이 바람직하다. 또한, 상기 광 반사층(140)의 도금은 은(Ag) 도금인 것이 바람직하다. 이렇게 금(Au) 도금을 배제하고 은 도금을 실시함으로써 폴리이미드 필름(110)에의 광흡수를 줄이고 광효율을 높일 수 있게 된다. 다음으로, 상기 절연층(110)에 형성된 비아홀 중 광소자가 위치할 도금된 광 반사층(140)상에 다이 본딩을 실시하여 광소자(150)를 실장하는데(S6) 이때, 상기 광소자(150)는 LED 칩으로서 접착제를 이용하여 칩을 실장하는 것이 바람직하다. 이후, 은 도금된 광 반사층(140)에 금(Au) 와이어(160) 본딩을 이용하여 본딩을 실시함으로써 회로패턴층(120)과 LED 칩(150)을 전기적으로 연결하고(S7) 상기 LED 칩(150)과 와이어(160)를 매립하도록 수지부(170)를 형성한다(S8). 더욱 상세하게는 화이트 솔더 레지스트의 경계부에 화이트 LED를 위해 제조된 형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부(170)를 형성하여 광 패키지를 완성한다. 여기서 형광체 및 투명 레진을 과도포하는 경우 표면 장력으로 인해 도시된 바와 같은 볼록 렌즈 형성의 수지부(170)가 형성된다. 이에 의해, 기존의 봉지(Encapsulation) 및 플라스틱 렌즈를 동시에 형성할 수 있다.
도 3은 종래 발명과 본 발명의 일 실시 형태에 따른 광 패키지의 집적도를 더욱 상세히 나타내는 단면도 및 상면도이다. 도 3을 참조하면, 동일한 면적을 기준으로 패키지를 형성할 경우, 금속 리드부(20) 및 하부 히트 싱크(10)의 구조를 갖는 좌측의 LED 칩 배열에 비해, 우측의 본 발명은 매우 많은 양의 LED 패키지가 형성됨을 보여준다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 히트 싱크 20: 금속 리드부
30: 스티치 본드 40: 실리콘 서브-마운트
50: 볼 본드 60: LED 칩
70: 솔더볼 90: 전기적/열적 전도성 에폭시
102: 금 와이어 110: 절연층
115: 디바이스홀 116: 비아홀
120: 금속층 130: 화이트 반사층
140: 광 반사층 150: 광소자
160: 금 와이어 170: 수지부

Claims (15)

  1. 회로패턴이 형성된 금속층;
    상기 금속층 상에 형성되며 홀을 포함하는 절연층;
    상기 절연층 상면에 형성된 화이트 반사층;
    상기 홀에 다이 본딩하여 실장한 광소자 및 상기 광소자와 회로패턴을 전기적으로 연결하는 연결부;
    상기 광소자 및 연결부를 매립하는 수지부;
    를 포함하는 것을 특징으로 하는 광 패키지.
  2. 청구항 1에 있어서,
    상기 화이트 반사층은,
    화이트 솔더 레지스트(white solder resist)인 것을 특징으로 하는 광 패키지.
  3. 청구항 1에 있어서,
    상기 홀에 의해 노출된 금속층에 도금된 광 반사층을 더 포함하는 것을 특징으로 하는 광 패키지.
  4. 청구항 3에 있어서,
    상기 광 반사층은,
    상기 절연층이 적층된 금속층의 이면에도 도금되는 것을 특징으로 하는 광 패키지.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 광 반사층은,
    은(Ag) 또는 은을 포함하는 광 반사층인 것을 특징으로 하는 광 패키지.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 금속층은,
    구리(Cu)인 것을 특징으로 하는 광 패키지.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 절연층은,
    폴리이미드 필름(polyimide film)인 것을 특징으로 하는 광 패키지.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 수지부는,
    볼록 렌즈 형상으로서 형광체 및 투명 레진(Resin)을 포함하는 것을 특징으로 하는 광 패키지.
  9. 청구항 8에 있어서,
    상기 투명 레진의 재료는 실리콘(Si)인 것을 특징으로 하는 광 패키지.
  10. (a) 절연층에 홀을 형성하는 단계;
    (b) 상기 절연층 하부에 금속층을 라미네이트하고 회로패턴을 형성하는 단계;
    (c) 상기 절연층 상에 화이트 반사층을 형성하는 단계;
    (d) 상기 홀에 광소자를 실장하고 상기 광소자와 회로패턴을 연결부를 통해 전기적으로 연결하는 단계;
    (e) 상기 광소자 및 연결부를 매립하는 수지부를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 광 패키지 제조 방법.
  11. 청구항 10에 있어서,
    상기 (c) 단계는,
    절연층 상에 화이트 솔더 레지스트(white solder resist)를 도포하여 화이트 반사층을 형성하는 단계인 것을 특징으로 하는 광 패키지 제조 방법.
  12. 청구항 10 또는 청구항 11에 있어서,
    상기 (c) 단계 이후에,
    (c-1) 상기 홀에 의해 노출된 금속층에 광 반사층을 도금하는 단계를 더 포함하는 것을 특징으로 하는 광 패키지 제조 방법.
  13. 청구항 12에 있어서,
    상기 (c-1) 단계는,
    상기 절연층이 적층된 금속층의 이면에도 광 반사층을 도금하는 단계를 더 포함하는 것을 특징으로 하는 광 패키지 제조 방법.
  14. 청구항 10 또는 청구항 11에 있어서,
    상기 (d) 단계는,
    광소자로서 LED 칩을 실장하고 금(Au) 와이어를 연결부로 하여 상기 LED 칩과 회로패턴을 전기적으로 연결하는 단계인 것을 특징으로 하는 광 패키지 제조 방법.
  15. 청구항 10 또는 청구항 11에 있어서,
    상기 (e) 단계는,
    형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 것을 특징으로 하는 광 패키지 제조 방법.
KR1020100042044A 2010-04-28 2010-05-04 광 패키지 및 그 제조 방법 KR101136392B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100042044A KR101136392B1 (ko) 2010-05-04 2010-05-04 광 패키지 및 그 제조 방법
TW99133993A TWI472067B (zh) 2010-04-28 2010-10-06 光學封裝及其製造方法
PCT/KR2010/006895 WO2011136446A1 (en) 2010-04-28 2010-10-08 Optical package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100042044A KR101136392B1 (ko) 2010-05-04 2010-05-04 광 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110122494A true KR20110122494A (ko) 2011-11-10
KR101136392B1 KR101136392B1 (ko) 2012-04-18

Family

ID=45393025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100042044A KR101136392B1 (ko) 2010-04-28 2010-05-04 광 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101136392B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130053174A (ko) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 발광 다이오드 패키지 및 이를 구비한 백라이트 유닛

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4205135B2 (ja) * 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
KR100853963B1 (ko) * 2007-04-12 2008-08-25 주식회사 이츠웰 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130053174A (ko) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 발광 다이오드 패키지 및 이를 구비한 백라이트 유닛

Also Published As

Publication number Publication date
KR101136392B1 (ko) 2012-04-18

Similar Documents

Publication Publication Date Title
US8791471B2 (en) Multi-chip light emitting diode modules
JP5782332B2 (ja) 発光素子
JP5869080B2 (ja) 発光素子
US8445928B2 (en) Light-emitting diode light source module
TWI535077B (zh) 發光單元及其發光模組
EP1594171A2 (en) Semiconductor light emitting device with flexible substrate
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
TWI472067B (zh) 光學封裝及其製造方法
KR101775428B1 (ko) 발광 소자 패키지 및 그 제조 방법
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
KR101163901B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
TWI748371B (zh) 發光裝置
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
KR101136392B1 (ko) 광 패키지 및 그 제조 방법
KR101146659B1 (ko) 광 패키지 및 그 제조 방법
KR101125437B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
KR101128991B1 (ko) 사이드 뷰 광 패키지 및 그 제조 방법
KR101250381B1 (ko) 광패키지 및 그 제조방법
KR101168420B1 (ko) 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법
KR101158497B1 (ko) 테이프 타입 광 패키지 및 그 제조 방법
KR20130015482A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR101241447B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR101164979B1 (ko) 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 8