KR100853963B1 - 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프 - Google Patents

회로기판을 이용한 대전류 표면실장형 발광다이오드 램프 Download PDF

Info

Publication number
KR100853963B1
KR100853963B1 KR1020070036197A KR20070036197A KR100853963B1 KR 100853963 B1 KR100853963 B1 KR 100853963B1 KR 1020070036197 A KR1020070036197 A KR 1020070036197A KR 20070036197 A KR20070036197 A KR 20070036197A KR 100853963 B1 KR100853963 B1 KR 100853963B1
Authority
KR
South Korea
Prior art keywords
region
metal layer
lower metal
layer
light emitting
Prior art date
Application number
KR1020070036197A
Other languages
English (en)
Inventor
유순재
정천기
김돈수
조영식
원경일
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR1020070036197A priority Critical patent/KR100853963B1/ko
Priority to JP2008104747A priority patent/JP2008263205A/ja
Application granted granted Critical
Publication of KR100853963B1 publication Critical patent/KR100853963B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은 제 1 영역 및 제 2 영역으로 분리되는 금속층; 상기 금속층의 상부에 위치하는 절연체층; 및 상기 금속층의 제 1 영역의 상부에 위치하는 절연체층의 일부가 제거되고, 상기 절연체층이 제거된 부분에서 상기 금속층의 제 1 영역이 노출되며, 상기 노출된 금속층에 실장되고 상기 금속층의 제 1 영역 및 제 2 영역에 각각 전기적으로 연결된 발광다이오드 칩을 포함하는 표면실장형 발광다이오드 램프 및 그 제조 방법에 관한 것으로 열방출 효율이 향상된 표면실장형 발광다이오드 램프를 제공한다.
인쇄회로기판, 발광다이오드, 열방출, 레이저 조사

Description

회로기판을 이용한 대전류 표면실장형 발광다이오드 램프 {Very High Current SMD LED Lamp Using PCB}
도 1은 본 발명의 회로기판의 모식도.
도 2는 본 발명의 칩실장 구조의 평면도.
도 3은 상부금속층을 포함하는 본 발명의 다른 실시예의 모식도.
도 4는 레이저 조사 설계도의 평면도.
도 5는 광추출부를 포함하는 본 발명의 다른 실시예의 모식도.
도 6은 계합부를 포함하는 본 발명의 다른 실시예의 모식도.
도 7은 광가이드를 포함하는 본 발명의 다른 실시예의 모식도.
도 8은 본 발명의 표면실장형 발광다이오드 램프의 제조 공정을 나타내는 모식도.
도 9는 본 발명의 다른 실시예에 따른 표면실장형 발광다이오드 램프의 제조 공정을 나타내는 모식도.
도 10은 본 발명의 다른 실시예에 따른 레이저 조사 설계도의 평면도.
11: 하부금속층 12: 제 1 영역
13: 제 2 영역 14: 절연부
15: 절연체층 16: 광반사층
17: 칩실장부 18: 절개부
21: 발광다이오드 칩 22, 23: 와이어 본드
31: 상부금속층 32: 반사 구조
41: 레이저 천공 51: 광추출부
61: 계합부 71: 광가이드 91: 레이저 마스크
본 발명은 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프, 구체적으로 회로기판에 발광다이오드 칩을 직접 실장하고 최단의 열방출 경로를 확보하여 열방출 효율을 향상시킨 표면실장형 발광다이오드 램프에 관한 것이다.
종래의 LED (Light Emitting Diode) 램프는 LED 칩을 리드프레임에 실장하여 패키징하고, 이를 다시 회로기판에 재실장하여 시스템에 응용하거나 모듈형태의 부품으로 이용하여 왔다. 이와 같은 종래의 리드프레임의 구조는 열방출 효율이 떨어지는 문제점이 있었으며, 이러한 문제점을 극복하기 위하여 개발된 열방출 관통로를 갖는 세라믹 구조, 금속 슬러그 또는 알루미륨나이트라이드(AlN) 세라믹 기판을 포함하는 리드프레임을 이용한 LED 램프의 경우에는 열방출 성능은 어느 정도 향상되었으나 여전히 열방출 성능이 양호하지 못할 뿐만 아니라 생산 비용이 높고, 칩 실장 후 몰딩 작업이 어려워 양산성이 나쁘고 생산 수율이 떨어지는 단점이 있었다.
또한, 종래의 박형 지향형 표면실장형 발광다이오드 램프에 있어서, 발광다이오드 칩에서 방출되는 열을 전달하기 위한 구조(라우팅 등)를 필요로 하였으며, 열방출 효율을 높이기 위하여 이 구조들을 확대설치하는 시도가 있었으나, 열방출 효율도 양호하지 못할 뿐만 아니라 이로 인하여 몰딩 재료와 접착성이 약해 소자의 박리 문제가 발생하였다.
이에 본 발명자들은 회로기판의 절연재료를 제거하고 발광다이오드 칩을 회로기판에 직접 실장함으로써 최단의 열방출 경로를 확보할 수 있을 뿐만 아니라, 레이저 조사를 통하여 간편하고 재현성이 우수하게 절연재료를 제거할 수 있음을 발견하여 본 발명을 완성하였다.
본 발명의 목적은 회로 기판에 발광 다이오드 칩을 직접 실장하고 최단의 열방출 경로를 갖는 표면실장형 발광다이오드 램프를 제공하는 것이다.
본 발명의 다른 목적은 회로 기판에 발광다이오드 칩을 직접 실장하고 상부에 광추출부를 형성하여 광의 이용 효율을 향상시킨 표면실장형 발광다이오드 램프를 제공하는 것이다.
본 발명의 또 다른 목적은 회로 기판에 발광 다이오드 칩을 직접 실장하고 최단의 열방출 경로를 갖는 표면실장형 발광다이오드 램프를 제조하는 방법을 제공하는 것이다.
상기 목적에 따라, 본 발명은 제 1 영역 및 제 2 영역으로 분리되는 하부금속층; 상기 하부금속층의 상부에 위치하는 절연체층; 상기 절연체층 상부에 위치하는 광반사층; 및 상기 하부금속층의 제 1 영역의 상부에 위치하는 절연체층 및 광반사층의 일부가 제거되고, 상기 절연체층 및 광반사층이 제거된 부분에서 상기 하부금속층의 제 1 영역이 노출되며, 상기 노출된 하부금속층에 실장되고 상기 하부금속층의 제 1 영역 및 제 2 영역에 각각 전기적으로 연결된 발광다이오드 칩을 포함하는 표면실장형 발광다이오드 램프을 제공한다.
또한, 본 발명은 제 1 영역 및 제 2 영역으로 분리되는 하부금속층; 상기 하부금속층의 상부에 위치하는 절연체층; 상기 절연체층 상부에 위치하는 광반사층; 및 상기 하부금속층의 제 1 영역의 상부에 위치하는 절연체층 및 광반사층의 일부, 및 상기 하부금속층의 제 2 영역의 상부에 위치하는 절연체층 및 광반사층의 일부가 각각 제거되고, 상기 절연체층 및 광반사층이 제거된 부분에서 상기 하부금속층의 제 1 영역 및 제 2 영역이 노출되며, 상기 노출된 하부금속층의 제1 영역에 실장되고 상기 노출된 하부금속층의 제 1 영역 및 제 2 영역에 각각 전기적으로 연결된 발광다이오드 칩을 포함하는 표면실장형 발광다이오드 램프를 제공한다.
본 발명은 상기 절연체층 및 광반사층의 일부가 레이저 천공을 형성함으로써 제거되는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제공한다.
본 발명은 제 1 영역 및 제 2 영역으로 분리되는 하부금속층; 상기 금속층의 상부에 위치하는 절연체층; 상기 절연체층의 상부에 위치하는 상부금속층; 및 상기 금속층의 제 1 영역의 상부에 위치하는 절연체층 및 상부금속층의 일부, 및 상기 하부금속층의 제 2 영역의 상부에 위치하는 절연체층 및 상부금속층의 일부가 각각 제거되고, 상기 절연체층 및 상부금속층이 제거된 부분에서 상기 금속층의 제 1 영역 및 제 2 영역이 노출되며, 상기 노출된 금속층의 제 1 영역에 실장되고 상기 노출된 금속층의 제 1 영역 및 제 2 영역에 각각 전기적으로 연결된 발광다이오드 칩을 포함하는 표면실장형 발광다이오드 램프를 제공한다.
본 발명은 상기 절연체층 및 상부금속층이 제거되어 상기 발광다이오드 칩이 실장되는 영역에 광반사구조를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제공한다.
상기 다른 목적에 따라, 본 발명은 상기 발광다이오드 칩을 덮는 광추출부를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제공한다.
본 발명은 상기 광추출부가 상기 발광다이오드 칩에 결합되는 몰딩 부재를 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프 및 상기 광추출부에 확산제, 형광제 또는 색소를 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제공한다.
본 발명은 상기 절연체층에 계합부를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제공한다.
본 발명은 상기 광추출부에 인접하여 광가이드가 추가로 형성되는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제공한다.
본 발명은 상기 광가이드가 백색 안료 또는 금속 분말을 포함하는 수지로 이 루어지는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제공한다.
상기 또 다른 목적에 따라, 본 발명은 회로기판의 하부금속층의 일부를 제거하여 제 1 영역과 제 2 영역을 분리하는 단계; 상기 하부금속층의 제 1 영역의 상부에 위치하는 절연체층의 일부 및 상기 하부금속층의 제 2 영역의 상부에 위치하는 절연체층의 일부를 각각 레이저를 조사하여 제거하여 하부금속층의 제 1 영역 및 제 2 영역의 일부를 노출시키는 단계; 및 상기 노출된 하부금속층의 제 1 영역에 발광다이오드 칩을 실장하고, 제 1 영역 및 제 2 영역에 전기적으로 연결하는 단계를 포함하는 표면실장형 발광다이오드 램프를 제조하는 방법을 제공한다.
본 발명은 상기 절연체층 상부에 광반사 절연물질을 도포하는 단계를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제조하는 방법을 제공한다.
또한, 본 발명은 회로기판의 하부금속층의 일부를 제거하여 제 1 영역과 제 2 영역을 분리하는 단계; 상기 하부금속층의 제 1 영역의 상부에 위치하는 상부금속층에 레이저 마스크를 형성하는 단계; 상기 레이저 마스크로 표시된 영역 내부에 레이저를 조사하여 절연체층을 제거하고 상기 하부금속층의 제 1 영역의 일부를 노출시키는 단계; 및 상기 노출된 하부금속층의 제 1 영역에 발광다이오드 칩을 실장하고, 제 1 영역 및 제 2 영역에 전기적으로 연결하는 단계를 포함하는 표면실장형 발광다이오드 램프를 제조하는 방법을 제공한다.
본 발명은 상기 레이저 마스크가 상부금속층의 일부를 에칭으로 제거함으로써 형성되는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제조하는 방법 및 상기 레이저 마스크가 도우넛 형상으로 상부금속층을 패턴화하여 형성되는 것을 특징으로 하는 표면실장형 발광다이오드 램프의 제조방법을 제공한다.
본 발명은 상부금속층에 레이저 마스크를 형성한 후에, 광반사 절연물질을 도포하는 단계를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프의 제조방법을 제공한다.
본 발명은 상기 노출된 하부금속층 제 1 영역의 칩 실장 영역에 반사구조를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프의 제조방법, 및 상기 반사구조가 구리(Cu) 도금으로 형성되는 것을 특징으로 하는 표면실장형 발광다이오드 램프의 제조방법을 제공한다.
본 발명은 발광다이오드 칩을 덮는 광추출부를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프의 제조방법을 제공한다.
이하에서, 도면을 참고로 하여 본 발명을 상세히 설명한다.
본 발명은 회로기판 상에 직접 발광 다이오드 칩을 실장하는 것을 특징으로 한다. 본 발명에서는 통상의 인쇄회로기판을 사용할 수 있으며, 구체적으로는 절연체층과 하부금속층으로 구성된 인쇄회로기판, 또는 상부금속층과 하부금속층이 절연체층에 의하여 분리되어 있는 인쇄회로기판을 사용할 수 있다.
도 1은 발광다이오드 칩을 실장하여 발광 다이오드 패키지로 기능할 수 있도록 변형된 인쇄회로기판을 모식적으로 나타낸다. 인쇄회로기판의 하부금속층(11)은 제 1 영역(12)과 제 2 영역(13)을 포함하며, 제 1 영역(12)과 제 2 영역(13)은 전기 절연부(14)에 의하여 분리된다. 인쇄회로기판의 하부금속층이 제 1 영역과 제 2 영역으로 분리됨으로써, 발광다이오드 칩이 실장될 때 하부금속층(11)이 p, n 전극 리드로서 작용할 수 있다. 이 때, 하부금속층(11)의 제 1 영역과 제 2 영역을 분리하는 전기 절연부(14)는 레이저, 펀칭, 또는 에칭 공정에 의하여 형성될 수 있다. 예를 들어, 회로기판에 펀치 또는 라우팅 방법으로 후 공정의 몰딩 영역을 형성한 후, 다시 하부금속층을 에칭 공법으로 분리하여 전극 리드를 형성한다. 하부금속층(11)의 제 1 영역(12)과 제 2 영역(13)을 분리하는 전기 절연부(14)는 전기 절연체로 충진될 수 있다.
본 발명의 하부금속층(11)은 통상적으로 인쇄회로기판에 사용되는 금속 (구리, 알루미늄 등)으로 구성될 수 있으며, 바람직하게는 구리(Cu)가 사용될 수 있다. 하부금속층(11)의 두께는 10㎛ 이상, 바람직하게는 100 ㎛ 이상 800 ㎛ 이하로 구성될 수 있다.
본 발명의 절연체층(15)은 하부금속층(11)의 상부에 위치한다. 절연체층은 FR-1, FR-4, 또는 수지류 등으로 형성되며, 바람직하게는 FR-1, FR-4, 또는 BT 레진(Bismaleimidetraizine Resin)으로 구성된다. 절연체층의 두께는 400 ㎛ 이하인 것이 바람직하다.
본 발명에서 상기 절연체층(15)의 상부에 광반사층(16)을 추가로 포함한다. 상기 광반사층은 광반사 절연물질을 도포함으로써 구성되며 상기 광반사 절연물질은 레지스트류, 바람직하게는 백색 레지스트(white resist)로 구성될 수 있다. 상기 광반사층은 발광다이오드 칩으로부터 추출되는 광을 상향으로 반사시키는 역할 을 함으로써 본 발명의 발광다이오드 램프의 광 이용 효율을 증가시키는데 바람직하다.
본 발명에서 상기 하부금속층(11)의 제 1 영역(12)의 상부에 위치하는 절연체층 및 광반사층의 일부, 및 상기 하부금속층의 제 2 영역(13)의 상부에 위치하는 절연체 및 광반사층의 일부가 각각 제거되고; 상기 절연체층 및 광반사층이 제거된 부분에서 상기 금속층의 제 1 영역 및 제 2 영역의 일부가 노출되어 각각 발광다이오드 칩의 실장 영역(17) 및 절개부(18)를 형성한다. 상기 발광다이오드 칩의 실장 영역(17)에 발광다이오드 칩이 실장되고, 상기 발광다이오드 칩은 상기 발광다이오드 칩의 실장 영역(17) 및 절개부(18)를 통하여 각각 하부금속층(11)의 제 1 영역(12) 및 제 2 영역(13)에 각각 전기적으로 연결된다. 발광다이오드 칩의 두 전극은 와이어 본딩(22, 23)을 통하여 제 1 영역(12) 및 제 2 영역에 전기적으로 연결된다. 이 때, 칩이 실장된 제 1 영역의 금속층과 와이어 본딩된 제 2 영역의 금속층은 서로 반대되는 극성의 전극으로 구성된다. 도 2는 본 발명의 표면실장형 발광다이오드 램프의 칩실장 구조를 나타낸다.
본 발명에서는 인쇄회로기판의 절연체층의 일부가 제거되어 노출된 하부금속층에 발광다이오드칩을 직접 실장함으로써, 최단의 열전도 경로를 확보할 뿐만 아니라, 발광다이오드 칩으로부터 발생한 열이 열전도도가 높은 하부금속층을 통하여 직접 방출되므로 열방출의 효율이 현저히 향상될 수 있다.
도 3은 상기 절연체층(15)의 상부에 상부금속층(31)을 추가로 포함하는 본 발명의 다른 실시예를 나타낸다. 이러한 경우, 상기 제거되는 절연체층의 상부에 위치하는 상부금속층(31)의 부분이 함께 제거되어 칩 실장 영역을 형성한다. 또한, 상부금속층(31)과 함께 광반사층(16)을 포함할 수 있다.
본 발명의 다른 실시예에서 상기 절연체층(15) 및 상부금속층(31)이 제거되어 상기 발광다이오드 칩이 실장되는 영역(17)에 광반사구조(32)를 추가로 포함할 수 있다. 상기 반사 구조는 반사율이 좋은 금속재료, 바람직하게는 구리로 도금하여 형성할 수 있다. 반사 구조(32)를 금속재료로 도금함으로써 상부금속층(31)과 하부금속층(11)이 도금에 의하여 연결된다. 상부금속층 및 하부금속층이 구리로 형성될 경우 구리 도금으로 반사 구조를 형성하는 바람직하다. 이와 같은 반사 구조를 도입함으로써 발광다이오드 칩의 측면 또는 하방으로부터 나오는 광이 전면으로 방출되도록 하여 광 이용 효율을 극대화할 수 있다.
또한, 본 발명은 발광다이오드 칩을 하부금속층에 직접 실장할 수 있는 칩 실장 영역을 형성하기 위하여 레이저 조사를 통하여 절연체층을 제거하는 것을 특징으로 한다. 도 4에서 레이저 조사 공정으로 칩 실장 구조를 제작할 때 레이저 조사 설계의 평면도를 나타낸다. 본 발명에서는 제거하여야 할 절연체층의 영역에 레이저 천공(41)을 서로 겹치도록 중복하여 형성하여 절연체층을 제거함으로써 칩실장 구조(17)를 형성할 수 있다. 즉, 레이저를 반복하여 조사하여 칩이 실장될 영역의 절연체층을 제거할 수 있다. 본 발명에서는 절연체층을 제거하기에 적당한 당업계에서 통상적으로 사용되는 레이저를 사용할 수 있으며, 예를 들어 Nd:YAG 레이저 또는 CO2 레이저 등을 사용할 수 있고, 또한, 파장 10.6 ㎛의 레이저를 사용할 수 있다. 절연체층을 NC 머신 또는 드릴을 이용하는 방법, 또는 펀칭, 에칭과 같은 종래의 방법으로 제거할 때에는 수율이 낮고 비용이 높을 뿐만 아니라 재현성이 낮은 문제가 발생할 수 있으나, 레이저를 중복 조사하여 절연체층을 제거하는 본 발명의 방법은 간편하고 용이할 뿐만 아니라 재현성이 우수한 구조를 제조할 수 있다.
도 5는 발광다이오드 칩을 덮는 광추출부(51)를 추가로 포함하는 본 발명의 다른 실시예를 나타낸다. 상기 광추출부는 발광다이오드 칩의 상부 영역에 몰딩으로 형성되며, 200 ~ 1000 ㎛의 두께를 갖는다. 광추출부는 굴절율이 1.4 내지 2.5의 범위의 실리콘 또는 에폭시와 같은 투광성 재료를 사용하며, 특히, 몰딩 부재는 광이 발광 다이오드 칩에 재흡수되는 것을 막기 위하여 발광 다이오드 칩에 비하여 굴절율이 낮은 물질을 사용하는 것이 바람직하다. 상기 몰딩 부재는 발광 다이오드 칩이 방출하는 광의 파장을 변환하거나 광을 확산하기 위한 각종 첨가물을 포함할 수 있다. 예를 들어, 광의 파장을 변환하기 위하여 형광제, 광의 확산을 위하여 확산제, 또는 색소를 포함할 수 있다.
도 6은 광추출부 형성시에 몰딩 부재와 발광 다이오드 칩 간의 박리 현상을 방지하기 위하여 광반사층(16) 및 절연체층(15)에 하나 이상의 계합부(61)가 설치된 본 발명의 한 실시예를 나타낸다. 계합부(61)는 광반사층(16)에서 절연체층(15)쪽으로 수직방향으로 상부금속층과 절연체층의 일부분을 제거함으로써 형성되는데, 광추출부 형성시에 계합부로 몰딩 부재가 유입되어 경화됨으로써 몰딩 부재와 회로기판 사이에 박리의 생성을 억제할 수 있다. 계합부(61)는 원기둥, 사각 기둥 또는 하부가 상부보다 긴 사다리꼴 기둥 형상으로 형성될 수 있다.
본 발명의 다른 실시예는 광추출부와 인접하여 형성되는 광가이드(71)를 추가로 포함할 수 있다(도 7). 광가이드는 발광 다이오드 칩에서 방출되는 광을 칩의 위쪽을 향하여 방출되도록 유도하는 역할을 한다. 광가이드는 백색 레지스트(white resist)와 같은 반사율이 높은 물질을 사용하는 것이 바람직하며, 추가적으로 백색 안료나 광 반사성이 우수한 금속 입자가 분산되어 있는 물질로 형성할 수도 있다. 광가이드는 몰딩 또는 테이핑(테이프를 접착하는 방법)에 의하여 형성할 수 있다. 또한, 광가이드는 광추출부에 대하여 소정의 경사도를 갖도록 형성될 수 있다. 바람직하게는 광가이드의 내부벽은 몰딩 부재에 대하여 45°에서 90°사이의 경사면을 가진다.
본 발명은 하기 단계를 포함하는 표면실장형 발광다이오드 램프를 제조하는 방법을 제공한다:
회로기판의 하부금속층의 일부를 제거하여 제 1 영역과 제 2 영역을 분리하는 단계;
상기 하부금속층의 제 1 영역의 상부에 위치하는 절연체층의 일부 및 상기 하부금속층의 제 2 영역의 상부에 위치하는 절연체층의 일부를 각각 레이저를 조사하여 제거하여 하부금속층의 제 1 영역 및 제 2 영역의 일부를 노출시키는 단계; 및
상기 노출된 하부금속층의 제 1 영역에 발광다이오드 칩을 실장하고, 제 1 영역 및 제 2 영역에 전기적으로 연결하는 단계.
도 8는 본 발명의 발광다이오드 램프 제조방법을 나타낸다.
또한, 도 9는 상기 절연체층(15)의 상부에 상부금속층(31)을 추가로 포함하는 본 발명의 다른 실시예의 제조방법을 나타낸다. 본 발명은 하기 단계를 포함하는 표면실장형 발광다이오드 램프를 제조하는 방법을 제공한다:
회로기판의 하부금속층의 일부를 제거하여 제 1 영역과 제 2 영역을 분리하는 단계;
상기 하부금속층의 제 1 영역의 상부에 위치하는 상부금속층(31)에 레이저 마스크(91)를 형성하는 단계;
상기 레이저 마스크로 표시된 영역 내부에 레이저를 조사하여 절연체층을 제거하고 상기 하부금속층의 제 1 영역의 일부를 노출시키는 단계; 및
상기 노출된 하부금속층의 제 1 영역에 발광다이오드 칩을 실장하고, 제 1 영역 및 제 2 영역에 전기적으로 연결하는 단계.
상기 실시예에서, 상기 레이저 마스크(91)는 상부금속층의 일부를 에칭으로 제거함으로써 형성되는 것을 특징으로 한다. 이 때, 상기 레이저 마스크가 도 10에 나타내는 바와 같이 도우넛 형상으로 상부금속층을 패턴화하여 형성되는 것을 특징으로 한다. 즉, 상기 레이저 마스크(91)는 도 9(b)에 나타난 바와 같이, 상부금속층(31)에서 도우넛 형상의 금속층을 제외한 다른 부분들을 에칭 공법으로 제거함으로써 형성할 수 있다. 상기 레이저 마스크(91)는 레이저 조사로 절연체층을 제거하기 위한 패턴으로 작용할 수 있다. 도 10은 레이저 조사 공정으로 칩실장 구조를 제작할 때 레이저 조사 설계도를 나타낸다. 도우넛 형상의 금속층으로 형성된 레이저 마스크(91)의 내부에 레이저를 중복 조사하여 절연체층을 제거한다. 도 10에 보는 바와 같이, 레이저 마스크(91)를 구성하는 도우넛 형상의 금속층은 열전도도가 커서 레이저 조사에 의하여 파괴되지 않기 때문에, 상기 레이저 마스크 내부 및 레이저 마스크와 접한 부분에서 레이저 천공(41)을 중첩되게 형성함으로써 레이저 마스크의 원형에 매우 근접한 원형의 모양으로 절연체층을 제거할 수 있다. 특히, 도우넛 형상의 금속층인 레이저 마스크와 근접한 부분에서 레이저 천공의 밀도가 높게 형성될수록 레이저 마스크의 원형에 가까운 형상으로 절연체층을 제거할 수 있고, 절연체층을 매끈한 원형에 가깝게 형성할수록 발광다이오드 칩에서 방출되는 광의 난반사를 방지하여 광 이용 효율을 높일 수 있다. .
본 발명의 다른 실시예에서, 상부금속층에 레이저 마스크를 형성한 후에, 광반사 절연물질(16)을 도포하는 단계(도 9(c))를 추가로 포함할 수 있다.
또한, 본 발명의 다른 실시예에서 절연체층을 제거하여 형성한 칩 실장 부위(17)에 광반사구조(32)를 형성하는 단계를 추가로 포함할 수 있다. 이 때, 광반사구조는 금속, 바람직하게는 구리로 도금하여 이용할 수 있다.
나아가, 본 발명의 다른 실시예에서 발광다이오드 칩을 덮는 광추출부(51)를 형성하는 단계(도 9(f))를 추가로 포함할 수 있다.
상기에서 여러 가지 실시예 및 도면을 통하여 본 발명을 상세하게 설명하였으나, 이는 설명의 목적을 위한 것으로 본 발명의 보호범위를 제한하기 위한 것은 아니다.
본 발명은 종래의 소형 표면실장형 발광다이오드 램프의 방열 특성을 향상시킴으로써 소자의 에너지 효율 개선은 물론, 점광원인 발광다이오드의 특성을 최대한 이용하기 위하여 고밀도인 동시에 대전력 구동이 가능하게 한다. 특히, 균일성, 수율, 양산성, 성능의 향상이 가능하여 조명기구의 광 에너지원으로 사용될 수 있어 거대한 조명 시장의 수요를 창출하는데 큰 파급효과를 일으킬 수 있다.
또한, 현재까지 휴대폰의 키패드 및 표시용 소자로 사용되어온 1608, 1415 사이즈의 초소형 표면실장형 발광다이오드 램프의 광도를 2배 이상 향상시킬 수 있으며 전력을 2배 이상 구동할 수 있어 이 분야의 시장 및 관련 신규 시장에 응용될 수 있다.

Claims (14)

  1. 삭제
  2. 제 1 영역 및 제 2 영역으로 분리되는 하부금속층;
    상기 하부금속층의 상부에 위치하는 절연체층;
    상기 절연체층의 상부에 위치하는 광반사층; 및
    상기 하부금속층의 제 1 영역의 상부에 위치하는 절연체층 및 광반사층의 일부, 및 상기 하부금속층의 제 2 영역의 상부에 위치하는 절연체층 및 광반사층의 일부가 각각 제거되고, 상기 절연체층 및 광반사층이 제거된 부분에서 상기 하부금속층의 제 1 영역 및 제 2 영역이 노출되며, 상기 노출된 하부금속층의 제 1 영역에 실장되고 상기 노출된 하부금속층의 제 1 영역 및 제 2 영역에 각각 전기적으로 연결된 발광다이오드 칩을 포함하는 표면실장형 발광다이오드 램프.
  3. 제 2항에 있어서, 상기 광반사층의 일부분을 제거한 부분 및 제거된 광반사층에 대응되는 절연체층 부분을 상기 광반사층에서 절연체층쪽으로 수직방향으로 일정 깊이까지 제거한 부분에 추가로 계합부가 형성되어 있는 것을 특징으로 하는 펴면실장형 발광다이오드 램프.
  4. 제 2항에 있어서, 상기 절연체층 및 광반사층의 일부가 레이저 천공을 형성함으로써 제거되는 것을 특징으로 하는 표면실장형 발광다이오드 램프.
  5. 제 1 영역 및 제 2 영역으로 분리되는 하부금속층;
    상기 하부금속층의 상부에 위치하는 절연체층;
    상기 절연체층의 상부에 위치하는 상부금속층; 및
    상기 하부금속층의 제 1 영역의 상부에 위치하는 절연체층 및 상부금속층의 일부, 및 상기 하부금속층의 제 2 영역의 상부에 위치하는 절연체층 및 상부금속층의 일부가 각각 제거되고, 상기 절연체층 및 상부금속층이 제거된 부분에서 상기 하부금속층의 제 1 영역 및 제 2 영역이 노출되며, 상기 노출된 하부금속층의 제 1 영역에 실장되고 상기 노출된 하부금속층의 제 1 영역 및 제 2 영역에 각각 전기적으로 연결된 발광다이오드 칩을 포함하는 표면실장형 발광다이오드 램프.
  6. 제 5항에 있어서, 상기 하부금속층의 제 1 영역 상부에 위치한 상기 절연체층 및 상부금속층이 제거되어 상기 발광다이오드 칩이 실장되는 영역에 광반사구조를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프.
  7. 하부금속층과, 상기 하부금속층의 상부에 위치하는 절연체층으로 이루어진 회로기판에서 상기 하부금속층의 일부를 제거하여 제 1 영역과 제 2 영역을 분리하는 단계;
    상기 하부금속층의 제 1 영역의 상부에 위치하는 절연체층의 일부 및 상기 하부금속층의 제 2 영역의 상부에 위치하는 절연체층의 일부를 각각 레이저를 조사하여 제거하여 하부 금속층의 제 1 영역 및 제 2 영역의 일부를 노출시키는 단계; 및
    상기 노출된 하부금속층의 제 1 영역에 발광다이오드 칩을 실장하고, 제 1 영역 및 제 2 영역에 전기적으로 연결하는 단계를 포함하는 표면실장형 발광다이오드 램프를 제조하는 방법.
  8. 제 7항에 있어서, 상기 회로기판의 하부금속층의 일부를 제거하여 제 1 영역과 제 2 영역을 분리하는 단계 이전에, 상기 절연체층 상부에 광반사 절연물질을 도포하는 단계를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프를 제조하는 방법.
  9. 하부금속층, 상기 하부금속층의 상부에 위치하는 절연체층, 및 상기 절연체층의 상부에 위치하는 상부금속층을 포함하는 회로기판에서 상기 하부금속층의 일부를 제거하여 제 1 영역과 제 2 영역을 분리하는 단계;
    상기 하부금속층의 제 1 영역의 상부에 위치하는 상부금속층을 에칭 방법으로 패터닝하여 도우넛 형상으로 레이저 마스크를 형성하는 단계;
    상기 도우넛 형상의 레이저 마스크의 내부에 마스크가 형성되지 않은 영역에 레이저를 조사하여 절연체층을 제거하고 상기 하부금속층의 제 1 영역의 일부를 노출시키는 단계;
    상기 하부금속층의 제 2 영역의 상부에 위치하는 절연체층의 일부를 레이저를 조사하여 제거하여 하부 금속층의 제 2 영역의 일부를 노출시키는 단계; 및
    상기 노출된 하부금속층의 제 1 영역에 발광다이오드 칩을 실장하고, 제 1 영역 및 제 2 영역 중 노출된 부분에 전기적으로 연결하는 단계를 포함하는 표면실장형 발광다이오드 램프를 제조하는 방법.
  10. 삭제
  11. 삭제
  12. 제 9항에 있어서, 상기 상부금속층에 레이저 마스크를 형성한 후에, 상기 레이저 마스크 패턴 이외의 영역에 광반사 절연물질을 도포하는 단계를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프의 제조방법.
  13. 제 9항에 있어서, 상기 하부금속층의 제 1영역의 일부 및 상기 하부금속층의 제 2영역의 일부를 노출시키는 단계 이후에, 상기 노출된 하부금속층 제 1 영역의 칩 실장 영역에 반사구조를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 표면실장형 발광다이오드 램프의 제조방법.
  14. 제 13항에 있어서, 상기 반사구조가 구리(Cu) 도금으로 형성되는 것을 특징으로 하는 표면실장형 발광다이오드 램프의 제조방법.
KR1020070036197A 2007-04-12 2007-04-12 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프 KR100853963B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070036197A KR100853963B1 (ko) 2007-04-12 2007-04-12 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프
JP2008104747A JP2008263205A (ja) 2007-04-12 2008-04-14 回路基板を用いた大電流表面実装型発光ダイオードランプ｛ＶｅｒｙＨｉｇｈＣｕｒｒｅｎｔＳＭＤＬＥＤＬａｍｐＵｓｉｎｇＰＣＢ｝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070036197A KR100853963B1 (ko) 2007-04-12 2007-04-12 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프

Publications (1)

Publication Number Publication Date
KR100853963B1 true KR100853963B1 (ko) 2008-08-25

Family

ID=39878536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070036197A KR100853963B1 (ko) 2007-04-12 2007-04-12 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프

Country Status (2)

Country Link
JP (1) JP2008263205A (ko)
KR (1) KR100853963B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011136470A2 (en) * 2010-04-28 2011-11-03 Lg Innotek Co., Ltd. Optical package and manufacturing method thereof
WO2011136446A1 (en) * 2010-04-28 2011-11-03 Lg Innotek Co., Ltd. Optical package and method of manufacturing the same
KR101136392B1 (ko) * 2010-05-04 2012-04-18 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101146659B1 (ko) * 2010-05-04 2012-05-22 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101146656B1 (ko) * 2010-05-04 2012-05-22 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101158497B1 (ko) * 2010-05-18 2012-06-21 엘지이노텍 주식회사 테이프 타입 광 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010982A (ko) * 1990-11-15 1992-06-27 더-종첸 Pcb 기판이 부착된 개량 발광 다이오드 표시판
JP2001148512A (ja) 1999-11-18 2001-05-29 Matsushita Electric Works Ltd 照明光源
JP2003031850A (ja) 2001-04-25 2003-01-31 Agilent Technol Inc 光 源
KR20050087563A (ko) * 2004-02-27 2005-08-31 럭스피아 주식회사 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535602B2 (ja) * 1995-03-23 2004-06-07 松下電器産業株式会社 面実装型ｌｅｄ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010982A (ko) * 1990-11-15 1992-06-27 더-종첸 Pcb 기판이 부착된 개량 발광 다이오드 표시판
JP2001148512A (ja) 1999-11-18 2001-05-29 Matsushita Electric Works Ltd 照明光源
JP2003031850A (ja) 2001-04-25 2003-01-31 Agilent Technol Inc 光 源
KR20050087563A (ko) * 2004-02-27 2005-08-31 럭스피아 주식회사 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011136470A2 (en) * 2010-04-28 2011-11-03 Lg Innotek Co., Ltd. Optical package and manufacturing method thereof
WO2011136446A1 (en) * 2010-04-28 2011-11-03 Lg Innotek Co., Ltd. Optical package and method of manufacturing the same
WO2011136470A3 (en) * 2010-04-28 2011-12-22 Lg Innotek Co., Ltd. Optical package and manufacturing method thereof
KR101136392B1 (ko) * 2010-05-04 2012-04-18 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101146659B1 (ko) * 2010-05-04 2012-05-22 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101146656B1 (ko) * 2010-05-04 2012-05-22 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101158497B1 (ko) * 2010-05-18 2012-06-21 엘지이노텍 주식회사 테이프 타입 광 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
JP2008263205A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
US7999190B2 (en) Light emitting module and method for manufacturing the same
JP5279225B2 (ja) 発光モジュールおよびその製造方法
JP4305896B2 (ja) 高輝度発光装置及びその製造方法
JP4865525B2 (ja) Ｓｍｌ型発光ダイオードランプ用素子およびその製造方法
JP4735941B2 (ja) 発光素子用の配線基板
US20090014732A1 (en) Chip-type light emitting device and wiring substrate for the same
JPWO2006030671A1 (ja) Ｌｅｄ装置
JP2011146752A (ja) 側面型発光ダイオード及び側面型発光ダイオードの製造方法
KR100853963B1 (ko) 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프
JP2005079329A (ja) 表面実装型発光ダイオード
JP5097372B2 (ja) 大電流高効率の表面実装型発光ダイオードランプおよびその製造方法
JP2012124248A (ja) Ｌｅｄチップ搭載用リードフレーム基板及びその製造方法並びにｌｅｄパッケージ
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
KR20100028134A (ko) 발광 다이오드 모듈
JP5039474B2 (ja) 発光モジュールおよびその製造方法
JP2009081194A (ja) 発光モジュールおよびその製造方法
KR100646094B1 (ko) 표면 실장형 발광 소자 패키지 및 그의 제조 방법
JP2008124297A (ja) 発光装置
KR20110132729A (ko) Ｌｅｄ를 구비한 백라이트 유닛 및 그 제조방법
JP2008147512A (ja) 発光装置およびその製造方法
KR101533068B1 (ko) 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체
EP3410501B1 (en) Light-emitting diode module and light apparatus
KR20120116595A (ko) 발광다이오드 패키지의 제조 방법
KR100853960B1 (ko) 대전류 표면실장형 발광다이오드 램프
JP3995906B2 (ja) 発光ダイオードおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120810

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130807

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140806

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170810

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 12