JP4865525B2 - Sml型発光ダイオードランプ用素子およびその製造方法 - Google Patents

Sml型発光ダイオードランプ用素子およびその製造方法 Download PDF

Info

Publication number
JP4865525B2
JP4865525B2 JP2006339136A JP2006339136A JP4865525B2 JP 4865525 B2 JP4865525 B2 JP 4865525B2 JP 2006339136 A JP2006339136 A JP 2006339136A JP 2006339136 A JP2006339136 A JP 2006339136A JP 4865525 B2 JP4865525 B2 JP 4865525B2
Authority
JP
Japan
Prior art keywords
electrode layer
emitting diode
light
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006339136A
Other languages
English (en)
Other versions
JP2008042158A (ja
Inventor
ジェ・ユ スーン
スー・キム ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Itswell Co ltd
Original Assignee
Itswell Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR20060073458A external-priority patent/KR100828174B1/ko
Priority claimed from KR1020060085904A external-priority patent/KR100865487B1/ko
Application filed by Itswell Co ltd filed Critical Itswell Co ltd
Publication of JP2008042158A publication Critical patent/JP2008042158A/ja
Application granted granted Critical
Publication of JP4865525B2 publication Critical patent/JP4865525B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、表面実装型(SMD)発光ダイオード(LED)ランプ用の素子およびその製造方法に関し、とくに、小型・薄型の形状特性を維持しながら、高輝度でエネルギー効率を画期的に改善した発光ダイオードランプ用素子の製造を可能にするとともに、生産歩留りの向上、コストの低減といった製造上の利点を有する新規な方法に関する。
発光ダイオードは、従来比較的輝度の低い電子機器の動作表示灯など、低出力の光源として主に用いられてきた。発光ダイオードを用いたランプは小型化が可能で、低消費電力、長寿命といった利点があるが、その一方で発光ダイオードチップは熱に弱く、とくに大電流下で駆動させるとチップ自身の発熱によりエネルギー効率が急激に低下し、寿命が短くなることもあるため、その用途が限られてきた。しかし、近年では道路信号などの屋外用ディスプレイにも使用の幅が広がってきており、蛍光灯や電球の代わりとなる光源としての役割が期待されている。
比較的大きな電流下で駆動可能な高出力の表面実装型発光ダイオードランプに関する従来技術の第1の例を図1〜3に示す。図1に示す例では、熱・電気伝導性材料からなるリード102を用意し、アルミナセラミックス材料で支持台および反射板を射出成形してリードフレーム108を作成する。このリードフレーム108に発光ダイオードチップ110を固定し、ワイヤボンディングにより両電極と接続する。その後各素子をディスペンス法にて個別にモールドし、トリム技法で各素子を分離すると、発光ダイオードランプのパッケージ100が得られる。図では省略したが、発光ダイオードランプ100のパッケージは、通常熱伝導性の放熱基板にはんだ層を介して設置される。このタイプのパッケージは、横幅が約5.0mm、高さが約1.8mmと比較的大型である。
この発光ダイオードランプのパッケージ100の電極リード102は、電流を供給するリードとしての役割のみならず熱放出の通路としても機能するが、断面積が小さいためその効果は微々たるものである。したがって、別途熱放出構造として貫通孔112および放熱パッド114を設ける必要がある。貫通孔112および放熱パッド114を設けた場合、発光ダイオードチップ110から発生する熱は、リード102、貫通孔112、および放熱パッド114を通って外部に放出される。この構造は、数十〜数百ミリアンペア(mA)の電流下で駆動しうるが、駆動電流が大きくなるとチップの発熱も増大するため、全体のサイズを大きくして十分に放熱を行う必要がある。上述したように、リードフレームに貫通孔を形成して熱通路を設けた場合には、その製造が困難であるために結果として生産コストが増大する。
また、リードフレーム108を使用して発光ダイオードチップ110をパッケージ化する場合、通常ディスペンス工法を用いてモールド成形するが、チップ110の中心波長エネルギー、スペクトラムおよび光束に応じてモールド材料に混ぜる蛍光体の濃度および混合量を変えなければならないので、正常品の収率管理が困難である。また、ディスペンス工法においてディスペンス量の調節をする際に、非常に高い精度の吐出量の調節が必要となるため、同様に正常品の収率管理が困難であるといった問題がある。
図2に示す従来例の発光ダイオードパッケージ120では、Cuからなる金属製スラグ体124に発光ダイオードチップ110を実装する。この例では図1の例で用いられるアルミナセラミックスの代わりに、ポリマー材料(PPA)を用いて、リード102およびスラグ体124を支持するフレーム122を形成する。チップ110から発生する熱は、リード102およびスラグ体124を通って下方に放出されるが、断面積があまり大きくないため放熱の効果は限定的である。しかも、スラグ構体124を形成するためにCuを大量に使用するために材料コストも高い。また、ディスペンス法で個別にモールドする点は図1の例と変わらず、品質の均一化の問題を解決することはできない。このタイプのパッケージは、横幅が約9.6mm、高さが約2.6mmと大型である。
セラミック(AIN)製のリードフレーム142を具備する発光ダイオードランプ140を図3に示す。この従来例では、リードフレーム142を熱伝導性の高い材料で形成しており、このフレーム142全体が熱放出の通路として作用する。しかし、このフレームの材料自体が高価である上に、図1および図2の例と同様に品質の均一化の問題がやはり解決されない。
以上、リードフレームを具備し、発光ダイオードチップの発熱対策として放熱構造を設けた従来例を紹介した。これらはいずれも放熱構造、フレーム材料、マザーボードなどを改良してLEDチップの発熱の問題を解決しようと試みるものである。つまり、個別のフレームの設計仕様を改良して発熱の問題を解決しようとしたものであるが、いずれも製造コストが高い上に生産収率が悪く歩留りの問題が大きい。
従来技術の第2の例を図4、図5に示す。これらの従来技術は、図1〜3の例とは異なり、汎用のプリント回路基板(PCB)を利用して、その上に発光ダイオードチップ170を実装してパッケージ化した小型薄型のものである。図4、図5に示すように、この第2の例の発光ダイオードランプ170、180は、電極層として作用するリード162および電極リードを支持する絶縁層164からなるPCBを利用して、その上に発光ダイオードチップ170を実装し、さらに蛍光体168を添加したモールド層166を形成したものである。このPCBは、約10μm〜20μmの厚さの2つのCu層と、その間に配される約200μm〜800μmの厚さの絶縁層から構成される。
これらPCBを利用するパッケージタイプの利点は、リードフレームを用いた上記例のように個別にフレームを成形する必要がなく、容易に入手可能なPCBをそのまま電極層およびその支持体として利用可能であるため、非常に安価に製造できること、およびトランスファー成形により複数の素子に対して同時にモールド層166を形成できるので均一な品質のものが得られることである。また、これら第2の例では、電極層およびチップを支持するためのリードフレームを、PCBを構成する絶縁層で代用するため、素子全体が非常に小型・薄型である。しかしながら、小型・薄型であるが故に光の指向性および反射効率を高める反射構造の形成が困難であるのに加え、発熱の問題については全く対応することができず、高出力が要求される用途に使用することはできなかった。
図5に示した例では、トランスファーモールドによりレンズ部182が形成され、さらに光ガイド部186および反射板184を備えることにより、光の反射効率および指向性が改善されているが、もともと構造的に薄型であるため、光反射効率、光の指向性および他の光利用効率などの点ではリードフレームを利用する場合(前記第1の例)に比べて全般的に性能が低下するといった問題があり、これを広範な用途に用いることは困難であった。
本発明は、発光ダイオードチップを実装するための基板として、汎用性の高い安価な回路基板(PCB)を利用しながら、高輝度・高エネルギー効率で、かつチップの発熱の問題を大幅に改善した新規な発光ダイオードおよびその製造方法を提供することを目的とする。
また、本発明は、パッケージ化される前の発光ダイオードチップとも上述したパッケージタイプの発光ダイオードランプとも異なる、いわばこれらの中間体としての発光ダイオード素子(本発明者らはこれを「SML(sub-mounted LED)型LED」として新たに提案する)を提供する。すなわち、本発明は、従来のLED素子には必須の構成だった電極層下層の支持体、すなわちリードフレームまたはPCBのフレーム部分を必要としない、従来にはない新しいタイプの発光ダイオード素子を提供する。さらに、ユーザは、本発明のSML型LEDを用途に応じて適宜他のフレームと組み合わせることも可能であり、完全にパッケージ化された従来のものに比べて非常に汎用性の高いものとなる。
本発明は、従来技術の課題を解決し、上記目的を達成するために次のような特徴を有する。
すなわち、本発明は、金属製電極層と、該電極層に集積して実装された発光ダイオードチップと、前記電極層および前記発光ダイオードチップ上にモールド形成された光抽出部とを具備する、発光ダイオード素子であって、前記電極層の上面に設けられた、電極層と光抽出部の接合を補助する接合補助手段を具備し、前記電極層の下面の一部に支持体を具備するか、または該支持体を全く有しない、前記発光ダイオード素子に関する。
また、本発明は、接合補助手段として、ガラスとエポキシの混合材料、または樹脂系フィルムで形成された20μm〜2000μmの厚さの層を含むことを特徴とする、発光ダイオード素子に関する。
さらにまた本発明は、接合補助手段として、電極層に形成された少なくとも1つの係合部を含むことを特徴とする、発光ダイオード素子に関する。
さらに本発明は、電極層の下面全体が露出してなることを特徴とする、発光ダイオード素子に関する。
また本発明は、電極層が、絶縁層で分離された2個以上の金属板から構成され、該2個以上の金属板が光抽出部によって支持されてなることを特徴とする、発光ダイオード素子に関する。
また本発明は、電極層が、CuまたはAlを含む20μm〜5000μmの厚さの層からなることを特徴とする、発光ダイオード素子に関する。
さらにまた本発明は、エッチングにより電極層上面に形成された、2種以上の曲率半径を有する凹部からなる反射構造を有することを特徴とする、発光ダイオード素子に関する。
さらに本発明は、発光ダイオードチップから発せられる光が反射構造によって反射され、光の指向性が高められることを特徴とする、発光ダイオード素子に関する。
本発明は、金属製電極層および該電極層を支持するための支持体を有する回路基板の前記電極層に発光ダイオードチップを集積して実装し、電極層および発光ダイオードチップ上に樹脂材料をモールドして光抽出部を形成してなる発光ダイオード素子の製造方法であって、電極層と光抽出部との接合を補助する接合補助手段を前記電極層と光抽出部との間に設ける工程と、前記支持体の少なくとも一部を除去して、前記電極層の下面の少なくとも一部を露出させる工程を含むことを特徴とする、発光ダイオード素子の製造方法に関する。
また本発明は、電極層の下面を露出させる工程において、支持体を全て除去して電極層の下面全体を露出させる工程を含むことを特徴とする、発光ダイオード素子の製造方法に関する。
さらに本発明は、接合補助手段を設ける工程において、ガラスとエポキシの混合材料または樹脂系フィルムからなる層を形成することを特徴とする、発光ダイオード素子の製造方法に関する。
さらにまた本発明は、回路基板の支持体を除去する工程において、光抽出部をモールド形成した後に、ラッピング、グラインディング、またはエッチングの方法により、回路基板の支持体を除去することを含む、発光ダイオード素子の製造方法に関する。
また、本発明は、発光ダイオード素子の製造方法であって、金属製電極層および該電極層を支持するための支持体を有する回路基板を用意する工程と、前記支持体の一部を除去して前記電極層を露出させる工程と、露出した電極層に発光ダイオードチップを集積して実装する工程と、支持体、電極層および発光ダイオードチップ上に樹脂材料をモールドして光抽出部を形成する工程を含む、前記方法に関する。
また本発明は、電極層を露出させる工程において、レーザ穿孔法により電極層を露出させることを特徴とする、発光ダイオード素子の製造方法に関する。
さらに本発明は、電極層上面に少なくとも1つの係合部を形成することを特徴とする、発光ダイオード素子の製造方法に関する。
また本発明は、エッチングにより金属層をP型領域とN型領域に分離してリード電極を形成すること、および多数の発光ダイオードチップを分離するための分離電極構造を形成することを含む、発光ダイオード素子の製造方法に関する。
さらにまた本発明は、エッチングにより電極層上面に2種以上の曲率半径を有する凹部を形成するとともに、表面をAgでメッキ加工することによって、反射構造を設けることを含む、発光ダイオード素子の製造方法に関する。
さらに本発明は、発光ダイオードチップから発せられる光を反射させて光の指向性を高めるために、反射構造を設けることを特徴とする、発光ダイオード素子の製造方法に関する。
本発明は、従来のリードフレームとディスペンス工法を用いる一般的な方法に比べて、小型でかつ薄型でありながらも熱放出特性に優れ、性能の均一さ、収率および量産性など製造上の点においても優れた発光ダイオードランプ用素子を提供する。本発明の発光ダイオードランプ素子は、製造コストが安く、多数の素子をエネルギー効率のよい低電流域で使用することが可能となり、安価でありながら高輝度高エネルギー効率という優れた特徴を有する。
また、本発明の発光ダイオード素子は、接合補助手段を設けることで、モールド層(光抽出部)に電極層を支持する役割を代替させることができるので、回路基板のうち電極層以外、とくに電極層下層の支持体を除去して電極層の少なくとも一部を露出させることが可能になる。こうすることで、電極層が直接放熱板として作用するので電極層の露出面から直接マザーボード等の素子外部に効率よく放熱することができる。また、回路基板の支持体をすべて除去し、電極層の下面全体を露出させた場合、従来必須の構成であった電極層下層の支持体を一切必要としない「SML型」と称される新しい発光ダイオード素子を製造することが可能になる。支持体を全く有しない構成とすることで、素子全体が薄くなるだけでなく、電極層全体が放熱板として作用するので、放熱効率が劇的に改善される。
図6を適宜参照して、本発明の一態様として、金属製電極層および該電極層を支持するための支持体を有する回路基板の前記電極層に発光ダイオードチップを集積して実装し、電極層および発光ダイオードチップ上に樹脂材料をモールドして光抽出部を形成してなる発光ダイオード素子の製造方法であって、電極層と光抽出部との接合を補助する接合補助手段を前記電極層と光抽出部との間に設ける工程と、前記支持体の少なくとも一部を除去して、前記電極層の下面の少なくとも一部を露出させる工程を含むことを特徴とする、発光ダイオード素子の製造方法を以下に説明する。
まず、絶縁体5によって隔離されたCuまたはAlからなる少なくとも2つの金属製電極層3と、電極層3を支持する支持体層4から構成される回路基板(PCB)1を用意する(図6(a))。少なくとも2つの電極層3は、エッチングにより金属層をP型領域とN型領域とに分離し、その間に絶縁体を充填して形成する。電極層3としては、調達コスト、良好な熱・電気伝導性などの理由からCu、Alを用いたものがとくに好ましいが、電気および熱の伝導性が高い各種金属も同様に用いることができる。電極層3を支持するための支持体4の材料としては、たとえばFR−1、FR−4などのガラスとエポキシ樹脂の混合材料や各種絶縁体を用いることができるが、PMMA(ポリメタクリル酸メチル)を用いることがとくに好ましい。とくに限定されないが、電極層3を20μm〜5000μmの厚さに、支持体層4を20μm〜5000μmの厚さにそれぞれ形成する。電極層3の厚さは、好ましくは50μm〜150μmとする。しかしながら、本発明で使用可能なPCBは、上記の例に限定されず、たとえば一対のCu層およびその間に挟まれたFR−4またはレジスト類の層からなるものも使用することができる。
さらに、基板上での反射効率を高めるために、Ag、Al、Auなどの反射率の高い材料で電極層3の表面をメッキ加工することができる。また、電極層3を厚く設けた態様では、基板で反射される光の指向性を高めるために、ハーフエッチングにより電極層3に凹部を設け、反射構造6を形成することも可能である(図6(b))。反射構造6は、2種以上の曲率半径を有するように形成することが好ましく、さらにAgで表面加工するとより好ましい。
また、電極層3と後述する光抽出部8(モールド層)との接合を補助するために接合補助手段を設けておく。たとえば電極層3の表面にFR−1、FR−4などの材料をラミネートして約20μm〜約200μmの厚さの層(ラミネート層)2を形成する。電極層3を構成するCuなどの金属材料自体は、一般に樹脂製の光抽出部8との接合が困難であるため別途支持体を設ける必要があるが、ラミネート層2を間に挿入させることによってラミネート層2と光抽出部8の間に良好な接合が形成される。こうすることによって、後述するようにPCBの支持体4を除去しても、電極層およびチップに対して十分な支持を与えることが可能になる。接合補助手段の他の態様としては、電極層3に予め係合部(たとえば電極層に形成する切欠部)を設けておき、該係合部にもモールド材料を充填したり、モールド工程の前に、該係合部に対して別途ホワイトエポキシを充填することで光抽出部8と電極層3の接合性を高めるものが考えられる。さらに、電極層3表面に凹凸など種々の形状を形成して係合部を形成する方法、または電極層3に貫通孔を設けてモールド材料を充填する方法など多くの接合補助手段を好適に採用することができる。接合補助手段を設ける工程は、PCBを用意する段階で予め形成しておいてもよく、またはLEDチップ7を実装した後に行ってもよい。
上記のとおり用意した回路基板の電極層3にLEDチップ7を実装し、ワイヤボンディングを行ってLEDチップ7と電極間を接続する(図6(c))。
その後、透過性が高くかつ屈折率が低い樹脂系材料、たとえばシリコーンまたはエポキシ材料などを用いてモールド成形を行い、LEDチップ7の全体を覆うように光抽出部(一次樹脂層)8を形成する(図6(d))。より具体的には、このモールド成形は、屈折率が約1.4〜約2.5の材料で行うことが好ましい。また、光抽出部の層の厚さは、約200μm〜約1000μmに形成することが好ましい。本発明における光抽出部8のモールド成形は、リードフレームのタイプのLED素子とは異なり、多数の素子に対して同時にモールドすることができるため、製造コストが低く、品質の均一化という観点からも有利である。
また、レンズの光効率を向上させるために屈折率が異なる層を形成したり、光の反射や誘導などを目的として、光透過性樹脂に蛍光体などの各種添加剤を混合して、レンズ部(二次樹脂層)を形成してもよい。また、モールド成形の代わりにフィルムを接着させることも可能である。
次に、電極層3の下の支持体4を除去して電極層3の下面全体を露出させる(図6(e))。従来のPCBを用いたLED素子においては、絶縁層で隔てられた一対の電極層を支持するための支持体が必要であったが、本発明においては、上述した接合補助手段によって電極層3とLEDチップ7上の光抽出部8との間の接合が強固なものとなる。したがって、支持体4を完全に除去しても電極層3を十分に支持することができる。PMMA層その他の支持体を除去する方法としては、化学的に溶解させる方法、ラッピング(表面研磨)、エッチング、グラインディングなどの方法を用いることができる。なお、図示したように支持体4をすべて除去し、電極層3の下面全体を露出させることが望ましいが、必要に応じて支持体4の一部を残しておいてもよい。
支持体4を完全に除去した本発明のLED素子10は、従来のリードフレームを射出成形して得られるタイプのものと異なり、小型で多数の素子を集積して使用することができる。さらに製造コストが低いため、多数の素子を同時に集積実装して用いることにより、高輝度で高効率のLEDランプを作ることができる。また、電極層が電流供給のみならず、放熱構造としても作用し、チップからの発生熱を、露出された下面全体を通して直接放出するため、従来のリードフレームタイプのものと比べても格段に放熱効果が高い。
たとえば、第1の例として紹介したリードフレームの態様(図1〜図3)では、熱抵抗はせいぜい約8〜9℃/Wであるのに対して、電極層を約200μmの厚さに形成した本発明の一態様では、約3℃/Wという非常に良好な結果が得られる。なお、ここでいう熱抵抗は、チップの温度と素子を設置するマザーボードとの温度差を消費電力で割った値で、この値が小さいほどチップからの発生熱が効率的に外部に放出されていることを意味する。
最後に、上記手順によって作成したLEDチップを実装した発光素子を単位ごとにダイシングによって分離する(図示せず)。
[実施例1]
図7を参照して本発明の一例である発光ダイオードランプ用素子20を示す。絶縁体21に隔てられた一対の銅板(電極層)24およびPMMA層からなる回路基板に発光ダイオードチップ22を実装して光抽出部26をモールド成形した後、PMMA層を溶解させたものである。図示するように、回路基板を構成していたPMMA層は完全に除去され、Cuの電極層24のみが残存している。また、チップ22が設置された部分には、ハーフエッチングにより電極層24表面に凹部が設けられており、チップから発せられる光を反射させる反射構造27として作用する。さらに、光抽出部26と電極層24の境界に、ガラスとエポキシ樹脂を混ぜ合わせた材料を用いてラミネートした薄いラミネート層25を設けることにより、光抽出部26と電極層24の間の接合を補助する。なお、ダイシングにより切り分けられたこの単体のLEDランプ素子20は、幅約5.0mm、高さ約0.9mmであった。
図7に示した例では、チップ22から発生した熱は、電極層24の全断面を通って外部に放出されるので、薄型構造でありながら効率的に放熱が達成できる。
後述する本発明の各態様の説明において、図7に示す態様と共通または対応する構成については適宜説明を省き、図7と同じ符号を付すものとする。
[実施例2]
図8に別の態様の接合補助手段を設けた発光ダイオードランプ素子30を示す。この態様では、電極層に予めテーパ状の切欠部(係合部)32を設けておき、光抽出部26をモールド成形するときに、この切欠部32の空間にもモールド材料を充填する。したがって、切欠部32に充填されたモールド材と電極層上24の光抽出部26とが一体となって成形されることになり、電極層24と光抽出部26との接合性が改善する。光抽出部26を形成した後にPCBの背面を除去し、電極層24を露出させる点は、図7の態様と同様である。図8の例では、係合部として、テーパ状の断面を有する切欠部を形成したが、その大きさ、傾斜などは製造上のコスト、困難性、構造上の安定性を考慮して適宜変更することができる。この切欠部は、テーパ状のものに限らず、たとえば、切欠部を階段状に段差(たとえば2段)を設けたり、単純に電極層に貫通孔を設けてそこにモールド材を充填して係合部とすることもできる。また、このような係合部を何個設けるかについても必要に応じて適宜選択しうる。
この態様においても、電極層24の全体を通して熱が放出されるので、熱抵抗を低く抑えることができる。
[実施例3]
図9に本発明の別の態様の発光ダイオードランプ素子35を示す。この態様では、金属層、およびガラスとエポキシの混合材料の層からなる回路基板を用意し、混合材料の層を上層、金属層をその下層として使用する。この態様と上述した態様との主な相違点は、電極層(金属層)の下層に支持体層を有しないため、支持体を除去する工程自体が不要になるという点である。この態様の発光ダイオードランプ素子は、次のような手順で製造することができる。(1)金属層およびガラスとエポキシの混合材料の層からなる回路基板を用意し、(2)絶縁体21で金属層を分離して電極層24を形成し、(3)レーザ穿孔法などで混合材料層の一部を除去して電極層24の一部を露出させ、(4)露出した電極層24上にLEDチップ22を実装し、(5)光抽出部26を樹脂材料でモールド成形する。
図9に示すように、上記(3)の工程の後、除去された混合材料層37にAgなどの光反射率の大きい材料でメッキ面34を形成することが望ましい。また、混合材料の層37は、約20μm〜約5000μm厚さに形成することが好ましい。この態様では、混合材料の層37が電極層24と光抽出部26との接合を補助する接合補助手段として作用する。この態様の変形例としては、チップ22を実装する部分の電極層24を凹ませて反射構造を形成してもよい。また、別の変形例では、電極層24の下層に支持体を含んだ回路基板を利用して、他の態様と同様に光抽出部26を形成した後に支持体を除去して電極層24を露出させてもよい。
本発明の他の変形例
図10に示す本発明の一態様の発光ダイオードランプ素子40は、LEDチップ22からの放出光により高い指向性を持たせるために、反射率が高い樹脂材料を用いて光ガイド部42をチップ22の周辺に設置したものである。レンズ部(第2樹脂層)28の内面、側面の周りにテーピングすることによって固定したり、型成形することによって形成することができる。図11は、図10の態様と類似のものであるが、反射構造27を有しない態様である。図12、図13に示す発光ダイオードランプ素子50、55は、光ガイド部としてホワイトテープ52を設けたものである。図14、図15の発光ダイオードランプ素子60、65は、レジスト材(ホワイトレジスト)62で光ガイド部を形成したものである。なお、上記変形例は、いずれも接合補助手段としてラミネート層25を形成した態様との組み合わせとして説明したが、係合部を形成して接合補助手段とした態様とこれらの変形例を組み合わせてもよい。
光ガイド部42、52、62を設けることによって、上述した放熱効果に加えて、チップからの光の指向性を高めることができ、高輝度のLEDランプを得ることができる。
図16、図17を参照して、接合補助手段として、電極層24を貫通するテーパ状の係合部72を設けた本発明の別態様の発光ダイオードランプ素子70を説明する。発光ダイオードランプ素子70は、下記の方法によって得られる。まず、Cu板と支持体層(PMMA層)76からなる基板を用意し、上述した態様と同様に絶縁体層21を介して電極層24を形成する。そして、基板背面からエッチングにより電極層24を貫通するテーパ状の係合部72を形成する(図16(a))。係合部72は、係合部72にホワイトエポキシを充填した後に、後述するワイヤ接着部74(Cu柱)と電極層24とを電気的に絶縁することができるように、ワイヤ接着部74の全周にわたって形成される(図17)。このように係合部72をテーパ状にすることによって、光抽出部26をモールド形成する際に、係合部72に充填された樹脂材料が剥離するのを防ぐ効果がある。なお、係合部72をエッチングを用いて形成する際には、主に支持体層76が電極層24を支持する役割を果たしている。
次に、発光ダイオードチップ22を基板上に実装させるため、電極層24の対応する箇所に凹部(反射構造)27を形成する(図16(b)、(c))。この凹部27は、フォトレジストマスク78を用いてパターン化した後にハーフエッチングにより形成する。このハーフエッチングの際には、電極層24を支持していた支持体層76を除去するため、その代わりに電極層24に支持を与えるための接着フィルム80が必要である。
最後に、電極層24上に光抽出部26を形成して、背面の接着フィルム80を除去する(図16(d))。
また、発光ダイオードランプ70は、図17に示すように、複数の(たとえば4つの)発光ダイオードチップ22を実装してなり、ワイヤ接着部74は、複数のチップ22を直列に接続する際に、各チップを分離するために用いることができる。この態様では、係合部72に充填されたホワイトエポキシとエポキシ樹脂の光抽出部26とを接触させることによって、電極層24と光抽出部26との接合性を改善することができる。
本発明により、高輝度高効率のLEDランプ用素子を容易かつ安価に製造できるので、LEDの高出力光源としての用途をさらに拡大し、以て同産業の発展に大いに寄与することが期待される。
熱放出用の貫通構造を具備するアルミナ−セラミックスパッケージの従来技術を示す図である。 金属スラグ構造の熱通路を具備するパッケージの従来技術を示す図である。 熱放出性のフレームで構成されたAINパッケージの従来技術を示す図である。 回路基板を用いた小型・薄型パッケージの従来技術を示す図である。 回路基板にガイド部およびトランスファーモールドレンズを取り付けたパッケージの従来技術を示す図である。
本発明の一態様における製造工程を示す図である。 接合補助手段としてラミネート層を具備する本発明の一態様を示す図である。 接合補助手段として係合部を具備する本発明の一態様を示す図である。 本発明の別の態様を示す図である。 光のガイド構造を具備する本発明の別の態様を示す図である。
光のガイド構造を具備する本発明の別の態様を示す図である。 光のガイド構造を具備する本発明の別の態様を示す図である。 光のガイド構造を具備する本発明の別の態様を示す図である。 光のガイド構造を具備する本発明の別の態様を示す図である。 光のガイド構造を具備する本発明の別の態様を示す図である。 本発明の別の態様の製造工程を示す図である。 図16の発光ダイオードランプの概略上面図である。
符号の説明
10、20、30、35、40、45、50、55、60、65、70 発光ダイオードランプ素子
1 回路基板
2 ラミネート層
3 電極層
4 支持体
5 絶縁体
6 反射構造
7 発光ダイオードチップ
8 光抽出部
21 絶縁体
22 発光ダイオードチップ
24 電極層
25 ラミネート層
26 光抽出部
27 反射構造
28 レンズ部
32 係合部
34 メッキ面
37 混合材料の層
42、52、62 光ガイド部
72 係合部
74 ワイヤ接着部
76 支持体
78 フォトレジストマスク
80 接着フィルム

Claims (7)

  1. 金属製電極層と、
    電極層に形成された少なくとも1つの貫通孔と、
    貫通孔内に電極層から絶縁されて形成された導電性のワイヤ接着部と、
    電極層に集積して実装された少なくとも1つの発光ダイオードチップと、
    前記電極層および前記発光ダイオードチップ上に樹脂モールド成形された光抽出部とを具備する、発光ダイオード素子であって、
    貫通孔内に充填された樹脂材料が、前記樹脂モールド成形された光抽出部の樹脂材料と同様の樹脂材料からなり、光抽出部と電極層の接合性高められた、前記発光ダイオード素子。
  2. 複数の発光ダイオードチップを、複数のワイヤ接着部を介して接続する、請求項1に記載の発光ダイオード素子。
  3. 電極層の下面全体が露出してなることを特徴とする、請求項1または2のいずれかに記載の発光ダイオード素子。
  4. 電極層が、絶縁層で分離された2個以上の金属板から構成され、該2個以上の金属板が光抽出部によって支持されてなることを特徴とする、請求項1〜のいずれかに記載の発光ダイオード素子。
  5. 電極層が、CuまたはAlを含む20μm〜5000μmの厚さの層からなることを特徴とする、請求項1〜のいずれかに記載の発光ダイオード素子。
  6. エッチングにより電極層上面に形成された、2種以上の曲率半径を有する凹部からなる反射構造を有することを特徴とする、請求項1〜のいずれかに記載の発光ダイオード素子。
  7. 発光ダイオードチップから発せられる光が反射構造によって反射され、光の指向性が高められることを特徴とする、請求項に記載の発光ダイオード素子。
JP2006339136A 2006-08-03 2006-12-15 Sml型発光ダイオードランプ用素子およびその製造方法 Expired - Fee Related JP4865525B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20060073458A KR100828174B1 (ko) 2006-08-03 2006-08-03 표면 실장형 발광 다이오드 램프 및 그 제조 방법
KR10-2006-0073458 2006-08-03
KR1020060085904A KR100865487B1 (ko) 2006-09-06 2006-09-06 서브 마운트 타입 발광 다이오드 패키지 및 이의 제조방법
KR10-2006-0085904 2006-09-06

Publications (2)

Publication Number Publication Date
JP2008042158A JP2008042158A (ja) 2008-02-21
JP4865525B2 true JP4865525B2 (ja) 2012-02-01

Family

ID=39176779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006339136A Expired - Fee Related JP4865525B2 (ja) 2006-08-03 2006-12-15 Sml型発光ダイオードランプ用素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP4865525B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853960B1 (ko) * 2007-04-12 2008-08-25 주식회사 이츠웰 대전류 표면실장형 발광다이오드 램프
JP5482293B2 (ja) * 2009-03-05 2014-05-07 日亜化学工業株式会社 光半導体装置及びその製造方法
JP2011066025A (ja) * 2009-09-15 2011-03-31 Panasonic Corp 光半導体素子用パッケージ
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
DE112010003700T5 (de) * 2009-09-18 2013-02-28 Soraa, Inc. Power-leuchtdiode und verfahren mit stromdichtebetrieb
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
TW201128812A (en) 2009-12-01 2011-08-16 Lg Innotek Co Ltd Light emitting device
KR101034108B1 (ko) * 2009-12-01 2011-05-13 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101034114B1 (ko) * 2009-12-01 2011-05-13 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP5573176B2 (ja) * 2010-01-14 2014-08-20 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5383611B2 (ja) * 2010-01-29 2014-01-08 株式会社東芝 Ledパッケージ
JP6121099B2 (ja) * 2011-05-11 2017-04-26 株式会社ダイワ工業 発光素子搭載用基板およびその製造方法
DE102013100711B4 (de) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315654A (ja) * 1992-05-08 1993-11-26 Denki Kagaku Kogyo Kk 発光ダイオードランプ
JP3137823B2 (ja) * 1994-02-25 2001-02-26 シャープ株式会社 チップ部品型led及びその製造方法
JP3302203B2 (ja) * 1994-10-21 2002-07-15 株式会社シチズン電子 発光ダイオード
JP3033883B2 (ja) * 1994-11-30 2000-04-17 ローム株式会社 発光表示装置
JP4224867B2 (ja) * 1997-07-31 2009-02-18 日鉱金属株式会社 貴金属素材または貴金属めっき材用表面処理剤、該処理剤からなる皮膜を介して接着した樹脂との接着材料、表面処理方法および樹脂との接着方法
JP3618551B2 (ja) * 1998-06-30 2005-02-09 株式会社東芝 光半導体モジュール
JP3356068B2 (ja) * 1998-07-27 2002-12-09 松下電器産業株式会社 光電変換素子の製造方法
JP2001168398A (ja) * 1999-12-13 2001-06-22 Nichia Chem Ind Ltd 発光ダイオード及び製造方法
JP2001244508A (ja) * 2000-02-25 2001-09-07 Bunkyo So 表面実装ledのパッケージおよびその製造方法
JP2005079329A (ja) * 2003-08-29 2005-03-24 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP4359195B2 (ja) * 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット

Also Published As

Publication number Publication date
JP2008042158A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4865525B2 (ja) Sml型発光ダイオードランプ用素子およびその製造方法
JP4674282B2 (ja) 線光源用ledモジュール
JP5782332B2 (ja) 発光素子
TWI528508B (zh) 高功率發光二極體陶瓷封裝之製造方法
WO2011136236A1 (ja) リードフレーム、配線板、発光ユニット、照明装置
JP2011205147A (ja) Ledパッケージの製造方法
JP2006080117A (ja) チップ部品型発光装置及びそのための配線基板
JP2006278934A (ja) 半導体発光装置及びその製造方法並びに半導体発光ユニット
JP2007281468A (ja) アノダイジング絶縁層を有するledパッケージおよびその製造方法
JP2005209763A (ja) 発光装置及び発光装置の製造方法
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
US7339196B2 (en) Packaging of SMD light emitting diodes
JP5097372B2 (ja) 大電流高効率の表面実装型発光ダイオードランプおよびその製造方法
JP2009188187A (ja) 電子部品及びその製造方法
JP2006190814A (ja) 発光素子用の配線基板
KR20090072644A (ko) 고출력 엘이디 패키지 및 그 제조방법
JP2007123576A (ja) 発光装置および照明装置
JP2006147865A (ja) 発光素子実装用基板とその製造方法、発光素子モジュールとその製造方法、表示装置、照明装置及び交通信号機
JP4593201B2 (ja) チップ部品型発光装置及びそのための配線基板
JP2008263205A (ja) 回路基板を用いた大電流表面実装型発光ダイオードランプ{VeryHighCurrentSMDLEDLampUsingPCB}
KR20060068371A (ko) 고출력 발광 다이오드 패키지 및 그 제조방법
KR100645657B1 (ko) 플립칩 인쇄회로기판 및 플립칩 인쇄회로기판을 구비한백색 발광 다이오드 모듈
KR100865487B1 (ko) 서브 마운트 타입 발광 다이오드 패키지 및 이의 제조방법
JP2007173271A (ja) 発光素子収納用パッケージ
JP2010272744A (ja) Ledモジュール装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101008

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110712

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110812

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees