JP5573176B2 - リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents

リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5573176B2
JP5573176B2 JP2010006035A JP2010006035A JP5573176B2 JP 5573176 B2 JP5573176 B2 JP 5573176B2 JP 2010006035 A JP2010006035 A JP 2010006035A JP 2010006035 A JP2010006035 A JP 2010006035A JP 5573176 B2 JP5573176 B2 JP 5573176B2
Authority
JP
Japan
Prior art keywords
recess
die pad
lead frame
lead
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010006035A
Other languages
English (en)
Other versions
JP2011146524A (ja
JP2011146524A5 (ja
Inventor
田 和 範 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010006035A priority Critical patent/JP5573176B2/ja
Publication of JP2011146524A publication Critical patent/JP2011146524A/ja
Publication of JP2011146524A5 publication Critical patent/JP2011146524A5/ja
Application granted granted Critical
Publication of JP5573176B2 publication Critical patent/JP5573176B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Description

本発明は、ＬＥＤ素子等の半導体素子を載置するために用いられるリードフレームおよびその製造方法、ならびにこのようなリードフレームを含む半導体装置およびその製造方法に関する。
一般に半導体装置としては、リードフレームにＩＣチップ、ＬＳＩチップなどの半導体素子を搭載し、これを絶縁性樹脂で封止した構造をもつ半導体装置が存在する。このような半導体装置においては、高集積化および小型化が進むに従ってパッケージの構造が、ＳＯＪ（Small Outline J-Leaded Package）やＱＦＰ（Quad Flat Package）のような、樹脂パッケージの側壁から外部リードが外側に突出したタイプを経て、外部リードが外側に突出せず、樹脂パッケージの裏面に外部リードが露出するように埋設された薄型で実装面積の小さいパッケージタイプに進展している。
このような薄型の半導体装置（半導体パッケージ）としては、例えばＱＦＮ（Quad Flat Non-leaded Package）タイプのものや、ＳＯＮ（Small Outline Non-leaded Package）タイプのもの等が知られている（例えば特許文献１参照）。また、このような薄型の半導体装置の中には下面実装型のものが存在し、下面実装型の半導体装置は、半導体素子を搭載する下面実装型のリードフレームを有している。
特開２００９−１３５４０６号公報
ところで近年、下面実装型の半導体装置を更に薄型化することが求められている。半導体装置の薄型化を図る場合、例えばリードフレームの厚みを更に薄くすることが考えられる。しかしながら、リードフレーム全体の厚みを大幅に薄くした場合、リードフレームの製造工程または半導体装置の製造工程において、リードフレームをハンドリングすることが困難になるという問題が生じる。この結果、リードフレームの製造および半導体装置の製造に支障を来すおそれがある。
本発明はこのような点を考慮してなされたものであり、リードフレームのうち半導体素子を載置する部分のみを選択的に薄くすることにより、リードフレームのハンドリング性を損なうことなく半導体装置の厚みを薄くすることが可能なリードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。
本発明は、半導体素子を載置するリードフレームにおいて、半導体素子を載置する載置面を有するダイパッドと、ダイパッド周囲に設けられたリード部とを備え、ダイパッドの載置面に、深さが浅い第１凹部と、第１凹部中央に位置するとともに深さが深い第２凹部とからなる載置凹部を形成したことを特徴とするリードフレームである。
本発明は、半導体素子はＬＥＤ素子からなり、第１凹部の側壁は、ダイパッドの表面側から第２凹部側に向かう湾曲面を形成し、この湾曲面は、ＬＥＤ素子からの光を反射する反射面として機能することを特徴とするリードフレームである。
本発明は、第１凹部はエッチングにより形成され、第２凹部はプレスにより形成されることを特徴とするリードフレームである。
本発明は、半導体装置において、ダイパッドと、ダイパッド周囲に設けられたリード部とを有するリードフレームと、リードフレームのダイパッドに載置された半導体素子と、リードフレームのリード部と半導体素子とを電気的に接続する導電部と、半導体素子と導電部とを封止する封止樹脂部とを備え、リードフレームのダイパッドは、半導体素子を載置する載置面を有し、ダイパッドの載置面に、深さが浅い第１凹部と、第１凹部中央に位置するとともに深さが深い第２凹部とからなる載置凹部を形成し、この載置凹部内に半導体素子を載置したことを特徴とする半導体装置である。
本発明は、半導体素子は、載置凹部の第２凹部内に収容された取付材料を介して載置凹部内に載置されていることを特徴とする半導体装置である。
本発明は、半導体素子はＬＥＤ素子からなり、このＬＥＤ素子を取り囲む凹部を有する外側樹脂部が設けられ、封止樹脂部は、外側樹脂部の凹部内に充填されていることを特徴とする半導体装置である。
本発明は、半導体素子はＬＥＤ素子からなり、第１凹部の側壁は、ダイパッドの表面側から第２凹部側に向かう湾曲面を形成し、この湾曲面は、ＬＥＤ素子からの光を反射する反射面として機能することを特徴とする半導体装置である。
本発明は、第１凹部はエッチングにより形成され、第２凹部はプレスにより形成されることを特徴とする半導体装置である。
本発明は、半導体素子を載置する載置面を有するダイパッドと、ダイパッド周囲に設けられたリード部とを有するリードフレームの製造方法において、金属基板を準備する工程と、金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、ダイパッドおよびリード部を形成するとともに、ダイパッドの載置面に、深さが浅い第１凹部を形成する工程と、第１凹部の中央に、プレスにより、第１凹部より深さが深い第２凹部を形成する工程とを備えたことを特徴とするリードフレームの製造方法である。
本発明は、半導体装置の製造方法において、リードフレームの製造方法によりリードフレームを製造する工程と、リードフレームのダイパッドの載置凹部内に半導体素子を載置する工程と、半導体素子とリード部とを導電部により接続する工程と、半導体素子と導電部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、ダイパッドの載置面に、深さが浅い第１凹部と、第１凹部中央に位置するとともに深さが深い第２凹部とからなる載置凹部を形成したので、載置凹部全体の深さを十分深くするとともに、半導体素子が載置される領域を平坦化することができる。これにより、リードフレームの機械的強度を維持し、ハンドリング性を損なうことなく半導体装置を薄くすることができる。
本発明の第１の実施の形態によるリードフレームを示す平面図および断面図。 本発明の第１の実施の形態によるリードフレームのダイパッドに形成された載置凹部を示す部分拡大断面図。 本発明の第１の実施の形態によるリードフレームの変形例を示す断面図。 本発明の第１の実施の形態による樹脂付リードフレームを示す断面図。 本発明の第１の実施の形態による半導体装置を示す断面図。 本発明の第１の実施の形態によるリードフレームの製造方法を示す断面図。 本発明の第１の実施の形態による半導体装置の製造方法を示す断面図。 本発明の第１の実施の形態による半導体装置の部分拡大断面図。 本発明の第１の実施の形態による半導体装置と、比較例としての半導体装置（比較例１）とを比較して示す断面図。 比較例２、３としての半導体装置を示す部分拡大断面図。 本発明の第２の実施の形態による半導体装置を示す断面図。 本発明の第３の実施の形態によるリードフレームおよび半導体装置を示す断面図。
（第１の実施の形態）
以下、本発明の第１の実施の形態について、図１乃至図１０を参照して説明する。
リードフレームの構成
まず、図１および図２により、本実施の形態によるリードフレームの概略について説明する。図１（ａ）は、本実施の形態によるリードフレームを示す平面図、図１（ｂ）は図１（ａ）中のＡＡ’線に沿った断面図であり、図２は、ダイパッドの載置凹部を示す部分拡大断面図である。図３は、本実施の形態によるリードフレームの変形例を示す断面図である。
図１（ａ）（ｂ）に示すように、リードフレーム１０は、半導体素子２１（後述）を載置するために用いられるものである。このようなリードフレーム１０は、ダイパッド１１と、ダイパッド１１の周囲に空間１３を介して設けられたリード部１２とを備えている。
ダイパッド１１およびリード部１２は、１枚の金属基板をエッチング加工することにより形成されたものである。ダイパッド１１およびリード部１２の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４１％のＦｅ合金）等を挙げることができる。このダイパッド１１およびリード部１２の厚みは、半導体装置の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることが好ましい。
ダイパッド１１の表面（図１（ｂ）の上面）には、後述する半導体素子２１を載置する載置面１１ａが形成されている。他方、ダイパッド１１の裏面（図１（ｂ）の下面）には、図示しない外部の電極に接続される第１アウターリード部２７が形成されている。
またリード部１２の表面（図１（ｂ）の上面）には、後述するボンディングワイヤ２２が接続されるボンディング面１２ａが形成されている。他方、リード部１２の裏面（図１（ｂ）の下面）には、図示しない外部の電極に接続される第２アウターリード部２８が形成されている。
本実施の形態において、ダイパッド１１の載置面１１ａには、半導体素子２１を収容する載置凹部１４が形成されている。この載置凹部１４は、深さが相対的に浅い第１凹部１５と、第１凹部１５中央に位置するとともに、深さが相対的に深い第２凹部１６とからなっている。このうち第１凹部１５は、後述するようにエッチングにより形成されたものであり、第２凹部１６は、プレスにより形成されたものである。
すなわち図２に示すように、載置凹部１４において、第１凹部１５の深さｄ１より第２凹部１６の深さｄ２の方が深くなっている（ｄ１＜ｄ２）。ここで、第１凹部１５および第２凹部１６の深さとは、載置面１１ａのうち載置凹部１４が形成されていない表面１１ｂからの深さをいう。なお第１凹部１５の深さｄ１は、例えば０．０３ｍｍ〜０．３ｍｍとすることができ、第２凹部１６の深さｄ２は、例えば０．０４ｍｍ〜０．４ｍｍとすることができる。
第１凹部１５は、その全周にわたって形成された側壁１５ａを有している。この第１凹部１５の側壁１５ａは、ダイパッド１１のうち載置凹部１４が形成されていない表面１１ｂ側から第２凹部１６側に向かう湾曲面を形成している。半導体素子２１としてＬＥＤ素子を用いる場合、第１凹部１５の側壁１５ａである湾曲面を、ＬＥＤ素子からの光を反射する反射面として機能させることができる。
一方、第２凹部１６は、底面１６ａと、底面１６ａ外周に形成された側壁１６ｂとを有している。このうち側壁１６ｂは、その上端が第１凹部１５の側壁１５ａに連接している。また底面１６ａは、プレスにより平坦に形成されている。なお底面１６ａの平面形状は限定されないが、例えば円形、楕円形または多角形（たとえば角丸の矩形）等とすることができる。
なお、例えば半導体素子２１がＬＥＤ素子からなる場合、図３に示すように、リードフレーム１０の表面にめっき層２５を形成することが好ましい。このめっき層２５は、半導体素子２１からの光を反射するための反射層として機能するものである。めっき層２５は、ダイパッド１１の載置面１１ａ上、載置凹部１４内、およびリード部１２のボンディング面１２ａ上に形成することが好ましいが、とりわけ、半導体素子２１からの光を効果的に反射させるため、第１凹部１５の側壁１５ａに形成することが好ましい。めっき層２５の構成は反射層として機能するものであれば問わないが、例えば下地層としての銅めっき層と、銅めっき層上の反射用銀めっき層とからなっていても良い。あるいは、めっき層２５が、下地層としての銅めっき層と、銅めっき層上の反射用金めっき層とからなっていても良い。なおめっき層２５の厚みは、例えば１μｍ〜５μｍとすることが好ましい。
なおリードフレーム１０において、このようなめっき層２５を設けない構成も可能であることは勿論である。
また図１（ａ）に示すように、ダイパッド１１の載置面１１ａおよびリード部１２のボンディング面１２ａには、（空間１３を除き）平面角丸矩形状のアンカー溝１７が形成されている。このアンカー溝１７は、後述するように、外側樹脂部２３がダイパッド１１およびリード部１２から脱落することを防止する役割を果たす。
図１（ａ）（ｂ）および図３において、リードフレーム１０が１つのダイパッド１１と１つのリード部１２とを有する場合を示している。しかしながらこれに限らず、リードフレーム１０が複数のダイパッド１１と複数のリード部１２とを有していても良い。又、１つのダイパッド１１上に複数の載置凹部１４を設けてもよく、この場合は１つのダイパッド上に複数の半導体素子２１を搭載できる。さらに、ダイパッド１１およびリード部１２を実際に製造する場合は、リードフレーム１０の枠もしくは隣接するダイパッド１１やリードと機械的に接続する補助接続部材１８（図１（ａ）に２点鎖線で表示）が必要であるが、これらの補助接続部材は半導体装置２０をダイシングなどの手段で個片化する際に除去される。
樹脂付リードフレームの構成
次に図４により、本実施の形態による樹脂付リードフレームの概略について説明する。図４は、本実施の形態による樹脂付リードフレームを示す断面図である。
図４に示すように、樹脂付リードフレーム３０は、図１（ａ）（ｂ）に示すリードフレーム１０と、リードフレーム１０に設けられた外側樹脂部２３とを備えている。これらリードフレーム１０と外側樹脂部２３とは、互いに一体に結合されている。
このうち外側樹脂部２３は、その一部分がダイパッド１１とリード部１２との間の空間１３に埋設されるとともに、他の一部分がリードフレーム１０の上方に突設している。また外側樹脂部２３は、ダイパッド１１の載置面１１ａおよびリード部１２のボンディング面１２ａを外側樹脂部２３の側壁面で取り囲む凹部２３ｃを有している。ここで、リードフレーム１０と外側樹脂部２３とは、互いに一体に結合されている。リードフレーム１０の外側樹脂部２３と接する面には、上述したようにアンカー溝１７が形成されており、外側樹脂部２３の樹脂がアンカー溝１７を満たすことで外側樹脂部２３の脱落を防止している。
なおリードフレーム１０の構成については、図１（ａ）（ｂ）を用いて既に説明したので、同一部分には同一の符号を付して、ここでは詳細な説明は省略する。
半導体装置の構成
次に、図５により、本実施の形態による半導体装置について説明する。図５は、本実施の形態による半導体装置（ＳＯＮタイプ）を示す断面図である。以下において、半導体素子２１がＬＥＤ素子からなる場合について説明するが、半導体素子２１としてＬＥＤ素子以外の半導体素子を用いることも可能である。
図５に示す半導体装置２０は、図１（ａ）（ｂ）に示すリードフレーム１０を用いることにより作製されたものである。このような半導体装置２０は、ダイパッド１１と、ダイパッド１１周囲に設けられたリード部１２とを有するリードフレーム１０と、リードフレーム１０のダイパッド１１に載置された半導体素子２１とを備えている。またリード部１２と半導体素子２１とが、ボンディングワイヤ（導電部）２２により電気的に接続されている。
ダイパッド１１とリード部１２との間の空間１３には、外側樹脂部２３が充填されている。また外側樹脂部２３は、半導体素子２１およびボンディングワイヤ２２を取り囲むように形成された凹部２３ｃを有している。なお凹部２３ｃの深さは、０．１ｍｍ〜０．５ｍｍとすることが可能である。
またダイパッド１１の載置面１１ａに、載置凹部１４が形成されている。この載置凹部１４は、深さが浅い第１凹部１５と、第１凹部１５の中央に位置するとともに、深さが深い第２凹部１６とからなっている。そして上述した半導体素子２１は、載置面１１ａの載置凹部１４内であって、第２凹部１６の平坦な底面１６ａ上に載置されている。
さらに半導体素子２１とボンディングワイヤ２２とは、透光性の封止樹脂部２４によって封止されている。この封止樹脂部２４は、外側樹脂部２３の凹部２３ｃ内に充填されている。
以下、このような半導体装置２０を構成する各構成部材について、順次説明する。
本実施の形態において、半導体素子２１はＬＥＤ素子からなっている。この場合、半導体素子２１は、発光層として例えばＧａＰ、ＧａＡｓ、ＧａＡｌＡｓ、ＧａＡｓＰ、ＡｌＩｎＧａＰ、またはＩｎＧａＮ等の化合物半導体単結晶からなる材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。このような半導体素子２１としては、従来一般に用いられているものを使用することができる。
また半導体素子２１は、載置凹部１４の第２凹部１６内に収容された取付材料２６により、ダイパッド１１の載置凹部１４内に載置されて固定されている。なお、取付材料２６は、はんだまたはダイアタッチ材（ダイボンディングペースト）からなっていても良い。取付材料２６としてダイボンディングペーストを用いる場合、耐光性のあるエポキシ樹脂やシリコーン樹脂からなるダイボンディングペーストを選択することが可能である。
ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、その一端が半導体素子２１の端子部２１ａに接続されるとともに、その他端がリード部１２のボンディング面１２ａ上に接続されている。
外側樹脂部２３は、例えばリードフレーム１０上に熱可塑性樹脂を射出成形またはトランスファ成形することにより形成されたものである。外側樹脂部２３の形状は、射出成形またはトランスファ成形に使用する金型の設計により、様々に実現することが可能である。例えば、外側樹脂部２３の全体形状を直方体、円筒形および錐形等の形状とすることが可能である。凹部２３ｃの底面は、円形、楕円形または多角形（たとえば角丸の矩形）等とすることができる。凹部２３ｃの側壁の断面形状は、図５のように直線から構成されていても良いし、あるいは曲線から構成されていてもよい。
外側樹脂部２３に使用される熱可塑性樹脂については、特に耐熱性、耐候性および機械的強度に優れたものを選ぶことが望ましい。熱可塑性樹脂の種類としては、ポリアミド、ポリフタルアミド、ポリフェニレンサルファイド、液晶ポリマー、ポリエーテルサルホン、シリコーン、エポキシ、ポリエーテルイミドおよびポリブチレンテレフタレート等を使用することができる。さらにまた、これらの樹脂中に光反射剤として、二酸化チタン、二酸化ジルコニウム、チタン酸カリウム、窒化アルミニウムおよび窒化ホウ素のうちいずれかを添加することによって、凹部２３ｃの底面及び側面において、半導体素子２１からの光の反射率を増大させ、半導体装置２０全体の光取り出し効率を増大させることが可能となる。
封止樹脂部２４としては、光の取り出し効率を向上させるために、半導体装置２０の発光波長において光透過率が高く、また屈折率が高い材料を選択するのが望ましい。したがって耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂として、エポキシ樹脂やシリコーン樹脂を選択することが可能である。特に、半導体素子２１として高輝度ＬＥＤを用いる場合、封止樹脂部２４が強い光にさらされるため、封止樹脂部２４は高い耐候性を有するシリコーン樹脂からなることが好ましい。
なお、リードフレーム１０の構成については、図１（ａ）（ｂ）を用いて既に説明したので、同一部分には同一の符号を付して、ここでは詳細な説明は省略する。
リードフレームの製造方法
次に、図１（ａ）（ｂ）に示すリードフレーム１０の製造方法について、図６（ａ）−（ｆ）を用いて説明する。図６（ａ）−（ｆ）は、本実施の形態によるリードフレームの製造方法を示す断面図である。なお図６（ａ）−（ｆ）において、リードフレーム１０が複数のダイパッド１１および複数のリード部１２を有する場合を例にとって説明する。
まず図６（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、上述のように銅、銅合金、４２合金（Ｎｉ４１％のＦｅ合金）等からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図６（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図６（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図６（ｄ））。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができる。例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、これは金属基板３１の両面からスプレーエッチングにて行うことができる。
次いで、図６（ｅ）に示すように、エッチング用レジスト層３２、３３を剥離して除去する。このようにして、半導体素子２１を載置するダイパッド１１と、ダイパッド１１の周囲に設けられ、半導体素子２１と電気的に接続されるリード部１２とが得られる。また、ダイパッド１１の載置面１１ａには、相対的に深さが浅い第１凹部１５が形成される。またダイパッド１１の載置面１１ａおよびリード部１２のボンディング面１２ａにアンカー溝１７が形成される。
次に、第１凹部１５の中央に、プレスにより、第１凹部１５より深さが深い第２凹部１６を形成する（図６（ｆ））。この間、プレス金型３６が上方から下方に移動し、第１凹部１５の中央を押圧することにより、平坦な底面１６ａを有する第２凹部１６が形成される。このようにして、ダイパッド１１の載置面１１ａに、深さが浅い第１凹部１５と、第１凹部１５中央に位置するとともに深さが深い第２凹部１６とからなる載置凹部１４が形成される。
以上の工程（図６（ａ）−（ｆ））により、図１（ａ）（ｂ）に示すリードフレーム１０が得られる。
なおその後、ダイパッド１１の載置面１１ａおよびリード部１２のボンディング面１２ａに電解めっきを施すことにより、この載置面１１ａおよびボンディング面１２ａに金属（例えば金または銀）を析出させ、めっき層２５を形成してもよい。この場合、図３に示すリードフレーム１０が得られる。
半導体装置の製造方法
次に、図５に示す半導体装置２０の製造方法について、図７（ａ）−（ｆ）により説明する。図７（ａ）−（ｆ）は、本実施の形態による半導体装置の製造方法を示す断面図である。
まず、上述した工程により（図６（ａ）−（ｆ））、ダイパッド１１と、ダイパッド１１の周囲に設けられたリード部１２とを備えたリードフレーム１０を準備する。このリードフレーム１０において、ダイパッド１１の載置面１１ａに、深さが浅い第１凹部１５と、第１凹部１５中央に位置するとともに深さが深い第２凹部１６とからなる載置凹部１４が形成されている。
次に、リードフレーム１０に対して熱可塑性樹脂を射出成形またはトランスファ成形することにより、外側樹脂部２３を形成する（図７（ａ））。これにより、外側樹脂部２３とリードフレーム１０とが互いに一体に結合される。またこのとき、射出成形またはトランスファ成形に使用する金型を適宜設計することにより、外側樹脂部２３に凹部２３ｃを形成するとともに、この凹部２３ｃ底面において載置面１１ａおよびボンディング面１２ａが外方に露出するようにする。この場合、外側樹脂部２３は、その一部分がダイパッド１１とリード部１２との間の空間１３に充填されるとともに、他の一部分がリードフレーム１０の上方に向けて突設している。このようにして、図４に示す樹脂付リードフレーム３０が得られる。
次に、リードフレーム１０のダイパッド１１に、半導体素子２１を搭載する。より詳しくは、ダイパッド１１の載置凹部１４内であって、第２凹部１６の平坦な底面１６ａ上に半導体素子２１を載置する。この場合、例えばはんだまたはダイボンディングペーストからなる取付材料２６を用いて、半導体素子２１をダイパッド１１の第２凹部１６の平坦な底面１６ａ上に載置して固定する（ダイアタッチ工程）（図７（ｂ））。
次いで、半導体素子２１の端子部２１ａと、リード部１２のボンディング面１２ａとを、ボンディングワイヤ２２によって電気的に接続する（ワイヤボンディング工程）（図７（ｃ））。
その後、外側樹脂部２３の凹部２３ｃ内に封止樹脂部２４を充填し、この封止樹脂部２４により半導体素子２１とボンディングワイヤ２２とを封止する（図７（ｄ））。
次に、各半導体素子２１間の外側樹脂部２３をダイシングすることにより、リードフレーム１０を各半導体素子２１毎に分離する（図７（ｅ））。この際、まずリードフレーム１０をダイシングテープ３７上に載置して固定し、その後、例えばダイヤモンド砥石等からなるブレード３８によって、各半導体素子２１間の外側樹脂部２３を垂直方向に切断する。このとき、上述したように（図１（ａ）参照）、リードフレーム１０の補助接続部材１８もダイシングと同時に除去される。
このようにして、図５に示す半導体装置２０を得ることができる（図７（ｆ））。
本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用効果について、図８乃至図１０を用いて説明する。図８は、本実施の形態による半導体装置の部分拡大断面図であり、図９は、本実施の形態による半導体装置と、比較例としての半導体装置（比較例１）とを比較して示す断面図である。図１０（ａ）（ｂ）は、それぞれ半導体装置の比較例２、３を示す部分拡大断面図である。
まず本実施の形態による半導体装置２０を図示しない配線基板上に配置するとともに、第１アウターリード部２７と第２アウターリード部２８との間に電流を流す。この場合、図８に示すように、ダイパッド１１上の半導体素子２１（ＬＥＤ素子）に電流が加わり、半導体素子２１が点灯する。
この際、半導体素子２１上面からの光は、封止樹脂部２４を通過して封止樹脂部２４の表面２４ａから放出される（図８の符号Ｌ１）。他方、半導体素子２１側面からの光の一部は、側壁１５ａの表面または取付材料２６の表面で反射することにより（図８の符号Ｌ２、Ｌ３）、その進行方向を制御され、封止樹脂部２４の表面２４ａから放出する。このようにして、半導体素子２１からの光を効率良く取り出すことができる。
とりわけ本実施の形態においては、第２凹部１６内に取付材料２６を収容しているので、側壁１５ａの表面と取付材料２６の表面とを連続的になだらかに形成することができる。また取付材料２６の量を増減することにより、取付材料２６の表面の形状を変化させることができる。これにより半導体素子２１側面からの光の反射方向を制御することが可能になる。
また、本実施の形態による半導体装置２０においては、上述したように、ダイパッド１１の載置面１１ａに、深さが浅い第１凹部１５と、第１凹部１５中央に位置するとともに深さが深い第２凹部１６とからなる載置凹部１４を形成し、この載置凹部１４内に半導体素子２１を載置している。このことにより、載置凹部１４全体の深さを十分深くすることができるとともに、半導体素子２１が載置される領域（底面１６ａ）を平坦化することができる。
この結果、図９に示すように、載置凹部１４を設けない半導体装置１００（比較例１）と比較した場合、半導体装置２０の厚みを薄くすることができる。具体的には、比較例１の半導体装置１００と比較して、その厚みを例えば０．０３ｍｍ〜０．４ｍｍ程度薄くすることができる（すなわちｔ＝約０．０３ｍｍ〜０．４ｍｍ）。さらに本実施の形態による半導体装置２０においては、リードフレーム１０のうち半導体素子２１を載置する部分のみを選択的に薄くしており、リードフレーム１０全体を薄くしているのではない。したがって、リードフレーム１０の製造工程または半導体装置２０の製造工程において、リードフレーム１０の機械的強度が維持され、ハンドリング性が損なわれることがない。
ところで、半導体素子２１を載置するための載置凹部をプレスのみによって形成することも考えられる（比較例２）。図１０（ａ）は、本実施の形態による半導体装置の比較例２を示す図である。図１０（ａ）に示す半導体装置１０１（比較例２）において、ダイパッド１１は、プレスのみによって形成された載置凹部１０４を有している。しかしながら、この場合、載置凹部１０４の深さが十分に深くならないため、本実施の形態による半導体装置２０と比較して半導体装置１０１の厚みを十分に薄くすることができない。
あるいは、半導体素子２１を載置するための載置凹部をハーフエッチングのみによって形成することも考えられる（比較例３）。図１０（ｂ）は、本実施の形態による半導体装置の比較例３を示す図である。図１０（ｂ）に示す半導体装置１０２（比較例３）において、ダイパッド１１は、ハーフエッチングのみによって形成された載置凹部１０５を有している。しかしながら、この場合、載置凹部１０５の底面のうち平坦な部分の面積を広くすることが難しいため、ここに半導体素子２１を安定して載置することは難しい。
（第２の実施の形態）
次に、本発明の第２の実施の形態による半導体装置について、図１１を参照して説明する。図１１は、本実施の形態による半導体装置を示す断面図である。図１１に示す実施の形態は、外側樹脂部２３が設けられていない点が異なるものであり、他の構成は上述した図１乃至図９に示す実施の形態と略同一である。図１１において、図１乃至図９に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図１１に示す半導体装置４０において、リードフレーム１０、半導体素子２１およびボンディングワイヤ２２が、透光性の封止樹脂部２４によって一体として封止されている。この場合、図５に示す半導体装置２０と異なり、外側樹脂部２３は設けられていない。封止樹脂部２４の全体形状は、例えば直方体、円柱形または錐形とすることができる。
なお、リードフレーム１０の構成は、図１（ａ）（ｂ）の構成と同一であるので、ここでは詳細な説明は省略する。
本実施の形態によるリードフレームの製造方法については、図６（ａ）−（ｆ）を用いて説明した方法と同様である。また本実施の形態による半導体装置の製造方法については、外側樹脂部２３を形成する工程（図７（ａ））を除くほか、図７（ａ）−（ｅ）を用いて説明した方法と略同様であるので、ここでは詳細な説明を省略する。
本実施の形態においては、第１凹部１５の側壁１５ａの表面および取付材料２６の表面が、半導体素子２１（ＬＥＤ素子）からの光を反射する反射面として機能するので、外側樹脂部２３を設けなくても光の反射方向を制御することができる。この場合、外側樹脂部２３を設ける工程が必要ないので、半導体装置４０の製造コストを低減することが可能となる。
（第３の実施の形態）
次に、本発明の第３の実施の形態によるリードフレームおよび半導体装置について、図１２を参照して説明する。図１２は、本実施の形態によるリードフレームおよび半導体装置を示す断面図である。図１２に示す実施の形態は、ダイパッド１１の周囲に、リード部１２が２つ設けられている点が異なるものであり、他の構成は上述した図１乃至図９に示す実施の形態と略同一である。図１２において、図１乃至図９に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
すなわち図１２に示すリードフレーム１０ａおよび半導体装置５０において、ダイパッド１１の周囲であって、ダイパッド１１を挟んで互いに対向する位置に、一対のリード部１２が設けられている。また、ダイパッド１１の載置面１１ａに、深さが浅い第１凹部１５と、第１凹部１５の中央に位置するとともに深さが深い第２凹部１６とからなる載置凹部１４が形成されている。
図１２において、半導体素子２１は一対の端子部２１ａを有しており、この一対の端子部２１ａは、それぞれボンディングワイヤ２２を介して、対応する各リード部１２に接続されている。
本実施の形態によるリードフレームの製造方法および半導体装置の製造方法については、それぞれ図６（ａ）−（ｆ）および図７（ａ）−（ｅ）を用いて説明した方法と略同様であるので、ここでは詳細な説明を省略する。
なお本実施の形態において、半導体装置５０は１つのダイパッド１１と２つのリード部１２とを有している。しかしながらこれに限らず、半導体装置が２つ以上のダイパッド１１および／または３つ以上のリード部１２を有していても良い。
１０、１０ａ リードフレーム
１１ ダイパッド
１２ リード部
１４ 載置凹部
１５ 第１凹部
１６ 第２凹部
１７ アンカー溝
１８ 補助接続部材
２０、４０、５０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部）
２３ 外側樹脂部
２４ 封止樹脂部
２６ 取付材料
３０ 樹脂付リードフレーム

Claims (13)

  1. ＬＥＤ素子を載置するリードフレームにおいて、
    ＬＥＤ素子を載置する載置面を有するダイパッドと、
    ダイパッド周囲に設けられるとともに導電部が接続されるボンディング面を有するリード部とを備え、
    ダイパッドの載置面およびリード部のボンディング面には、ＬＥＤ素子及び導電部を取り囲む凹部を有する外側樹脂部の脱落を防止する平面角丸矩形状のアンカー溝が形成され、
    前記平面角丸矩形状のアンカー溝は、ダイパッド及びリード部の前記外側樹脂部と接する面に形成されるとともに、ダイパッドとリード部との間の空間を除き、ダイパッドとリード部の双方にまたがるように形成されていることを特徴とするリードフレーム。
  2. 樹脂付リードフレームにおいて、
    リードフレームと、
    リードフレームに設けられた外側樹脂部とを備え、
    リードフレームは、
    ＬＥＤ素子を載置する載置面を有するダイパッドと、
    ダイパッド周囲に設けられるとともに導電部が接続されるボンディング面を有するリード部とを有し、
    ダイパッドの載置面およびリード部のボンディング面には、ＬＥＤ素子及び導電部を取り囲む凹部を有する外側樹脂部の脱落を防止する平面角丸矩形状のアンカー溝が形成され、
    前記平面角丸矩形状のアンカー溝は、ダイパッド及びリード部の前記外側樹脂部と接する面に形成されるとともに、ダイパッドとリード部との間の空間を除き、ダイパッドとリード部の双方にまたがるように形成されていることを特徴とする樹脂付リードフレーム。
  3. 半導体装置において、
    ダイパッドと、ダイパッド周囲に設けられたリード部とを有するリードフレームと、
    リードフレームに設けられた外側樹脂部と、
    リードフレームのダイパッドに載置されたＬＥＤ素子と、
    リードフレームのリード部と半導体素子とを電気的に接続する導電部と、
    半導体素子と導電部とを封止する封止樹脂部とを備え、
    リードフレームのダイパッドは、ＬＥＤ素子を載置する載置面を有し、
    リード部は、導電部が接続されるボンディング面を有し、
    ダイパッドの載置面およびリード部のボンディング面には、ＬＥＤ素子及び導電部を取り囲む凹部を有する外側樹脂部の脱落を防止する平面角丸矩形状のアンカー溝が形成され、
    前記平面角丸矩形状のアンカー溝は、ダイパッド及びリード部の前記外側樹脂部と接する面に形成されるとともに、ダイパッドとリード部との間の空間を除き、ダイパッドとリード部の双方にまたがるように形成されていることを特徴とする半導体装置。
  4. 半導体素子を載置するリードフレームにおいて、
    半導体素子を載置する載置面を有するダイパッドと、
    ダイパッド周囲に設けられたリード部とを備え、
    ダイパッドの載置面に、深さが浅い第１凹部と、第１凹部中央に位置するとともに深さが深い第２凹部とからなる載置凹部を形成したことを特徴とするリードフレーム。
  5. 半導体素子はＬＥＤ素子からなり、第１凹部の側壁は、ダイパッドの表面側から第２凹部側に向かう湾曲面を形成し、この湾曲面は、ＬＥＤ素子からの光を反射する反射面として機能することを特徴とする請求項４記載のリードフレーム。
  6. 第１凹部はエッチングにより形成され、第２凹部はプレスにより形成されることを特徴とする請求項４または５記載のリードフレーム。
  7. 半導体装置において、
    ダイパッドと、ダイパッド周囲に設けられたリード部とを有するリードフレームと、
    リードフレームのダイパッドに載置された半導体素子と、
    リードフレームのリード部と半導体素子とを電気的に接続する導電部と、
    半導体素子と導電部とを封止する封止樹脂部とを備え、
    リードフレームのダイパッドは、半導体素子を載置する載置面を有し、
    ダイパッドの載置面に、深さが浅い第１凹部と、第１凹部中央に位置するとともに深さが深い第２凹部とからなる載置凹部を形成し、この載置凹部内に半導体素子を載置したことを特徴とする半導体装置。
  8. 半導体素子は、載置凹部の第２凹部内に収容された取付材料を介して載置凹部内に載置されていることを特徴とする請求項７記載の半導体装置。
  9. 半導体素子はＬＥＤ素子からなり、このＬＥＤ素子を取り囲む凹部を有する外側樹脂部が設けられ、封止樹脂部は、外側樹脂部の凹部内に充填されていることを特徴とする請求項７または８記載の半導体装置。
  10. 半導体素子はＬＥＤ素子からなり、第１凹部の側壁は、ダイパッドの表面側から第２凹部側に向かう湾曲面を形成し、この湾曲面は、ＬＥＤ素子からの光を反射する反射面として機能することを特徴とする請求項７乃至９のいずれか一項記載の半導体装置。
  11. 第１凹部はエッチングにより形成され、第２凹部はプレスにより形成されることを特徴とする請求項７乃至１０のいずれか一項記載の半導体装置。
  12. 半導体素子を載置する載置面を有するダイパッドと、ダイパッド周囲に設けられたリード部とを有するリードフレームの製造方法において、
    金属基板を準備する工程と、
    金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
    エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、ダイパッドおよびリード部を形成するとともに、ダイパッドの載置面に、深さが浅い第１凹部を形成する工程と、
    第１凹部の中央に、プレスにより、第１凹部より深さが深い第２凹部を形成する工程とを備えたことを特徴とするリードフレームの製造方法。
  13. 半導体装置の製造方法において、
    請求項１２記載のリードフレームの製造方法によりリードフレームを製造する工程と、 リードフレームのダイパッドの載置凹部内に半導体素子を載置する工程と、
    半導体素子とリード部とを導電部により接続する工程と、
    半導体素子と導電部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2010006035A 2010-01-14 2010-01-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Active JP5573176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010006035A JP5573176B2 (ja) 2010-01-14 2010-01-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010006035A JP5573176B2 (ja) 2010-01-14 2010-01-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014137195A Division JP5939474B2 (ja) 2014-07-02 2014-07-02 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2011146524A JP2011146524A (ja) 2011-07-28
JP2011146524A5 JP2011146524A5 (ja) 2013-10-24
JP5573176B2 true JP5573176B2 (ja) 2014-08-20

Family

ID=44461119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010006035A Active JP5573176B2 (ja) 2010-01-14 2010-01-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5573176B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101888603B1 (ko) * 2011-07-29 2018-08-14 엘지이노텍 주식회사 발광 소자 패키지 및 표시장치
JP2013058739A (ja) * 2011-08-17 2013-03-28 Dainippon Printing Co Ltd 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、光半導体装置、および、光半導体装置用リードフレームの製造方法
JP5935577B2 (ja) * 2011-08-23 2016-06-15 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置
JP6205686B2 (ja) * 2011-08-23 2017-10-04 大日本印刷株式会社 光半導体装置
JP2013125776A (ja) * 2011-12-13 2013-06-24 Dainippon Printing Co Ltd リードフレーム、樹脂付リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP6078948B2 (ja) 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
JP2013179271A (ja) * 2012-01-31 2013-09-09 Rohm Co Ltd 発光装置および発光装置の製造方法
KR101888444B1 (ko) * 2012-02-28 2018-08-16 엘지디스플레이 주식회사 발광 다이오드 패키지 및 그 제조 방법
JP5888098B2 (ja) * 2012-04-27 2016-03-16 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP6071034B2 (ja) * 2012-04-27 2017-02-01 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP2013008979A (ja) * 2012-08-02 2013-01-10 Toshiba Corp 半導体パッケージ
US9548261B2 (en) * 2013-03-05 2017-01-17 Nichia Corporation Lead frame and semiconductor device
JP6291713B2 (ja) 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
KR102066093B1 (ko) * 2013-09-11 2020-01-14 엘지디스플레이 주식회사 발광 다이오드 패키지와 이를 이용한 백라이트 유닛 및 액정 표시 장치
JP6460390B2 (ja) * 2015-02-04 2019-01-30 大口マテリアル株式会社 リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置
JP6056914B2 (ja) * 2015-07-07 2017-01-11 大日本印刷株式会社 樹脂付リードフレーム、半導体装置および照明装置
JP2017076809A (ja) * 2016-12-05 2017-04-20 大日本印刷株式会社 樹脂付リードフレーム、半導体装置、照明装置
JP6350683B2 (ja) * 2017-01-06 2018-07-04 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
KR101810494B1 (ko) * 2017-06-07 2017-12-20 주식회사 정진넥스텍 발광다이오드 패키지용 리드 프레임 조립체, 그 제조 방법 및 발광다이오드 패키지
US10707384B2 (en) * 2017-07-06 2020-07-07 Nichia Corporation Light-emitting device
JP7064325B2 (ja) * 2017-12-18 2022-05-10 スタンレー電気株式会社 半導体発光装置、および、それを用いた半導体発光装置の製造方法
JP2019161238A (ja) * 2019-06-17 2019-09-19 マクセルホールディングス株式会社 半導体装置用基板およびその製造方法、半導体装置
JP6733786B2 (ja) * 2019-07-16 2020-08-05 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法
JP7011685B2 (ja) * 2020-07-10 2022-01-27 マクセル株式会社 半導体装置
JP7389363B2 (ja) * 2021-05-26 2023-11-30 日亜化学工業株式会社 発光装置
CN113359248B (zh) * 2021-06-02 2022-11-15 青岛海信宽带多媒体技术有限公司 一种光模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335480B1 (ko) * 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP5183583B2 (ja) * 2000-12-28 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2004214265A (ja) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP4359195B2 (ja) * 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
JP4865525B2 (ja) * 2006-08-03 2012-02-01 イッツウェル カンパニー リミテッド Ｓｍｌ型発光ダイオードランプ用素子およびその製造方法
JP5004601B2 (ja) * 2007-01-22 2012-08-22 パナソニック株式会社 パッケージ部品の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011146524A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
JP5573176B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5582382B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6187549B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、光半導体装置、および、光半導体装置用リードフレームの製造方法
JP5818149B2 (ja) 樹脂付リードフレーム、半導体装置、照明装置、樹脂付リードフレームの製造方法および半導体装置の製造方法
JP5710128B2 (ja) 樹脂付リードフレームの製造方法
WO2013024560A1 (ja) 発光装置
JP2017220684A (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、光半導体装置、および、樹脂付き光半導体装置用リードフレームの製造方法、ならびに光半導体装置の製造方法
JP6103409B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置
JP5375630B2 (ja) 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP5817894B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5758459B2 (ja) 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP6115836B2 (ja) 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP6065081B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6103410B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置
JP5939474B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2017076809A (ja) 樹脂付リードフレーム、半導体装置、照明装置
JP2017076806A (ja) 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP6026397B2 (ja) 樹脂付リードフレームの製造方法
JP5908874B2 (ja) 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP5941614B2 (ja) 半導体装置およびその製造方法
JP2013165221A (ja) リードフレーム、樹脂付リードフレーム、及び半導体装置
JP5867261B2 (ja) 光半導体装置用リードフレーム、光半導体装置、および、それらの製造方法
JP6056914B2 (ja) 樹脂付リードフレーム、半導体装置および照明装置
JP5998609B2 (ja) 光半導体装置
JP6123200B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5573176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02