JP6350683B2 - Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム - Google Patents
Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム Download PDFInfo
- Publication number
- JP6350683B2 JP6350683B2 JP2017001202A JP2017001202A JP6350683B2 JP 6350683 B2 JP6350683 B2 JP 6350683B2 JP 2017001202 A JP2017001202 A JP 2017001202A JP 2017001202 A JP2017001202 A JP 2017001202A JP 6350683 B2 JP6350683 B2 JP 6350683B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- die pad
- package
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Description
このような半導体装置に用いられるリードフレームの場合、上述した従来のリードフレームと異なり、縦横の格子状のタイバーを設けることなく、互いに隣接するダイパッド同士およびリード部同士を連結する方が、1つのリードフレーム中の素子の面付け数を多くすることができ、リードフレームを効率良く製造することができる。
以下、図面を参照して本発明の第1の実施の形態について説明する。図1乃至図10は本発明の第1の実施の形態を示す図である。
まず、図1乃至図4により、本実施の形態によるLED素子搭載用リードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの全体平面図であり、図2は、図1のA部拡大図である。また、図3は、図2のB−B線断面図であり、図4(a)−(b)は、補強片の変形例を示す図である。
次に、図5および図6により、図1乃至図4に示すリードフレームを用いて作製されたLEDパッケージの一実施の形態について説明する。図5および図6は、それぞれLEDパッケージ(SONタイプ)を示す断面図および平面図である。
次に、図1乃至図4に示すリードフレーム10の製造方法について、図7(a)−(f)を用いて説明する。
次に、図5および図6に示すLEDパッケージ20の製造方法について、図8(a)−(d)、図9(a)−(e)、および図10(a)−(b)を用いて説明する。
以下、本実施の形態によるリードフレームの各種変形例(変形例1−1〜変形例1−4)について、図11乃至図14を参照して説明する。図11乃至図14は、それぞれリードフレームの変形例を示す部分拡大平面図(図2に対応する図)である。図11乃至図14において、図1乃至図10に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図11は、本実施の形態の一変形例(変形例1−1)によるリードフレーム10Aを示している。図11に示すリードフレーム10Aにおいて、図1乃至図10に示す実施の形態と異なり、ダイパッド25同士を連結するダイパッド連結部53は設けられていない。
図12は、本実施の形態の一変形例(変形例1−2)によるリードフレーム10Bを示している。図12に示すリードフレーム10Bにおいて、図1乃至図10に示す実施の形態と異なり、リード部26同士を連結するリード連結部52は設けられていない。
図13は、本実施の形態の一変形例(変形例1−3)によるリードフレーム10Cを示している。図13に示すリードフレーム10Cにおいて、図1乃至図10に示す実施の形態と異なり、各パッケージ領域14は、1つのダイパッド25と、ダイパッド25の両側に位置する一対のリード部26a、26b(以下、第1のリード部26a、第2のリード部26bともいう)とを有している(3pinタイプ)。
図14は、本実施の形態の一変形例(変形例1−4)によるリードフレーム10Dを示している。図14に示すリードフレーム10Dにおいて、図13に示す変形例1−3と異なり、第1補強片56Aと第2補強片56Bとは、対応するパッケージ領域14に対して互いに反対側に位置している。
次に、本実施の形態によるLEDパッケージの変形例(変形例A〜変形例C)について、図15乃至図17を参照して説明する。図15乃至図17は、それぞれLEDパッケージの変形例を示す断面図(図5に対応する図)である。図15乃至図17において、図5および図6に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図15は、本実施の形態の一変形例(3pinタイプ)によるLEDパッケージ20Aを示している。図15に示すLEDパッケージ20Aにおいて、リードフレーム10は、1つのダイパッド25と、ダイパッド25の両側に位置する一対のリード部26a、26b(第1のリード部26a、第2のリード部26b)とを有している。
図16は、本実施の形態の一変形例(レンズ付一括モールドタイプ)によるLEDパッケージ20Bを示している。図16に示すLEDパッケージ20Bにおいて、反射樹脂23は、ダイパッド25とリード部26との間に充填されている。他方、図5および図6に示すLEDパッケージ20と異なり、リードフレーム10上には反射樹脂23が設けられていない。
図17は、本実施の形態の一変形例(一括モールドタイプ)によるLEDパッケージ20Cを示している。図17に示すLEDパッケージ20Cにおいて、反射樹脂23を用いることなく、封止樹脂24のみによってLED素子21とボンディングワイヤ22とが一括封止されている。また、ダイパッド25とリード部26との間には、封止樹脂24が充填されている。
次に、図18乃至図20を参照して本発明の第2の実施の形態について説明する。図18乃至図20は本発明の第2の実施の形態を示す図である。図18乃至図20に示す第2の実施の形態は、LED素子21に代えてダイオード等の半導体素子45を用いる点が主として異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図18乃至図20において、第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図18は、本実施の形態によるリードフレーム60を示す断面図である。本実施の形態によるリードフレーム60は、LED素子21に代えてダイオード等の半導体素子45(図18参照)を搭載するためのものであり、めっき層12がリード部26の一部(ボンディングワイヤ22が接続される部分)のみに形成されている。このほかの構成は、図1乃至図3に示すリードフレーム10と同一である。
図19は、本実施の形態による半導体装置65を示している。半導体装置65は、図18に示すリードフレーム60を用いて作製されたものであり、(個片化された)リードフレーム60と、リードフレーム60のダイパッド25に載置された半導体素子45とを備えている。半導体素子45は、例えばダイオード等のディスクリート半導体素子からなっていても良い。また、半導体素子45の端子部45aと、リード部26上に設けられためっき層12とは、ボンディングワイヤ22によって電気的に接続されている。さらに、半導体素子45とボンディングワイヤ22とが封止樹脂24によって封止されている。
次に、図19に示す半導体装置65の製造方法について、図20(a)−(f)を用いて説明する。図20(a)−(f)は、本実施の形態による半導体装置の製造方法を示す図である。
この場合、半導体装置65を製造する工程において(図20(a)−(f))、その途中で反射樹脂23によってリードフレーム60が補強されることがないため、封止樹脂24によって封止されるまでの間、リードフレーム60(図20(e))の変形を防止する必要が生じる。具体的には、半導体素子45を搭載する際、リードフレーム60は、その端面を介してレールにより搬送される場合があり、このときリードフレーム60が変形しないようにする必要がある。また、共晶ボンディングにより半導体素子45をリードフレーム60に接合する場合には、リードフレーム60に熱が加わるため(例えば400℃で10分間熱が加わる等)、この熱によってリードフレーム60の強度が低下することを防止する必要がある。さらに、ワイヤーボンディングの際にもリードフレーム60に熱および衝撃が加わるため、この熱によってリードフレーム60の強度が低下することを防止することも必要である。したがって、反射樹脂23を設ける場合と比べて、より一層リードフレーム60の強度を高めることが求められる。
11 リードフレーム本体
12 めっき層
13 枠体領域
14 パッケージ領域
15 ダイシング領域
20、20A〜20C LEDパッケージ
21 LED素子
22 ボンディングワイヤ(導電部)
23 反射樹脂
24 封止樹脂
25 ダイパッド
26 リード部
30 樹脂付リードフレーム
40 多面付LEDパッケージ
45 半導体素子
52 リード連結部
53 ダイパッド連結部
54 パッケージ領域連結部
56、56A、56B 補強片
56a、56a1、56a2 中間部
56b、56b1、56b2 第1連結部
56c、56c1、56c2 第2連結部
65 半導体装置
Claims (10)
- LED素子搭載用リードフレームにおいて、
枠体領域と、
前記枠体領域内に多列および多段に配置され、各々がLED素子が搭載されるダイパッドと、前記ダイパッドに対してX方向に隣接するリード部とを含むとともに、互いにダイシング領域を介して接続された多数のパッケージ領域とを備え、
一のパッケージ領域内のリード部には、前記X方向に直交するY方向プラス側に向けて延びる少なくとも2本の連結部が連結され、
前記一のパッケージ領域内のダイパッドには、前記Y方向プラス側に向けて延びる少なくとも1本の連結部が連結され、
前記リード部に連結された前記少なくとも2本の連結部のうちの1本の連結部と、前記ダイパッドに連結された前記少なくとも1本の連結部のうちの1本の連結部とで補強片を構成し、それらの連結部が当該補強片の中間部により互いに連結されていることを特徴とするリードフレーム。 - 前記一のパッケージ領域内のダイパッドには、前記Y方向プラス側に向けて延びる少なくとも2本の連結部が連結されていることを特徴とする請求項1記載のリードフレーム。
- 前記一のパッケージ領域内のリード部には、Y方向マイナス側に向けて延びる1本のみの連結部が連結されていることを特徴とする請求項1又は2記載のリードフレーム。
- 前記一のパッケージ領域内のダイパッドには、前記Y方向マイナス側に向けて延びる1本のみの連結部が連結されていることを特徴とする請求項1乃至3のいずれか一項記載のリードフレーム。
- 前記一のパッケージ領域内に、前記一のパッケージ領域内のダイパッド及び前記一のパッケージ領域内のリード部のいずれにも接続されない他の中間部が配置され、前記他の中間部は、前記Y方向マイナス側から見て、前記ダイパッド及び前記リード部に重なる位置に設けられていることを特徴とする請求項1乃至4のいずれか一項記載のリードフレーム。
- LED素子搭載用リードフレームにおいて、
LED素子が搭載されるダイパッドと、
前記ダイパッドに対してX方向に隣接するリード部とを備え、
前記リード部には、前記X方向に直交するY方向プラス側に向けて延びる少なくとも2本の連結部が連結され、
前記ダイパッドには、前記Y方向プラス側に向けて延びる少なくとも1本の連結部が連結され、
前記リード部に連結された前記少なくとも2本の連結部のうちの1本の連結部と、前記ダイパッドに連結された前記少なくとも1本の連結部のうちの1本の連結部とで補強片を構成し、それらの連結部が当該補強片の中間部により互いに連結されていることを特徴とするリードフレーム。 - 前記ダイパッドには、前記Y方向プラス側に向けて延びる少なくとも2本の連結部が連結されていることを特徴とする請求項6記載のリードフレーム。
- 前記リード部には、Y方向マイナス側に向けて延びる1本のみの連結部が連結されていることを特徴とする請求項6又は7記載のリードフレーム。
- 前記ダイパッドには、前記Y方向マイナス側に向けて延びる1本のみの連結部が連結されていることを特徴とする請求項6乃至8のいずれか一項記載のリードフレーム。
- 前記ダイパッド及び前記リード部のいずれにも接続されない他の中間部が配置され、前記他の中間部は、前記Y方向マイナス側から見て、前記ダイパッド及び前記リード部に重なる位置に設けられていることを特徴とする請求項6乃至9のいずれか一項記載のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017001202A JP6350683B2 (ja) | 2017-01-06 | 2017-01-06 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017001202A JP6350683B2 (ja) | 2017-01-06 | 2017-01-06 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012103413A Division JP6071034B2 (ja) | 2012-04-27 | 2012-04-27 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017073568A JP2017073568A (ja) | 2017-04-13 |
JP6350683B2 true JP6350683B2 (ja) | 2018-07-04 |
Family
ID=58537907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017001202A Expired - Fee Related JP6350683B2 (ja) | 2017-01-06 | 2017-01-06 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6350683B2 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134376A (ja) * | 2005-11-08 | 2007-05-31 | Akita Denshi Systems:Kk | 発光ダイオード装置及びその製造方法 |
JP2008282917A (ja) * | 2007-05-09 | 2008-11-20 | C I Kasei Co Ltd | 発光装置および発光装置を作製する基板用リードフレーム |
JP2011119557A (ja) * | 2009-12-07 | 2011-06-16 | Sony Corp | 発光装置及びその製造方法 |
WO2011086652A1 (ja) * | 2010-01-13 | 2011-07-21 | パナソニック株式会社 | 発光装置およびこれを用いた面光源装置 |
JP5573176B2 (ja) * | 2010-01-14 | 2014-08-20 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP5587625B2 (ja) * | 2010-02-01 | 2014-09-10 | アピックヤマダ株式会社 | リードフレーム及びledパッケージ用基板 |
JP2012028699A (ja) * | 2010-07-27 | 2012-02-09 | Panasonic Corp | 半導体装置、リードフレーム集合体及びその製造方法 |
JPWO2012036281A1 (ja) * | 2010-09-17 | 2014-02-03 | ローム株式会社 | 半導体発光装置、その製造方法、および表示装置 |
JP2012234955A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | Ledパッケージ及びその製造方法 |
JP5706254B2 (ja) * | 2011-07-05 | 2015-04-22 | 株式会社東芝 | 半導体装置 |
CN103000783A (zh) * | 2011-09-19 | 2013-03-27 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
DE102011056700A1 (de) * | 2011-12-20 | 2013-06-20 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil |
-
2017
- 2017-01-06 JP JP2017001202A patent/JP6350683B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017073568A (ja) | 2017-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5714621B2 (ja) | 樹脂付リードフレームおよび半導体装置の製造方法 | |
JP5971552B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP5904001B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6349648B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP2013161870A (ja) | リードフレーム部材、樹脂付リードフレーム部材および半導体装置 | |
JP6071034B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP2015144270A (ja) | Led素子搭載用リードフレーム、led素子搭載用樹脂付きリードフレーム及び半導体装置 | |
JP6202153B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6350683B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP5888098B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6414405B2 (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170110 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6350683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |