JP5888098B2 - Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム - Google Patents
Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム Download PDFInfo
- Publication number
- JP5888098B2 JP5888098B2 JP2012103456A JP2012103456A JP5888098B2 JP 5888098 B2 JP5888098 B2 JP 5888098B2 JP 2012103456 A JP2012103456 A JP 2012103456A JP 2012103456 A JP2012103456 A JP 2012103456A JP 5888098 B2 JP5888098 B2 JP 5888098B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- package
- region
- lead
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
以下、図面を参照して本発明の第1の実施の形態について説明する。図1乃至図9は本発明の第1の実施の形態を示す図である。
まず、図1乃至図3により、本実施の形態によるLED素子搭載用リードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの全体平面図であり、図2は、図1のA部拡大図であり、図3は、図2のB−B線断面図である。
次に、図4および図5により、図1乃至図3に示すリードフレームを用いて作製されたLEDパッケージの一実施の形態について説明する。図4および図5は、それぞれLEDパッケージ(SONタイプ)を示す断面図および平面図である。
次に、図1乃至図3に示すリードフレーム10の製造方法について、図6(a)−(f)を用いて説明する。
次に、図4および図5に示すLEDパッケージ20の製造方法について、図7(a)−(d)、図8(a)−(e)、および図9(a)−(b)を用いて説明する。
以下、本実施の形態によるリードフレームの各種変形例(変形例1−1〜変形例1−2)について、図10および図11を参照して説明する。図10および図11は、それぞれリードフレームの変形例を示す部分拡大平面図(図2に対応する図)である。図10および図11において、図1乃至図9に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図10は、本実施の形態の一変形例(変形例1−1)によるリードフレーム10Aを示している。図10に示すリードフレーム10Aにおいて、図1乃至図9に示す実施の形態と異なり、ダイパッド25同士を連結するダイパッド連結部53は設けられておらず、リード部26同士を連結するリード連結部52が設けられている。
図11は、本実施の形態の一変形例(変形例1−2)によるリードフレーム10Bを示している。図11に示すリードフレーム10Bにおいて、図1乃至図9に示す実施の形態とは、ダイパッド25から延びる傾斜補強片51および傾斜補強片55の向きが異なっている。
次に、本実施の形態によるLEDパッケージの変形例(変形例A〜変形例B)について、図12および図13を参照して説明する。図12および図13は、それぞれLEDパッケージの変形例を示す断面図(図4に対応する図)である。図12および図13において、図4および図5に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図12は、本実施の形態の一変形例(レンズ付一括モールドタイプ)によるLEDパッケージ20Bを示している。図12に示すLEDパッケージ20Bにおいて、反射樹脂23は、ダイパッド25とリード部26との間に充填されている。他方、図4および図5に示すLEDパッケージ20と異なり、リードフレーム10上には反射樹脂23が設けられていない。
図13は、本実施の形態の一変形例(一括モールドタイプ)によるLEDパッケージ20Cを示している。図13に示すLEDパッケージ20Cにおいて、反射樹脂23を用いることなく、封止樹脂24のみによってLED素子21とボンディングワイヤ22とが一括封止されている。また、ダイパッド25とリード部26との間には、封止樹脂24が充填されている。
次に、図14乃至図16を参照して本発明の第2の実施の形態について説明する。図14乃至図16は本発明の第2の実施の形態を示す図である。図14乃至図16に示す第2の実施の形態は、LED素子21に代えてダイオード等の半導体素子45を用いる点が主として異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図14乃至図16において、第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図14は、本実施の形態によるリードフレーム60を示す断面図である。本実施の形態によるリードフレーム60は、LED素子21に代えてダイオード等の半導体素子45(図14参照)を搭載するためのものであり、めっき層12がリード部26の一部(ボンディングワイヤ22が接続される部分)のみに形成されている。このほかの構成は、図1乃至図3に示すリードフレーム10と同一である。
図15は、本実施の形態による半導体装置65を示している。半導体装置65は、図14に示すリードフレーム60を用いて作製されたものであり、(個片化された)リードフレーム60と、リードフレーム60のダイパッド25に載置された半導体素子45とを備えている。半導体素子45は、例えばダイオード等のディスクリート半導体素子からなっていても良い。また、半導体素子45の端子部45aと、リード部26上に設けられためっき層12とは、ボンディングワイヤ22によって電気的に接続されている。さらに、半導体素子45とボンディングワイヤ22とが封止樹脂24によって封止されている。
次に、図15に示す半導体装置65の製造方法について、図16(a)−(f)を用いて説明する。図16(a)−(f)は、本実施の形態による半導体装置の製造方法を示す図である。
11 リードフレーム本体
12 めっき層
13 枠体領域
14 パッケージ領域
15 ダイシング領域
20、20B〜20C LEDパッケージ
21 LED素子
22 ボンディングワイヤ(導電部)
23 反射樹脂
24 封止樹脂
25 ダイパッド
26 リード部
30 樹脂付リードフレーム
40 多面付LEDパッケージ
45 半導体素子
51 傾斜補強片(第2の傾斜補強片)
52 リード連結部
53 ダイパッド連結部
54 パッケージ領域連結部
55 傾斜補強片(第1の傾斜補強片)
65 半導体装置
Claims (10)
- LED素子搭載用リードフレームにおいて、
枠体領域と、
枠体領域内に多列および多段に配置され、各々がLED素子が搭載されるダイパッドと、ダイパッドに隣接するリード部とを含むとともに、互いにダイシング領域を介して接続された多数のパッケージ領域とを備え、
一のパッケージ領域内のダイパッドと、当該パッケージ領域の斜め上方または斜め下方に隣接する他のパッケージ領域内のリード部とは、ダイシング領域に位置する第1の傾斜補強片により連結されていることを特徴とするリードフレーム。 - 前記一のパッケージ領域内のダイパッドと、当該パッケージ領域の上方または下方に隣接する他のパッケージ領域内のリード部とは、ダイシング領域に位置する第2の傾斜補強片により連結されていることを特徴とする請求項1記載のリードフレーム。
- 前記一のパッケージ領域内のリード部は、当該パッケージ領域の上方に隣接する前記他のパッケージ領域内のリード部とリード連結部により連結されていることを特徴とする請求項1または2記載のリードフレーム。
- 樹脂付リードフレームにおいて、
請求項1乃至3のいずれか一項記載のリードフレームと、
リードフレームの各パッケージ領域周縁上に配置された反射樹脂とを備えたことを特徴とする樹脂付リードフレーム。 - 多面付LEDパッケージにおいて、
枠体領域と、枠体領域内に多列および多段に配置され、各々がLED素子が搭載されるダイパッドと、ダイパッドに隣接するリード部とを含むとともに、互いにダイシング領域を介して接続された多数のパッケージ領域とを有するリードフレームであって、一のパッケージ領域内のダイパッドと、当該パッケージ領域の斜め上方または斜め下方に隣接する他のパッケージ領域内のリード部とは、ダイシング領域に位置する第1の傾斜補強片により連結されている、リードフレームと、
リードフレームの各パッケージ領域周縁上に配置された反射樹脂と、
リードフレームの各パッケージ領域のダイパッド上に搭載されたLED素子と、
LED素子と各パッケージ領域のリード部とを接続する導電部と、
LED素子と導電部とを封止する封止樹脂とを備えたことを特徴とする多面付LEDパッケージ。 - 樹脂付リードフレームの製造方法において、
枠体領域と、枠体領域内に多列および多段に配置され、各々がLED素子が搭載されるダイパッドと、ダイパッドに隣接するリード部とを含むとともに、互いにダイシング領域を介して接続された多数のパッケージ領域とを有するリードフレームであって、一のパッケージ領域内のダイパッドと、当該パッケージ領域の斜め上方または斜め下方に隣接する他のパッケージ領域内のリード部とは、ダイシング領域に位置する第1の傾斜補強片により連結されている、リードフレームを作製する工程と、
リードフレームの各パッケージ領域周縁上に反射樹脂を設ける工程とを備えたことを特徴とする樹脂付リードフレームの製造方法。 - LEDパッケージの製造方法において、
請求項6記載の樹脂付リードフレームの製造方法により樹脂付リードフレームを作製する工程と、
樹脂付リードフレームの各ダイパッド上にそれぞれLED素子を搭載する工程と、
各LED素子と各リード部とをそれぞれ導電部により接続する工程と、
封止樹脂により各LED素子と各導電部とをそれぞれ封止する工程と、
反射樹脂およびリードフレームを切断することにより、反射樹脂およびリードフレームをLED素子毎に分離する工程とを備えたことを特徴とするLEDパッケージの製造方法。 - 半導体素子搭載用リードフレームにおいて、
枠体領域と、
枠体領域内に多列および多段に配置され、各々が半導体素子が搭載されるダイパッドと、ダイパッドに隣接するリード部とを含むとともに、互いにダイシング領域を介して接続された多数のパッケージ領域とを備え、
一のパッケージ領域内のダイパッドと、当該パッケージ領域の斜め上方または斜め下方に隣接する他のパッケージ領域内のリード部とは、ダイシング領域に位置する第1の傾斜補強片により連結されていることを特徴とするリードフレーム。 - 前記一のパッケージ領域内のダイパッドと、当該パッケージ領域の上方に隣接する他のパッケージ領域内のリード部とは、ダイシング領域に位置する第2の傾斜補強片により連結されていることを特徴とする請求項8記載のリードフレーム。
- 前記一のパッケージ領域内のリード部は、当該パッケージ領域の上方に隣接する前記他のパッケージ領域内のリード部とリード連結部により連結されていることを特徴とする請求項8または9記載のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012103456A JP5888098B2 (ja) | 2012-04-27 | 2012-04-27 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012103456A JP5888098B2 (ja) | 2012-04-27 | 2012-04-27 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013232508A JP2013232508A (ja) | 2013-11-14 |
JP5888098B2 true JP5888098B2 (ja) | 2016-03-16 |
Family
ID=49678708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012103456A Active JP5888098B2 (ja) | 2012-04-27 | 2012-04-27 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5888098B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015100262A1 (de) | 2015-01-09 | 2016-07-14 | Osram Opto Semiconductors Gmbh | Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119557A (ja) * | 2009-12-07 | 2011-06-16 | Sony Corp | 発光装置及びその製造方法 |
JP5573176B2 (ja) * | 2010-01-14 | 2014-08-20 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP5587625B2 (ja) * | 2010-02-01 | 2014-09-10 | アピックヤマダ株式会社 | リードフレーム及びledパッケージ用基板 |
-
2012
- 2012-04-27 JP JP2012103456A patent/JP5888098B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013232508A (ja) | 2013-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5177316B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム | |
JP5971552B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP5904001B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP5970835B2 (ja) | リードフレーム部材、樹脂付リードフレーム部材および半導体装置 | |
JP6071034B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP2015144270A (ja) | Led素子搭載用リードフレーム、led素子搭載用樹脂付きリードフレーム及び半導体装置 | |
JP6202153B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP5888098B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6350683B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6414405B2 (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5888098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |