JP6065081B2 - リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents
リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6065081B2 JP6065081B2 JP2015195965A JP2015195965A JP6065081B2 JP 6065081 B2 JP6065081 B2 JP 6065081B2 JP 2015195965 A JP2015195965 A JP 2015195965A JP 2015195965 A JP2015195965 A JP 2015195965A JP 6065081 B2 JP6065081 B2 JP 6065081B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting member
- element mounting
- plating
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Description
以下、本発明の第1の実施の形態について、図1乃至図6を参照して説明する。
まず、図1により、本実施の形態によるリードフレームの概略について説明する。図1は、本実施の形態によるリードフレームを示す断面図である。
次に、図2により、本実施の形態による半導体装置について説明する。図2は、本実施の形態による半導体装置(SONタイプ)を示す断面図である。以下において、半導体素子21がLED素子からなる場合について説明するが、上述したように、半導体素子21としてLED素子以外の半導体素子を用いることも勿論可能である。
次に、図1に示すリードフレーム10の製造方法について、図3(a)−(i)を用いて説明する。図3(a)−(i)は、本実施の形態によるリードフレームの製造方法を示す断面図である。なお図3(a)−(i)において、リードフレーム10が複数の半導体素子載置部材11および複数のリード部12を有する場合を例にとって説明する。
次に、図2に示す半導体装置20の製造方法について、図4(a)−(g)により説明する。図4(a)−(g)は、本実施の形態による半導体装置の製造方法を示す断面図である。
次にこのような構成からなる本実施の形態の作用について、図5および図6(a)(b)を用いて説明する。図5は、本実施の形態による半導体装置が配線基板上に配置されている状態を示す断面図である。図6(a)は、図5のVI部拡大図であって、はんだ(接続はんだ部)による接続前の状態を示す図であり、図6(b)は、図5のVI部拡大図であって、はんだ(接続はんだ部)による接続後の状態を示す図である。
次に、本発明の第2の実施の形態によるリードフレームおよび半導体装置について、図7および図8を参照して説明する。図7は、本実施の形態によるリードフレームを示す断面図であり、図8は、本実施の形態による半導体装置を示す断面図である。図7および図8に示す実施の形態は、半導体素子載置部材11の外面11bおよびリード部12の外面12bに連なる側面11c、11d、12c、12dのうち、めっき部材14、15が形成されていない部分11e、11f、12e、12fに、粗面部18、19を形成した点が異なるものであり、他の構成は上述した図1乃至図6に示す実施の形態と略同一である。図7および図8において、図1乃至図6に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
次に、本発明の第3の実施の形態によるリードフレームおよび半導体装置について、図9および図10を参照して説明する。図9は、本実施の形態によるリードフレームを示す断面図であり、図10は、本実施の形態による半導体装置を示す断面図である。図9および図10に示す実施の形態は、半導体素子載置部材11の周囲に、リード部12が2つ設けられている点が異なるものであり、他の構成は上述した図1乃至図6に示す実施の形態と略同一である。図9および図10において、図1乃至図6に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
11 半導体素子載置部材
11a 内面
11b 外面
11c、11d 側面
12 リード部
12a 内面
12b 外面
12c、12d 側面
14、15 めっき部材
16 第1の反射用めっき層
17 第2の反射用めっき層
18、19 粗面部
20、60、80 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部)
23 外側樹脂部
24 封止樹脂部
Claims (10)
- 半導体装置を構成するリードフレームにおいて、
LED素子を載置する半導体素子載置部材と、
半導体素子載置部材の周囲に設けられ、LED素子と電気的に接続されるリード部と、
半導体素子載置部材とリード部との間の空間に充填された外側樹脂部とを備え、
半導体素子載置部材およびリード部は、それぞれ外面を有し、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に、配線用のめっき部材が形成され、かつ当該外面に連なる側面の一部にもめっき部材が形成され、
側面の一部に形成されためっき部材は、外側樹脂部によって覆われ、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面のうち、めっき部材が形成されていない部分に、樹脂との密着性を高める粗面部を形成したことを特徴とするリードフレーム。 - 半導体装置において、
半導体素子載置部材と、
半導体素子載置部材の周囲に設けられたリード部と、
半導体素子載置部材上に載置されたLED素子と、
リード部とLED素子とを電気的に接続する導電部と、
LED素子と導電部とを封止する封止樹脂部と、
半導体素子載置部材とリード部との間の空間に充填された外側樹脂部とを備え、 半導体素子載置部材およびリード部は、それぞれ外面を有し、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に、配線用のめっき部材が形成され、かつ当該外面に連なる側面の一部にもめっき部材が形成され、
側面の一部に形成されためっき部材は、外側樹脂部によって覆われ、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面のうち、めっき部材が形成されていない部分に、樹脂との密着性を高める粗面部を形成したことを特徴とする半導体装置。 - 半導体装置を構成するリードフレームの製造方法において、
金属基板を準備する工程と、
金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、LED素子を載置するとともに外面を有する半導体素子載置部材と、半導体素子載置部材の周囲に設けられ、LED素子と電気的に接続されるとともに外面を有するリード部とを形成する工程と、
半導体素子載置部材およびリード部の表裏に、それぞれ所望パターンを有するめっき用レジスト層を形成する工程と、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に、めっきにより配線用のめっき部材を形成し、かつ当該外面に連なる側面の一部にもめっきによりめっき部材を形成する工程と、
半導体素子載置部材およびリード部の表裏からめっき用レジスト層を除去する工程と、
半導体素子載置部材とリード部との間の空間に外側樹脂部を充填する工程とを備え、
側面の一部に形成されためっき部材は、外側樹脂部によって覆われ、
めっき用レジスト層を除去する工程の後、外面に連なる側面のうちめっき部材が形成されていない部分に、樹脂との密着性を高める粗面部を形成する工程が設けられていることを特徴とするリードフレームの製造方法。 - 半導体装置を構成するリードフレームにおいて、
LED素子を載置する半導体素子載置部材と、
半導体素子載置部材の周囲に設けられ、LED素子と電気的に接続されるリード部と、
半導体素子載置部材とリード部との間の空間に充填された外側樹脂部とを備え、
半導体素子載置部材およびリード部は、それぞれ外面を有し、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に、配線用のめっき部材が形成され、かつ当該外面に連なるとともに半導体素子載置部材とリード部との間の空間側に位置する側面の途中までめっき部材が形成され、
側面の一部に形成されためっき部材は、外側樹脂部によって覆われていることを特徴とするリードフレーム。 - 半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面は、外面から外側に遠ざかる方向に傾斜した傾斜面からなることを特徴とする請求項4記載のリードフレーム。
- 半導体装置において、
半導体素子載置部材と、
半導体素子載置部材の周囲に設けられたリード部と、
半導体素子載置部材上に載置されたLED素子と、
リード部とLED素子とを電気的に接続する導電部と、
LED素子と導電部とを封止する封止樹脂部と、
半導体素子載置部材とリード部との間の空間に充填された外側樹脂部とを備え、 半導体素子載置部材およびリード部は、それぞれ外面を有し、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に、配線用のめっき部材が形成され、かつ当該外面に連なるとともに半導体素子載置部材とリード部との間の空間側に位置する側面の途中までめっき部材が形成され、
側面の一部に形成されためっき部材は、外側樹脂部によって覆われていることを特徴とする半導体装置。 - 前記外側樹脂部は、LED素子を取り囲む凹部を有し、封止樹脂部は、外側樹脂部の凹部内に充填されていることを特徴とする請求項6記載の半導体装置。
- 半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面は、外面から外側に遠ざかる方向に傾斜した傾斜面からなることを特徴とする請求項6または7記載の半導体装置。
- 半導体装置を構成するリードフレームの製造方法において、
金属基板を準備する工程と、
金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、LED素子を載置するとともに外面を有する半導体素子載置部材と、半導体素子載置部材の周囲に設けられ、LED素子と電気的に接続されるとともに外面を有するリード部とを形成する工程と、
半導体素子載置部材およびリード部の表裏に、それぞれ所望パターンを有するめっき用レジスト層を形成する工程と、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に、めっきにより配線用のめっき部材を形成し、かつ当該外面に連なるとともに半導体素子載置部材とリード部との間の空間側に位置する側面の途中までめっきによりめっき部材を形成する工程と、
半導体素子載置部材およびリード部の表裏からめっき用レジスト層を除去する工程と、
半導体素子載置部材とリード部との間の空間に外側樹脂部を充填する工程とを備え、
側面の一部に形成されためっき部材は、外側樹脂部によって覆われていることを特徴とするリードフレームの製造方法。 - 半導体装置の製造方法において、
請求項9記載のリードフレームの製造方法によりリードフレームを製造する工程と、
リードフレームの半導体素子載置部材上にLED素子を載置する工程と、
LED素子とリード部とを導電部により接続する工程と、
LED素子と導電部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015195965A JP6065081B2 (ja) | 2015-10-01 | 2015-10-01 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015195965A JP6065081B2 (ja) | 2015-10-01 | 2015-10-01 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014147907A Division JP5817894B2 (ja) | 2014-07-18 | 2014-07-18 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016026398A JP2016026398A (ja) | 2016-02-12 |
JP6065081B2 true JP6065081B2 (ja) | 2017-01-25 |
Family
ID=55303635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015195965A Active JP6065081B2 (ja) | 2015-10-01 | 2015-10-01 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6065081B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101999594B1 (ko) * | 2018-02-23 | 2019-10-01 | 해성디에스 주식회사 | 반도체 패키지 기판 제조방법, 이를 이용하여 제조된 반도체 패키지 기판, 반도체 패키지 제조방법 및 이를 이용하여 제조된 반도체 패키지 |
JP7174240B2 (ja) | 2018-11-30 | 2022-11-17 | 日亜化学工業株式会社 | 発光装置の製造方法 |
JP6947988B2 (ja) | 2019-01-28 | 2021-10-13 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077268A (ja) * | 1999-06-28 | 2001-03-23 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置およびその製造方法 |
JP2001077277A (ja) * | 1999-09-03 | 2001-03-23 | Sony Corp | 半導体パッケージおよび半導体パッケージ製造方法 |
JP4574868B2 (ja) * | 2001-01-12 | 2010-11-04 | ローム株式会社 | 半導体装置 |
JP2006093559A (ja) * | 2004-09-27 | 2006-04-06 | Sumitomo Metal Mining Package Materials Co Ltd | リードフレームおよびその製造方法 |
JP4857594B2 (ja) * | 2005-04-26 | 2012-01-18 | 大日本印刷株式会社 | 回路部材、及び回路部材の製造方法 |
JP2008192635A (ja) * | 2007-01-31 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 光半導体装置、リードフレームおよび光半導体装置の製造方法 |
JP2009065002A (ja) * | 2007-09-07 | 2009-03-26 | Nichia Corp | 発光装置 |
-
2015
- 2015-10-01 JP JP2015195965A patent/JP6065081B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016026398A (ja) | 2016-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5573176B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5582382B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5710128B2 (ja) | 樹脂付リードフレームの製造方法 | |
JP6205686B2 (ja) | 光半導体装置 | |
JP6103409B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置 | |
JP5817894B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5758459B2 (ja) | 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法 | |
JP6065081B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6115836B2 (ja) | 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法 | |
JP2017076806A (ja) | 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法 | |
JP6026397B2 (ja) | 樹脂付リードフレームの製造方法 | |
JP6103410B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置 | |
JP5939474B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5908874B2 (ja) | 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法 | |
JP2015201608A (ja) | 樹脂付リードフレームおよびその製造方法、ならびにledパッケージおよびその製造方法 | |
JP2014060370A (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP5941614B2 (ja) | 半導体装置およびその製造方法 | |
JP6202153B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6115058B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP5888098B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6155584B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6111628B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP2015195389A (ja) | 半導体装置およびその製造方法 | |
JP2015230953A (ja) | 樹脂付リードフレームおよびその製造方法、リードフレーム、ならびにledパッケージおよびその製造方法 | |
JP6123200B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6065081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |