JP2001077277A - 半導体パッケージおよび半導体パッケージ製造方法 - Google Patents
半導体パッケージおよび半導体パッケージ製造方法Info
- Publication number
- JP2001077277A JP2001077277A JP24991399A JP24991399A JP2001077277A JP 2001077277 A JP2001077277 A JP 2001077277A JP 24991399 A JP24991399 A JP 24991399A JP 24991399 A JP24991399 A JP 24991399A JP 2001077277 A JP2001077277 A JP 2001077277A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- etching
- package
- cross
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高密度実装でき、しかも組み立て時ハンドリ
ング性を向上しながら製造コストを低減することができ
る半導体パッケージおよびその製造方法を実現する。 【解決手段】 リードフレームＬＦのリード部に、リー
ド露出面１ａおよびアイランド（ダイパッド）１ｂを残
すようにハーフエッチング処理を施してインナーリード
１を形成するので、リードフレーム状態での曲げ加工や
アウターリードの曲げ加工を不要として製造コストを低
減する。また、曲げ加工を不要にした為、リード露出面
の面均一性が保たれ、これにより基板実装時のハンドリ
ング性が向上する。さらに、リードレス化によりパッケ
ージ自体の占有高さおよび占有面積が小さくなるので、
高密度実装することが可能になる。
ング性を向上しながら製造コストを低減することができ
る半導体パッケージおよびその製造方法を実現する。 【解決手段】 リードフレームＬＦのリード部に、リー
ド露出面１ａおよびアイランド（ダイパッド）１ｂを残
すようにハーフエッチング処理を施してインナーリード
１を形成するので、リードフレーム状態での曲げ加工や
アウターリードの曲げ加工を不要として製造コストを低
減する。また、曲げ加工を不要にした為、リード露出面
の面均一性が保たれ、これにより基板実装時のハンドリ
ング性が向上する。さらに、リードレス化によりパッケ
ージ自体の占有高さおよび占有面積が小さくなるので、
高密度実装することが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを気
密封止する中空構造の半導体パッケージおよび該半導体
パッケージの製造方法に関する。
密封止する中空構造の半導体パッケージおよび該半導体
パッケージの製造方法に関する。
【０００２】
【従来の技術】近年、受光素子などの半導体チップを搭
載する中空構造の半導体パッケージでは、低コスト化を
目的として、パッケージベースに樹脂を採用したものが
知られている。図８は、この種の半導体パッケージの構
造例を示す側断面図である。図８に図示するＤＩＰ型の
半導体パッケージは、中空部１５を形成するようパッケ
ージ樹脂を断面視略凹状にモールドしてパッケージ本体
１３とリードフレーム（図示略）のリード端子１１とを
一体成形した後、この中空部１５の底面に実装される半
導体チップ１０の電極パッドとインナーリード１１ａと
をワイヤ１２にてボンディングしてからシール材１４ａ
にてパッケージ本体１３の上端部とシールガラス１４と
を接合して中空部１５を塞ぎ、半導体チップ１０を気密
封止する構造となっている。なお、リードフレームから
切り離されたリード端子１１は、曲げ加工されてアウタ
ーリード１１ｂとなる。
載する中空構造の半導体パッケージでは、低コスト化を
目的として、パッケージベースに樹脂を採用したものが
知られている。図８は、この種の半導体パッケージの構
造例を示す側断面図である。図８に図示するＤＩＰ型の
半導体パッケージは、中空部１５を形成するようパッケ
ージ樹脂を断面視略凹状にモールドしてパッケージ本体
１３とリードフレーム（図示略）のリード端子１１とを
一体成形した後、この中空部１５の底面に実装される半
導体チップ１０の電極パッドとインナーリード１１ａと
をワイヤ１２にてボンディングしてからシール材１４ａ
にてパッケージ本体１３の上端部とシールガラス１４と
を接合して中空部１５を塞ぎ、半導体チップ１０を気密
封止する構造となっている。なお、リードフレームから
切り離されたリード端子１１は、曲げ加工されてアウタ
ーリード１１ｂとなる。
【０００３】次に、図９はアウターリード１１ｂを持た
ない、所謂リードレス化された半導体パッケージの構造
例を示す断面図であり、図８に図示した各部と共通する
要素には同一の番号を付し、その説明を省略する。図９
に示すＤＩＰ型の半導体パッケージが図８に図示したも
のと相違する点は、パッケージ本体１３とリードフレー
ム（図示略）のリード端子１１とを樹脂モールドにて一
体成形する以前に、予めリードフレーム状態のリード端
子１１に段差を付ける曲げ加工を施してインナーリード
１１ａを形成することにあり、こうした点を除けば図８
とほぼ同一のパッケージ構造を有する。
ない、所謂リードレス化された半導体パッケージの構造
例を示す断面図であり、図８に図示した各部と共通する
要素には同一の番号を付し、その説明を省略する。図９
に示すＤＩＰ型の半導体パッケージが図８に図示したも
のと相違する点は、パッケージ本体１３とリードフレー
ム（図示略）のリード端子１１とを樹脂モールドにて一
体成形する以前に、予めリードフレーム状態のリード端
子１１に段差を付ける曲げ加工を施してインナーリード
１１ａを形成することにあり、こうした点を除けば図８
とほぼ同一のパッケージ構造を有する。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来の中空構造を備える半導体パッケージの内、（イ）ア
ウターリード１１ｂを有する半導体パッケージ（図８参
照）では、プリント配線基板に穿設される挿入穴（スル
ーホール等）にアウターリード１１ｂを挿入し、この挿
入穴の周囲電極とアウターリード１１ｂとをハンダ接合
することで基板実装する形態となる。
来の中空構造を備える半導体パッケージの内、（イ）ア
ウターリード１１ｂを有する半導体パッケージ（図８参
照）では、プリント配線基板に穿設される挿入穴（スル
ーホール等）にアウターリード１１ｂを挿入し、この挿
入穴の周囲電極とアウターリード１１ｂとをハンダ接合
することで基板実装する形態となる。
【０００５】かかる実装形態では、プリント配線基板の
各挿入穴へそれぞれ対応するアウターリード１１ｂを一
斉に挿入しなければならない為、基板実装時のハンドリ
ングが難しいという問題や、パッケージ自体の占有高さ
および占有面積が比較的大きい為に高密度実装には不向
きとなる欠点もある。また、アウターリード１１ｂを有
する半導体パッケージでは、アウターリード１１ｂが挿
入穴に正対するように、所要の寸法精度で曲げ加工して
おく必要があり、そうした加工が製造コスト低減を阻む
一要因にもなっている。
各挿入穴へそれぞれ対応するアウターリード１１ｂを一
斉に挿入しなければならない為、基板実装時のハンドリ
ングが難しいという問題や、パッケージ自体の占有高さ
および占有面積が比較的大きい為に高密度実装には不向
きとなる欠点もある。また、アウターリード１１ｂを有
する半導体パッケージでは、アウターリード１１ｂが挿
入穴に正対するように、所要の寸法精度で曲げ加工して
おく必要があり、そうした加工が製造コスト低減を阻む
一要因にもなっている。
【０００６】（ロ）一方、アウターリード１１ｂを持た
ない半導体パッケージ（図９参照）は、リードレス化に
よりパッケージ自体の占有高さおよび占有面積が比較的
小さく高密度実装向きである。しかしながら、リードレ
ス化するには、上述したように、リードフレーム状態の
リード端子１１に段差を付ける曲げ加工を施してインナ
ーリード１１ａを形成しなければならず、その曲げ加工
精度がばらつくと、図１０に示すように、パッケージ本
体１３のチップマウント面ＣＭとインナーリード面ＩＬ
とが不揃いとなって両者の面均一性を確保し得なくな
る。面均一性が確保できなくなると、ボンディング不良
などの不具合を引き起こす要因になる虞があり、一方、
面均一性を保つべく曲げ加工精度の向上を図れば、製造
コスト高を招致してしまうという相反した問題が生じて
いる。
ない半導体パッケージ（図９参照）は、リードレス化に
よりパッケージ自体の占有高さおよび占有面積が比較的
小さく高密度実装向きである。しかしながら、リードレ
ス化するには、上述したように、リードフレーム状態の
リード端子１１に段差を付ける曲げ加工を施してインナ
ーリード１１ａを形成しなければならず、その曲げ加工
精度がばらつくと、図１０に示すように、パッケージ本
体１３のチップマウント面ＣＭとインナーリード面ＩＬ
とが不揃いとなって両者の面均一性を確保し得なくな
る。面均一性が確保できなくなると、ボンディング不良
などの不具合を引き起こす要因になる虞があり、一方、
面均一性を保つべく曲げ加工精度の向上を図れば、製造
コスト高を招致してしまうという相反した問題が生じて
いる。
【０００７】そこで本発明は、このような事情に鑑みて
なされたもので、高密度実装でき、しかも組み立て時ハ
ンドリング性を向上しながら製造コストを低減すること
ができる半導体パッケージおよび半導体パッケージ製造
方法を提供することを目的としている。
なされたもので、高密度実装でき、しかも組み立て時ハ
ンドリング性を向上しながら製造コストを低減すること
ができる半導体パッケージおよび半導体パッケージ製造
方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の半導体パッケージでは、リードフ
レームのリード下面側両端部に、基板実装面となるリー
ド露出面を残すよう当該リード下面側をエッチングして
形成されるインナーリードと、前記インナーリードに施
されたエッチング部分と共に一体的に樹脂モールドさ
れ、中空部を形成するよう断面視略凹状に成形されるパ
ッケージ本体部とを具備することを特徴とする。
め、請求項１に記載の半導体パッケージでは、リードフ
レームのリード下面側両端部に、基板実装面となるリー
ド露出面を残すよう当該リード下面側をエッチングして
形成されるインナーリードと、前記インナーリードに施
されたエッチング部分と共に一体的に樹脂モールドさ
れ、中空部を形成するよう断面視略凹状に成形されるパ
ッケージ本体部とを具備することを特徴とする。
【０００９】請求項２に記載の半導体パッケージでは、
リードフレームのリード下面側両端部に、基板実装面と
なるリード露出面を残すと共に、リード断面がテーパ形
状になるよう当該リード下面側をエッチングして形成さ
れるインナーリードと、前記インナーリードに施された
エッチング部分と共に一体的に樹脂モールドされ、中空
部を形成するよう断面視略凹状に成形されるパッケージ
本体部とを具備することを特徴とする。
リードフレームのリード下面側両端部に、基板実装面と
なるリード露出面を残すと共に、リード断面がテーパ形
状になるよう当該リード下面側をエッチングして形成さ
れるインナーリードと、前記インナーリードに施された
エッチング部分と共に一体的に樹脂モールドされ、中空
部を形成するよう断面視略凹状に成形されるパッケージ
本体部とを具備することを特徴とする。
【００１０】請求項３に記載の半導体パッケージでは、
リードフレームのリード下面側両端部に、基板実装面と
なるリード露出面を残すと共に、リード上面側中央部に
チップ搭載されるアイランドを残すよう当該リード下面
側をエッチングして形成されるインナーリードと、前記
インナーリードに施されたエッチング部分と共に一体的
に樹脂モールドされ、中空部を形成するよう断面視略凹
状に成形されるパッケージ本体部とを具備することを特
徴とする。
リードフレームのリード下面側両端部に、基板実装面と
なるリード露出面を残すと共に、リード上面側中央部に
チップ搭載されるアイランドを残すよう当該リード下面
側をエッチングして形成されるインナーリードと、前記
インナーリードに施されたエッチング部分と共に一体的
に樹脂モールドされ、中空部を形成するよう断面視略凹
状に成形されるパッケージ本体部とを具備することを特
徴とする。
【００１１】請求項４に記載の半導体パッケージでは、
リードフレームのリード下面側両端部に、基板実装面と
なるリード露出面を残すよう当該リード下面側をエッチ
ングすると共に、リード下面側のリードカット部分をエ
ッチングして形成されるインナーリードと、前記インナ
ーリードに施されたエッチング部分と共に一体的に樹脂
モールドされ、中空部を形成するよう断面視略凹状に成
形されるパッケージ本体部とを具備することを特徴とし
ている。
リードフレームのリード下面側両端部に、基板実装面と
なるリード露出面を残すよう当該リード下面側をエッチ
ングすると共に、リード下面側のリードカット部分をエ
ッチングして形成されるインナーリードと、前記インナ
ーリードに施されたエッチング部分と共に一体的に樹脂
モールドされ、中空部を形成するよう断面視略凹状に成
形されるパッケージ本体部とを具備することを特徴とし
ている。
【００１２】請求項５に記載の半導体パッケージの製造
方法では、リードフレームのリード下面側両端部に、基
板実装面となるリード露出面を残すよう当該リード下面
側をエッチングしてインナーリードを形成するリード形
成過程と、前記リード形成過程にてインナーリードに施
されたエッチング部分と共に一体的に樹脂モールドし
て、中空部を形成するよう断面視略凹状のパッケージ本
体部を成形する成形過程とを具備することを特徴とす
る。
方法では、リードフレームのリード下面側両端部に、基
板実装面となるリード露出面を残すよう当該リード下面
側をエッチングしてインナーリードを形成するリード形
成過程と、前記リード形成過程にてインナーリードに施
されたエッチング部分と共に一体的に樹脂モールドし
て、中空部を形成するよう断面視略凹状のパッケージ本
体部を成形する成形過程とを具備することを特徴とす
る。
【００１３】請求項６に記載の半導体パッケージの製造
方法では、リードフレームのリード下面側両端部に、基
板実装面となるリード露出面を残すと共に、リード断面
がテーパ形状になるよう当該リード下面側をエッチング
してインナーリードを形成するリード形成過程と、前記
リード形成過程にてインナーリードに施されたエッチン
グ部分と共に一体的に樹脂モールドして、中空部を形成
するよう断面視略凹状のパッケージ本体部を成形する成
形過程とを具備することを特徴とする。
方法では、リードフレームのリード下面側両端部に、基
板実装面となるリード露出面を残すと共に、リード断面
がテーパ形状になるよう当該リード下面側をエッチング
してインナーリードを形成するリード形成過程と、前記
リード形成過程にてインナーリードに施されたエッチン
グ部分と共に一体的に樹脂モールドして、中空部を形成
するよう断面視略凹状のパッケージ本体部を成形する成
形過程とを具備することを特徴とする。
【００１４】請求項７に記載の半導体パッケージの製造
方法では、リードフレームのリード下面側両端部に、基
板実装面となるリード露出面を残すと共に、リード上面
側中央部にチップ搭載されるアイランドを残すよう当該
リード下面側をエッチングしてインナーリードを形成す
るリード形成過程と、前記リード形成過程にてインナー
リードに施されたエッチング部分と共に一体的に樹脂モ
ールドして、中空部を形成するよう断面視略凹状のパッ
ケージ本体部を成形する成形過程とを具備することを特
徴とする。
方法では、リードフレームのリード下面側両端部に、基
板実装面となるリード露出面を残すと共に、リード上面
側中央部にチップ搭載されるアイランドを残すよう当該
リード下面側をエッチングしてインナーリードを形成す
るリード形成過程と、前記リード形成過程にてインナー
リードに施されたエッチング部分と共に一体的に樹脂モ
ールドして、中空部を形成するよう断面視略凹状のパッ
ケージ本体部を成形する成形過程とを具備することを特
徴とする。
【００１５】請求項８に記載の半導体パッケージの製造
方法では、リードフレームのリード下面側両端部に、基
板実装面となるリード露出面を残すよう当該リード下面
側をエッチングすると共に、リード下面側のリードカッ
ト部分をエッチングしてインナーリードを形成するリー
ド形成過程と、前記リード形成過程にてインナーリード
に施されたエッチング部分と共に一体的に樹脂モールド
して、中空部を形成するよう断面視略凹状のパッケージ
本体部を成形する成形過程とを具備することを特徴とす
る。
方法では、リードフレームのリード下面側両端部に、基
板実装面となるリード露出面を残すよう当該リード下面
側をエッチングすると共に、リード下面側のリードカッ
ト部分をエッチングしてインナーリードを形成するリー
ド形成過程と、前記リード形成過程にてインナーリード
に施されたエッチング部分と共に一体的に樹脂モールド
して、中空部を形成するよう断面視略凹状のパッケージ
本体部を成形する成形過程とを具備することを特徴とす
る。
【００１６】本発明では、リードフレームのリード下面
側両端部に、基板実装面となるリード露出面を残すよう
当該リード下面側をエッチングしてインナーリードを形
成するので、従来のように、リードフレーム状態での曲
げ加工やアウターリードの曲げ加工が不要になり、製造
コストを低減し得る。
側両端部に、基板実装面となるリード露出面を残すよう
当該リード下面側をエッチングしてインナーリードを形
成するので、従来のように、リードフレーム状態での曲
げ加工やアウターリードの曲げ加工が不要になり、製造
コストを低減し得る。
【００１７】また、曲げ加工を不要にした為、リード露
出面の面均一性が保たれ、これにより基板実装時のハン
ドリング性が向上する。さらに、リードレス化によりパ
ッケージ自体の占有高さおよび占有面積が小さくなるの
で、高密度実装することが可能になる。
出面の面均一性が保たれ、これにより基板実装時のハン
ドリング性が向上する。さらに、リードレス化によりパ
ッケージ自体の占有高さおよび占有面積が小さくなるの
で、高密度実装することが可能になる。
【００１８】加えて、エッチング処理によりインナーリ
ードやアイランドの断面形状をテーパ状に形成するの
で、パッケージ本体部からの脱落を防止することが可能
になる。また、エッチング処理によりインナーリードに
チップ搭載されるアイランドを形成するので、半導体チ
ップの耐湿性や放熱特性を向上することができる。さら
に、リード下面側のリードカット部分をエッチングして
おくようにしたので、リードフレームから個片カットす
る際に切断加工し易くなるうえ、その切断加工により生
じる切断バリの影響を回避することができる。
ードやアイランドの断面形状をテーパ状に形成するの
で、パッケージ本体部からの脱落を防止することが可能
になる。また、エッチング処理によりインナーリードに
チップ搭載されるアイランドを形成するので、半導体チ
ップの耐湿性や放熱特性を向上することができる。さら
に、リード下面側のリードカット部分をエッチングして
おくようにしたので、リードフレームから個片カットす
る際に切断加工し易くなるうえ、その切断加工により生
じる切断バリの影響を回避することができる。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の一形態について説明する。図１は実施の一形態によ
る半導体パッケージの構造を示す断面図である。この図
において、図８および図９に図示した従来例と共通する
構成要素には同一の番号を付し、その説明を省略する。
施の一形態について説明する。図１は実施の一形態によ
る半導体パッケージの構造を示す断面図である。この図
において、図８および図９に図示した従来例と共通する
構成要素には同一の番号を付し、その説明を省略する。
【００２０】図１に示す半導体パッケージが、図８およ
び図９に図示した従来例と相違する点は、リードフレー
ムを製作する工程において、フレーム形状加工と同時に
リード部に周知のハーフエッチング処理を施してインナ
ーリード１を形成することにある。具体的には、図２に
示すように、リードフレームＬＦのリード部においてリ
ード露出面１ａおよびアイランド（ダイパッド）１ｂを
残すように、エッチング箇所ＥＰ１〜ＥＰ３にハーフエ
ッチング処理を施してインナーリード１を形成する。
び図９に図示した従来例と相違する点は、リードフレー
ムを製作する工程において、フレーム形状加工と同時に
リード部に周知のハーフエッチング処理を施してインナ
ーリード１を形成することにある。具体的には、図２に
示すように、リードフレームＬＦのリード部においてリ
ード露出面１ａおよびアイランド（ダイパッド）１ｂを
残すように、エッチング箇所ＥＰ１〜ＥＰ３にハーフエ
ッチング処理を施してインナーリード１を形成する。
【００２１】なお、図２に示す一例では、半導体チップ
１０の耐湿性および放熱特性の向上を図る為、アイラン
ド（ダイパッド）１ｂを形成する態様としているが、こ
れに限らずアイランド（ダイパッド）１ｂを設けない態
様としても勿論構わない。
１０の耐湿性および放熱特性の向上を図る為、アイラン
ド（ダイパッド）１ｂを形成する態様としているが、こ
れに限らずアイランド（ダイパッド）１ｂを設けない態
様としても勿論構わない。
【００２２】リードフレームＬＦ中のインナーリード１
およびアイランド（ダイパッド）１ｂは、ハーフエッチ
ング処理により図３に示す断面形状に形成される。すな
わち、インナーリード１は、図３（ａ）に図示するよう
に、リード露出面１ａ側から上部へ広がるテーパ状断面
に形成され、一方、アイランド（ダイパッド）１ｂは同
図（ｂ）に図示するように、チップマウント面から下部
へ広がるテーパ状断面に形成される。このような断面形
状にすることで、射出成形されるパッケージ本体１３か
らの脱落を防止することができる。なお、インナーリー
ド１およびアイランド（ダイパッド）１ｂの断面形状
は、テーパ状断面に限定されず、例えばテーパの途中で
段差を付けて更に脱落し難い断面形状にするなど種々変
形が可能である。
およびアイランド（ダイパッド）１ｂは、ハーフエッチ
ング処理により図３に示す断面形状に形成される。すな
わち、インナーリード１は、図３（ａ）に図示するよう
に、リード露出面１ａ側から上部へ広がるテーパ状断面
に形成され、一方、アイランド（ダイパッド）１ｂは同
図（ｂ）に図示するように、チップマウント面から下部
へ広がるテーパ状断面に形成される。このような断面形
状にすることで、射出成形されるパッケージ本体１３か
らの脱落を防止することができる。なお、インナーリー
ド１およびアイランド（ダイパッド）１ｂの断面形状
は、テーパ状断面に限定されず、例えばテーパの途中で
段差を付けて更に脱落し難い断面形状にするなど種々変
形が可能である。
【００２３】リード露出面１ａおよびアイランド（ダイ
パッド）１ｂを残し、かつテーパ状断面を持つようにハ
ーフエッチング処理されたリードフレームＬＦは、図４
に図示する状態でモールド金型２０，２１内に固定保持
され、この状態で耐湿性を有するパッケージ樹脂をキャ
ビティ部分２２ａ〜２２ｅに射出充填する。これによ
り、図５に示すように、エッチング箇所ＥＰ１〜ＥＰ３
にパッケージ樹脂が回り込み、リードフレームＬＦと中
空部１５を形成する断面視略凹状のパッケージ本体１３
とが一体成形される。なお、リードフレームＬＦに対し
て施す外装メッキは、この射出成形後に行っても良い
し、あるいは上述したハーフエッチング処理を施した時
点で行うようにしても良い。
パッド）１ｂを残し、かつテーパ状断面を持つようにハ
ーフエッチング処理されたリードフレームＬＦは、図４
に図示する状態でモールド金型２０，２１内に固定保持
され、この状態で耐湿性を有するパッケージ樹脂をキャ
ビティ部分２２ａ〜２２ｅに射出充填する。これによ
り、図５に示すように、エッチング箇所ＥＰ１〜ＥＰ３
にパッケージ樹脂が回り込み、リードフレームＬＦと中
空部１５を形成する断面視略凹状のパッケージ本体１３
とが一体成形される。なお、リードフレームＬＦに対し
て施す外装メッキは、この射出成形後に行っても良い
し、あるいは上述したハーフエッチング処理を施した時
点で行うようにしても良い。
【００２４】この後、図６に図示するように、パッケー
ジ本体１３の外周に対向して設けられたハーフエッチン
グ箇所ＥＰ１，ＥＰ２においてリードフレームＬＦから
パッケージ本体１３を個片にカットする。ハーフエッチ
ング箇所ＥＰ１，ＥＰ２にてリードカットする理由は、
切断加工し易くすると共に、その切断加工により生じる
切断バリの影響を回避することにある。すなわち、図７
に図示するように、例えばハーフエッチング箇所ＥＰ１
に対向する位置でリードカットすると、切断方向に沿っ
て切断バリＢが発生するが、その切断バリＢはハーフエ
ッチング箇所ＥＰ１内に収まり、リード露出面１ａへの
突出を回避する結果、リード露出面１ａとパッケージ下
端面とが不揃いになるのを防ぎ、良好な面均一性を実現
できる。
ジ本体１３の外周に対向して設けられたハーフエッチン
グ箇所ＥＰ１，ＥＰ２においてリードフレームＬＦから
パッケージ本体１３を個片にカットする。ハーフエッチ
ング箇所ＥＰ１，ＥＰ２にてリードカットする理由は、
切断加工し易くすると共に、その切断加工により生じる
切断バリの影響を回避することにある。すなわち、図７
に図示するように、例えばハーフエッチング箇所ＥＰ１
に対向する位置でリードカットすると、切断方向に沿っ
て切断バリＢが発生するが、その切断バリＢはハーフエ
ッチング箇所ＥＰ１内に収まり、リード露出面１ａへの
突出を回避する結果、リード露出面１ａとパッケージ下
端面とが不揃いになるのを防ぎ、良好な面均一性を実現
できる。
【００２５】こうしてリードカットされたインナーリー
ド１は、互いに独立して電気的に絶縁された状態とな
る。そして、この状態において、パッケージ本体１３の
チップマウント面ＣＭにダイボンド剤を用いて半導体チ
ップ１０を固着した後、この半導体チップ１０の電極パ
ッドとインナーリード１１ａとをワイヤ１２にてボンデ
ィングしてからシール材１４ａを介してパッケージ本体
１３の上端部とシールガラス１４とを接合して中空部１
５を塞ぐ。これにより、図１に図示した構造の半導体パ
ッケージが得られる。
ド１は、互いに独立して電気的に絶縁された状態とな
る。そして、この状態において、パッケージ本体１３の
チップマウント面ＣＭにダイボンド剤を用いて半導体チ
ップ１０を固着した後、この半導体チップ１０の電極パ
ッドとインナーリード１１ａとをワイヤ１２にてボンデ
ィングしてからシール材１４ａを介してパッケージ本体
１３の上端部とシールガラス１４とを接合して中空部１
５を塞ぐ。これにより、図１に図示した構造の半導体パ
ッケージが得られる。
【００２６】以上説明したように、本実施の形態によれ
ば、リードフレームＬＦのリード部に、リード露出面１
ａおよびアイランド（ダイパッド）１ｂを残すように、
エッチング箇所ＥＰ１〜ＥＰ３にハーフエッチング処理
を施してインナーリード１を形成し、そのインナーリー
ド１と中空部１５を形成する断面視略凹状のパッケージ
本体１３とを射出成形するので、リードフレーム状態で
の曲げ加工やアウターリードの曲げ加工を不要として製
造コストを低減することができる。
ば、リードフレームＬＦのリード部に、リード露出面１
ａおよびアイランド（ダイパッド）１ｂを残すように、
エッチング箇所ＥＰ１〜ＥＰ３にハーフエッチング処理
を施してインナーリード１を形成し、そのインナーリー
ド１と中空部１５を形成する断面視略凹状のパッケージ
本体１３とを射出成形するので、リードフレーム状態で
の曲げ加工やアウターリードの曲げ加工を不要として製
造コストを低減することができる。
【００２７】また、曲げ加工を不要とした為、リード露
出面１ａとパッケージ下端面との面均一性が良くなる結
果、リード露出面１ａを基板実装位置に載置してハンダ
接合したり、あるいは導電性接着剤で固着する実装形態
となり、組み立て時ハンドリング性が向上する。さら
に、リードレス化によりパッケージ自体の占有高さおよ
び占有面積が小さくなるので、高密度実装することがで
きる。
出面１ａとパッケージ下端面との面均一性が良くなる結
果、リード露出面１ａを基板実装位置に載置してハンダ
接合したり、あるいは導電性接着剤で固着する実装形態
となり、組み立て時ハンドリング性が向上する。さら
に、リードレス化によりパッケージ自体の占有高さおよ
び占有面積が小さくなるので、高密度実装することがで
きる。
【００２８】加えて、本実施の形態では、ハーフエッチ
ング処理によりインナーリード１およびアイランド（ダ
イパッド）１ｂの断面形状をテーパ状に形成するので、
パッケージ本体１３からの脱落を防止することができ
る。また、この実施の形態では、リードフレームＬＦに
おいてパッケージ本体１３の外周に対向する位置にハー
フエッチング箇所ＥＰ１，ＥＰ２を設け、このハーフエ
ッチング箇所ＥＰ１，ＥＰ２にてリードフレームＬＦか
らパッケージ本体１３を個片にカットするようにした
為、切断加工し易く、その切断加工により生じる切断バ
リの影響を回避することができる。
ング処理によりインナーリード１およびアイランド（ダ
イパッド）１ｂの断面形状をテーパ状に形成するので、
パッケージ本体１３からの脱落を防止することができ
る。また、この実施の形態では、リードフレームＬＦに
おいてパッケージ本体１３の外周に対向する位置にハー
フエッチング箇所ＥＰ１，ＥＰ２を設け、このハーフエ
ッチング箇所ＥＰ１，ＥＰ２にてリードフレームＬＦか
らパッケージ本体１３を個片にカットするようにした
為、切断加工し易く、その切断加工により生じる切断バ
リの影響を回避することができる。
【００２９】
【発明の効果】請求項１，５に記載の発明によれば、リ
ードフレームのリード下面側両端部に、基板実装面とな
るリード露出面を残すよう当該リード下面側をエッチン
グしてインナーリードを形成するので、従来のように、
リードフレーム状態での曲げ加工やアウターリードの曲
げ加工が不要になり、製造コストを低減できる。また、
曲げ加工を不要にした為、リード露出面の面均一性が保
たれ、これにより基板実装時のハンドリング性を向上す
ることができる。さらに、リードレス化によりパッケー
ジ自体の占有高さおよび占有面積が小さくなるので、高
密度実装することができる。請求項２，６に記載の発明
によれば、エッチング処理によりインナーリードの断面
形状をテーパ状に形成するので、パッケージ本体部から
の脱落を防止することができる。請求項３，７に記載の
発明によれば、エッチング処理によりインナーリードに
チップ搭載されるアイランドを形成するので、半導体チ
ップの耐湿性や放熱特性を向上することができる。請求
項４，８に記載の発明によれば、リード下面側のリード
カット部分をエッチングしておくようにしたので、リー
ドフレームから個片カットする際に切断加工し易くなる
うえ、その切断加工により生じる切断バリの影響を回避
することができる。
ードフレームのリード下面側両端部に、基板実装面とな
るリード露出面を残すよう当該リード下面側をエッチン
グしてインナーリードを形成するので、従来のように、
リードフレーム状態での曲げ加工やアウターリードの曲
げ加工が不要になり、製造コストを低減できる。また、
曲げ加工を不要にした為、リード露出面の面均一性が保
たれ、これにより基板実装時のハンドリング性を向上す
ることができる。さらに、リードレス化によりパッケー
ジ自体の占有高さおよび占有面積が小さくなるので、高
密度実装することができる。請求項２，６に記載の発明
によれば、エッチング処理によりインナーリードの断面
形状をテーパ状に形成するので、パッケージ本体部から
の脱落を防止することができる。請求項３，７に記載の
発明によれば、エッチング処理によりインナーリードに
チップ搭載されるアイランドを形成するので、半導体チ
ップの耐湿性や放熱特性を向上することができる。請求
項４，８に記載の発明によれば、リード下面側のリード
カット部分をエッチングしておくようにしたので、リー
ドフレームから個片カットする際に切断加工し易くなる
うえ、その切断加工により生じる切断バリの影響を回避
することができる。
【図１】実施の一形態による半導体パッケージに構造を
示す断面図である。
示す断面図である。
【図２】ハーフエッチング処理にて形成されるインナー
リード１の構造を示す図である。
リード１の構造を示す図である。
【図３】ハーフエッチング処理にて形成されるインナー
リード１およびアイランド１ｂの断面形状を示す図であ
る。
リード１およびアイランド１ｂの断面形状を示す図であ
る。
【図４】射出成形する際のモールド金型２０，２１とリ
ードフレームＬＦとの状態を説明するための図である。
ードフレームＬＦとの状態を説明するための図である。
【図５】射出成形後の状態を示す図である。
【図６】リードカット状態を示す図である。
【図７】リードカット時に生じる切断バリＢを説明する
ための図である。
ための図である。
【図８】従来例の構造を示す断面図である。
【図９】従来例の構造を示す断面図である。
【図１０】従来例の構造を示す断面図である。
１…インナーリード、１ａ…リード露出面、１ｂ…アイ
ランド、１０…半導体チップ、１２…ワイヤ、１３…パ
ッケージ本体、１４…シールガラス、１４ａ…シール
材、１５…中空部、ＬＦ…リードフレーム、ＥＰ１〜Ｅ
Ｐ３…エッチング箇所。
ランド、１０…半導体チップ、１２…ワイヤ、１３…パ
ッケージ本体、１４…シールガラス、１４ａ…シール
材、１５…中空部、ＬＦ…リードフレーム、ＥＰ１〜Ｅ
Ｐ３…エッチング箇所。
Claims (8)
- 【請求項１】 リードフレームのリード下面側両端部
に、基板実装面となるリード露出面を残すよう当該リー
ド下面側をエッチングして形成されるインナーリード
と、 前記インナーリードに施されたエッチング部分と共に一
体的に樹脂モールドされ、中空部を形成するよう断面視
略凹状に成形されるパッケージ本体部とを具備すること
を特徴とする半導体パッケージ。 - 【請求項２】 リードフレームのリード下面側両端部
に、基板実装面となるリード露出面を残すと共に、リー
ド断面がテーパ形状になるよう当該リード下面側をエッ
チングして形成されるインナーリードと、 前記インナーリードに施されたエッチング部分と共に一
体的に樹脂モールドされ、中空部を形成するよう断面視
略凹状に成形されるパッケージ本体部とを具備すること
を特徴とする半導体パッケージ。 - 【請求項３】 リードフレームのリード下面側両端部
に、基板実装面となるリード露出面を残すと共に、リー
ド上面側中央部にチップ搭載されるアイランドを残すよ
う当該リード下面側をエッチングして形成されるインナ
ーリードと、 前記インナーリードに施されたエッチング部分と共に一
体的に樹脂モールドされ、中空部を形成するよう断面視
略凹状に成形されるパッケージ本体部とを具備すること
を特徴とする半導体パッケージ。 - 【請求項４】 リードフレームのリード下面側両端部
に、基板実装面となるリード露出面を残すよう当該リー
ド下面側をエッチングすると共に、リード下面側のリー
ドカット部分をエッチングして形成されるインナーリー
ドと、 前記インナーリードに施されたエッチング部分と共に一
体的に樹脂モールドされ、中空部を形成するよう断面視
略凹状に成形されるパッケージ本体部とを具備すること
を特徴とする半導体パッケージ。 - 【請求項５】 リードフレームのリード下面側両端部
に、基板実装面となるリード露出面を残すよう当該リー
ド下面側をエッチングしてインナーリードを形成するリ
ード形成過程と、 前記リード形成過程にてインナーリードに施されたエッ
チング部分と共に一体的に樹脂モールドして、中空部を
形成するよう断面視略凹状のパッケージ本体部を成形す
る成形過程とを具備することを特徴とする半導体パッケ
ージの製造方法。 - 【請求項６】 リードフレームのリード下面側両端部
に、基板実装面となるリード露出面を残すと共に、リー
ド断面がテーパ形状になるよう当該リード下面側をエッ
チングしてインナーリードを形成するリード形成過程
と、 前記リード形成過程にてインナーリードに施されたエッ
チング部分と共に一体的に樹脂モールドして、中空部を
形成するよう断面視略凹状のパッケージ本体部を成形す
る成形過程とを具備することを特徴とする半導体パッケ
ージの製造方法。 - 【請求項７】 リードフレームのリード下面側両端部
に、基板実装面となるリード露出面を残すと共に、リー
ド上面側中央部にチップ搭載されるアイランドを残すよ
う当該リード下面側をエッチングしてインナーリードを
形成するリード形成過程と、 前記リード形成過程にてインナーリードに施されたエッ
チング部分と共に一体的に樹脂モールドして、中空部を
形成するよう断面視略凹状のパッケージ本体部を成形す
る成形過程とを具備することを特徴とする半導体パッケ
ージの製造方法。 - 【請求項８】 リードフレームのリード下面側両端部
に、基板実装面となるリード露出面を残すよう当該リー
ド下面側をエッチングすると共に、リード下面側のリー
ドカット部分をエッチングしてインナーリードを形成す
るリード形成過程と、 前記リード形成過程にてインナーリードに施されたエッ
チング部分と共に一体的に樹脂モールドして、中空部を
形成するよう断面視略凹状のパッケージ本体部を成形す
る成形過程とを具備することを特徴とする半導体パッケ
ージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24991399A JP2001077277A (ja) | 1999-09-03 | 1999-09-03 | 半導体パッケージおよび半導体パッケージ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24991399A JP2001077277A (ja) | 1999-09-03 | 1999-09-03 | 半導体パッケージおよび半導体パッケージ製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001077277A true JP2001077277A (ja) | 2001-03-23 |
Family
ID=17200067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24991399A Pending JP2001077277A (ja) | 1999-09-03 | 1999-09-03 | 半導体パッケージおよび半導体パッケージ製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001077277A (ja) |
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334944A (ja) * | 2001-05-08 | 2002-11-22 | Nec Corp | 中空構造パッケージ |
| JP2003086750A (ja) * | 2001-09-11 | 2003-03-20 | Rohm Co Ltd | 電子部品の製造方法 |
| JP2005026426A (ja) * | 2003-07-01 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2005093616A (ja) * | 2003-09-16 | 2005-04-07 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6897428B2 (en) | 2003-07-01 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
| JP2005277001A (ja) * | 2004-03-24 | 2005-10-06 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2006060178A (ja) * | 2004-08-24 | 2006-03-02 | Dainippon Printing Co Ltd | センサーパッケージ |
| US7126209B2 (en) | 2002-08-30 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Lead frame, resin-encapsulated semiconductor device, and method of producing the same |
| KR100650463B1 (ko) | 2003-09-12 | 2006-11-29 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2006332472A (ja) * | 2005-05-30 | 2006-12-07 | Mitsui Chemicals Inc | 半導体素子搭載中空パッケージ |
| JP2006332686A (ja) * | 2006-07-03 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2007508707A (ja) * | 2003-10-15 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス及びその製造方法 |
| KR100712509B1 (ko) | 2004-06-10 | 2007-04-30 | 삼성전자주식회사 | 이미지 센서 패키지 조립 방법 및 이에 의해 조립된 패키지구조 |
| KR100726504B1 (ko) * | 2003-10-23 | 2007-06-11 | 마쯔시다덴기산교 가부시키가이샤 | 고체 촬상 장치 및 그 제조 방법 |
| CN1333459C (zh) * | 2004-02-18 | 2007-08-22 | 三洋电机株式会社 | 电路装置 |
| US7268016B2 (en) | 2003-08-14 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing solid-state imaging devices |
| KR100815758B1 (ko) | 2005-06-30 | 2008-03-20 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
| US7378748B2 (en) | 2003-09-03 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
| US7405104B2 (en) | 2002-11-01 | 2008-07-29 | Matsushita Electric Industrial Co., Ltd. | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same |
| JP2008186891A (ja) * | 2007-01-29 | 2008-08-14 | Denso Corp | モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造 |
| CN100433301C (zh) * | 2003-10-23 | 2008-11-12 | 松下电器产业株式会社 | 固态成像器件及其制造方法 |
| US7485848B2 (en) | 2003-10-10 | 2009-02-03 | Panasonic Corporation | Optical device and production method thereof |
| US7495319B2 (en) | 2004-03-04 | 2009-02-24 | Panasonic Corporation | Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same |
| JP2009088510A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro Mech Co Ltd | ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール |
| JP2009111334A (ja) * | 2007-10-12 | 2009-05-21 | Panasonic Corp | 光学デバイスおよびその製造方法、並びに半導体デバイス |
| US7580075B2 (en) | 2003-10-10 | 2009-08-25 | Panasonic Corporation | Optical device and production method thereof |
| JP2011071558A (ja) * | 2011-01-11 | 2011-04-07 | Rohm Co Ltd | 電子部品およびその製造方法 |
| JP2011129687A (ja) * | 2009-12-17 | 2011-06-30 | Dainippon Printing Co Ltd | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| JP2012124501A (ja) * | 2009-04-15 | 2012-06-28 | Olympus Medical Systems Corp | 半導体装置 |
| JPWO2010087407A1 (ja) * | 2009-01-28 | 2012-08-02 | 日立金属株式会社 | 半導体装置及び電源回路 |
| JP2015159324A (ja) * | 2015-04-30 | 2015-09-03 | 大日本印刷株式会社 | リフレクタ付きｌｅｄ用リードフレーム及びそれを用いた半導体装置の製造方法 |
| JP2015177149A (ja) * | 2014-03-18 | 2015-10-05 | トヨタ自動車株式会社 | 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法 |
| JP2016026398A (ja) * | 2015-10-01 | 2016-02-12 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| WO2018006673A1 (zh) * | 2016-07-03 | 2018-01-11 | 宁波舜宇光电信息有限公司 | 感光组件和摄像模组及其制造方法 |
| JP2018163908A (ja) * | 2017-03-24 | 2018-10-18 | 旭化成エレクトロニクス株式会社 | 半導体装置 |
| JP2019047011A (ja) * | 2017-09-05 | 2019-03-22 | 株式会社東芝 | 半導体装置 |
| JP2022169239A (ja) * | 2021-04-27 | 2022-11-09 | 日亜化学工業株式会社 | 発光装置の製造方法、接合方法、及び、発光装置 |
-
1999
- 1999-09-03 JP JP24991399A patent/JP2001077277A/ja active Pending
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334944A (ja) * | 2001-05-08 | 2002-11-22 | Nec Corp | 中空構造パッケージ |
| JP2003086750A (ja) * | 2001-09-11 | 2003-03-20 | Rohm Co Ltd | 電子部品の製造方法 |
| US7126209B2 (en) | 2002-08-30 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Lead frame, resin-encapsulated semiconductor device, and method of producing the same |
| US7405104B2 (en) | 2002-11-01 | 2008-07-29 | Matsushita Electric Industrial Co., Ltd. | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same |
| JP2005026426A (ja) * | 2003-07-01 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| US6897428B2 (en) | 2003-07-01 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
| US7294907B2 (en) | 2003-07-01 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
| EP1494291A3 (en) * | 2003-07-01 | 2006-05-17 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
| CN100428482C (zh) * | 2003-07-01 | 2008-10-22 | 松下电器产业株式会社 | 固体摄像装置及其制造方法 |
| CN100459136C (zh) * | 2003-07-01 | 2009-02-04 | 松下电器产业株式会社 | 固体摄像器件及其制造方法 |
| US7268016B2 (en) | 2003-08-14 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing solid-state imaging devices |
| US7691678B2 (en) | 2003-09-03 | 2010-04-06 | Panasonic Corporation | Solid-state imaging device and method for manufacturing the same |
| US7378748B2 (en) | 2003-09-03 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
| KR100650463B1 (ko) | 2003-09-12 | 2006-11-29 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7307288B2 (en) | 2003-09-12 | 2007-12-11 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2005093616A (ja) * | 2003-09-16 | 2005-04-07 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7580075B2 (en) | 2003-10-10 | 2009-08-25 | Panasonic Corporation | Optical device and production method thereof |
| US7485848B2 (en) | 2003-10-10 | 2009-02-03 | Panasonic Corporation | Optical device and production method thereof |
| US7755030B2 (en) | 2003-10-10 | 2010-07-13 | Panasonic Corporation | Optical device including a wiring having a reentrant cavity |
| US8077248B2 (en) | 2003-10-10 | 2011-12-13 | Panasonic Corporation | Optical device and production method thereof |
| JP2007508707A (ja) * | 2003-10-15 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス及びその製造方法 |
| US7586529B2 (en) | 2003-10-23 | 2009-09-08 | Panasonic Corporation | Solid-state imaging device |
| CN100433301C (zh) * | 2003-10-23 | 2008-11-12 | 松下电器产业株式会社 | 固态成像器件及其制造方法 |
| KR100726504B1 (ko) * | 2003-10-23 | 2007-06-11 | 마쯔시다덴기산교 가부시키가이샤 | 고체 촬상 장치 및 그 제조 방법 |
| US7719585B2 (en) | 2003-10-23 | 2010-05-18 | Panasonic Corporation | Solid-state imaging device |
| US7317199B2 (en) | 2004-02-18 | 2008-01-08 | Sanyo Electric Co., Ltd. | Circuit device |
| CN1333459C (zh) * | 2004-02-18 | 2007-08-22 | 三洋电机株式会社 | 电路装置 |
| US7495319B2 (en) | 2004-03-04 | 2009-02-24 | Panasonic Corporation | Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same |
| JP2005277001A (ja) * | 2004-03-24 | 2005-10-06 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| KR100712509B1 (ko) | 2004-06-10 | 2007-04-30 | 삼성전자주식회사 | 이미지 센서 패키지 조립 방법 및 이에 의해 조립된 패키지구조 |
| JP2006060178A (ja) * | 2004-08-24 | 2006-03-02 | Dainippon Printing Co Ltd | センサーパッケージ |
| JP2006332472A (ja) * | 2005-05-30 | 2006-12-07 | Mitsui Chemicals Inc | 半導体素子搭載中空パッケージ |
| KR100815758B1 (ko) | 2005-06-30 | 2008-03-20 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
| JP2006332686A (ja) * | 2006-07-03 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2008186891A (ja) * | 2007-01-29 | 2008-08-14 | Denso Corp | モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造 |
| JP2009088510A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro Mech Co Ltd | ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール |
| JP2009111334A (ja) * | 2007-10-12 | 2009-05-21 | Panasonic Corp | 光学デバイスおよびその製造方法、並びに半導体デバイス |
| JP5614286B2 (ja) * | 2009-01-28 | 2014-10-29 | 日立金属株式会社 | 半導体装置及び電源回路 |
| JPWO2010087407A1 (ja) * | 2009-01-28 | 2012-08-02 | 日立金属株式会社 | 半導体装置及び電源回路 |
| JP2012124501A (ja) * | 2009-04-15 | 2012-06-28 | Olympus Medical Systems Corp | 半導体装置 |
| JP2011129687A (ja) * | 2009-12-17 | 2011-06-30 | Dainippon Printing Co Ltd | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| JP2011071558A (ja) * | 2011-01-11 | 2011-04-07 | Rohm Co Ltd | 電子部品およびその製造方法 |
| JP2015177149A (ja) * | 2014-03-18 | 2015-10-05 | トヨタ自動車株式会社 | 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法 |
| JP2015159324A (ja) * | 2015-04-30 | 2015-09-03 | 大日本印刷株式会社 | リフレクタ付きｌｅｄ用リードフレーム及びそれを用いた半導体装置の製造方法 |
| JP2016026398A (ja) * | 2015-10-01 | 2016-02-12 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| WO2018006673A1 (zh) * | 2016-07-03 | 2018-01-11 | 宁波舜宇光电信息有限公司 | 感光组件和摄像模组及其制造方法 |
| JP2018163908A (ja) * | 2017-03-24 | 2018-10-18 | 旭化成エレクトロニクス株式会社 | 半導体装置 |
| JP2019047011A (ja) * | 2017-09-05 | 2019-03-22 | 株式会社東芝 | 半導体装置 |
| JP2022169239A (ja) * | 2021-04-27 | 2022-11-09 | 日亜化学工業株式会社 | 発光装置の製造方法、接合方法、及び、発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001077277A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
| KR940007757Y1 (ko) | 반도체 패키지 | |
| US6630729B2 (en) | Low-profile semiconductor package with strengthening structure | |
| US6809405B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101131353B1 (ko) | 반도체 장치 | |
| US20030006055A1 (en) | Semiconductor package for fixed surface mounting | |
| JP2017028333A (ja) | 半導体装置の製造方法 | |
| KR20030007040A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004153220A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH1168006A (ja) | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| CN114883287A (zh) | 半导体封装结构及封装方法 | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2005135938A (ja) | 半導体装置およびその製造方法 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11340404A (ja) | リードフレーム及びそれを用いたプラスティックパッケージの製造方法 | |
| JP2001177016A (ja) | 表面実装型パッケージ及びその作製方法 | |
| KR100234730B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2679687B2 (ja) | 樹脂封止型半導体装置 | |
| JP2004200719A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051207 |
|
| A621 | Written request for application examination |
Effective date: 20060306 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080423 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080723 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20080912 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |