JP2679687B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2679687B2
JP2679687B2 JP7222398A JP22239895A JP2679687B2 JP 2679687 B2 JP2679687 B2 JP 2679687B2 JP 7222398 A JP7222398 A JP 7222398A JP 22239895 A JP22239895 A JP 22239895A JP 2679687 B2 JP2679687 B2 JP 2679687B2
Authority
JP
Japan
Prior art keywords
resin
lead
semiconductor device
leads
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7222398A
Other languages
English (en)
Other versions
JPH0969599A (ja
Inventor
義宏 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7222398A priority Critical patent/JP2679687B2/ja
Publication of JPH0969599A publication Critical patent/JPH0969599A/ja
Application granted granted Critical
Publication of JP2679687B2 publication Critical patent/JP2679687B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置に関し、特に、樹脂封止後のリード成形を不要とす
る樹脂封止型半導体装置に関する。
【0002】
【従来の技術】従来の樹脂封止型半導体装置において
は、樹脂封止部の外部に端子が露出しており、この端子
を介して、装置内部のチップとの電気的接続を取れる構
造になっている。DIP(Dual In−line
Package)やSOP(Small Outlin
e Package)、QFP(Quad Flat
Package)はその代表的なものであり、それぞ
れ、樹脂封止部およびリード形状に違いはあるものの、
基本的な構造に変わりはない。図5はQFPの断面図を
示したものであり、従来の樹脂封止型半導体装置の構造
を本図を用いて説明する。まず、図5において、リード
フレームのアイランド2aにチップ3を搭載し、インナ
ーリード2bとチップ3とをワイヤー4によって電気的
に接続する。その後、封止樹脂1によって、アイラン
ド、チップ、インナーリードおよびワイヤーの周囲を所
定の形状に封止する。アウターリード2cは樹脂封止後
に必要に応じて外装メッキがなされ、表面実装が可能な
形状に金型等によって成形される。
【0003】しかし、樹脂封止型半導体装置の小型・高
機能化によって、アウターリードの狭ピッチ化が進み、
かつ、リード自体も細くなってきているため、リード成
形時、あるいは成形後に、任意の一辺に存在するリード
全体が一方向に揃って曲がるリードスラントが生じやす
くなったり、リード曲がりに起因したリード間ショート
あるいは、部分的なリード曲がりが発生しやすくなると
いった問題が起こる。また、半導体装置のコーナーリー
ドの変形も顕著になってくる。
【0004】これらの問題点を解決するためには、アウ
ターリードを封止樹脂部に埋設し、その一部を露出させ
るのが有効であるとの考えから、特開昭59−2754
9に開示されている図6のような構造が提案されてい
る。アイランド2a上に搭載されたチップ3とインナー
リード2bとをワイヤー4で電気的に接続し、アイラン
ド、チップ、インナーリード、および樹脂封止後に一部
が露出するようあらかじめ加工されたアウターリード2
cを封止樹脂1で封止する。図5に示した従来の樹脂封
止型半導体装置のように、封止樹脂の外部にアウターリ
ードが突出しておらず、その大部分が封止樹脂部に埋設
されているため、樹脂封止後のリードスラントやリード
間ショート、コーナーリード変形などの不具合を防止す
ることができる。
【0005】
【発明が解決しようとする課題】アウターリードの一部
が露出するように、封止樹脂部にリードを埋設させた樹
脂封止型半導体装置によって、リードスラント、あるい
はリード間ショート、リード曲がり、コーナーリード変
形といった不具合を防止できる。しかし、ただ単に封止
樹脂の表面からアウターリードを露出させるだけでは、
次のようなことが問題となってくる。まず第一に、封止
樹脂からアウターリードを露出させるためには、樹脂封
止前に、あらかじめアウターリードを加工しておく必要
がある。図6において、チップ搭載後に加工を行なった
場合、強度の弱いワイヤー4の変形や、切断等の問題が
生じる。チップ搭載前に加工を行うと、リード幅の細い
インナーリード2bに段差があるため、樹脂封止を含め
た組立工程において容易にリードが変形してしまうとい
う問題が生じる。
【0006】また、リード幅の細いインナーリード2b
に段差を設けているため、インナーリード2bとアウタ
ーリード2cの段差深さ精度が得られにくい上、各リー
ドが分離していることから、各リードの段差深さにバラ
ツキが生じ、樹脂封止時に樹脂がアウターリード2cの
下面に入り込み、安定してアウターリード2cの下面を
封止樹脂から露出させることができないという問題点が
ある。
【0007】本発明の目的は、封止樹脂にアウターリー
ドが埋設され、かつその一部が露出した形態を有する樹
脂封止型半導体装置において、組立工数の増加並びに組
立性の悪化を伴うことなく製造することが可能な樹脂封
止型半導体装置を提供することである。
【0008】
【課題を解決するための手段】本発明による樹脂封止型
半導体装置では、各外部接続端子の一面が半導体装置の
樹脂封止部に埋設され、他の一面が前記樹脂封止部から
露出しており、前記外部接続端子の樹脂封止部内に埋設
された面と、完全に樹脂封止部内部に存在し、かつ外部
接続端子につながる導体部の一面が絶縁材料によって接
着固定する。前記絶縁材料として、ポリイミドテープと
絶縁接着剤の複合材あるいは熱硬化性絶縁樹脂を使用す
る。なお、チップ搭載前に各リード間の電気的絶縁がな
されており、各リードが前記絶縁材料によってのみ連結
されている。
【0009】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図1は本発明の第1の実施の形態を示す
断面図であり、図2は図1に示した半導体装置の上面か
らの透視図である。まず、図1において、アイランド2
aに搭載されたチップ3とインナーリード2bはワイヤ
ー4によって電気的に接続されている。アウターリード
2cの先端部分はアイランドの方向に、折り曲げ加工さ
れており、アウターリード2cの先端部分とインナーリ
ード2bあるいはアウターリード2cの一部が絶縁材5
を介して接着固定されており、さらに、封止樹脂1によ
って、アウターリード2cの先端近傍の一面が露出する
ように封止されている。
【0010】図2は本半導体装置を上面から透視したも
のであるが、アウターリード2cの折り曲げられた部分
がインナーリード2bと絶縁材5を介して固定されてい
る様子が示されている。ここで、吊りリード2dの一部
にも絶縁材が貼り付られているが、これは、リード全体
がリードフレームから分離するのを防ぐ役割をする。ま
た、アウターリード2cの折り曲げる部分の長さに関し
ては、吊りリード2dを挟んで対向するコーナーリード
同士が接触しない長さとし、アウターリード2cの形状
は必要に応じて変更して良いものとする。
【0011】次に、製造方法について説明する。図3は
製造工程を断面図で示したものであるが、まず、図3
(a)に示すように、アウターリード2cの先端部分に
絶縁材5を帯状に貼り付け、所定の長さ分だけアイラン
ド方向に折り曲げる。このとき、絶縁材5のアウターリ
ード2c先端部と接着されている面と反対の面がインナ
ーリードあるいはアウターリードの一部分と接着固定さ
れ、図3(b)に示すような断面形状となる。この時点
で、各リード間は電気的に独立しており、リード全体は
リードフレームの枠体とアイランド2aを連結する吊り
リード2dによって、絶縁材を介して支持されている。
絶縁材を吊りリードにまで貼り付けたのは、リードの脱
落を防止するためであり、また、絶縁材を先にアウター
リード先端部分に貼り付けたのは、折り曲げ加工時のア
ウターリード変形を抑制するためである。このようにし
て、本発明による半導体装置に使用するリードフレーム
が完成する。後は、アイランド2aにチップ3を搭載
し、インナーリードとチップの電気的接続を取った後、
アウターリードの一部が露出するように樹脂封止され図
3(c)の最終製品形態に加工される。
【0012】絶縁材によって、あらかじめアウターリー
ド先端部を接着固定することで、樹脂封止を含めた組立
工程全体において、リードが変形することなく、また、
インナーリード2bとアウターリード2cの間隔は絶縁
材5の厚さで決定されるため、高さ方向の精度も得られ
るから、容易にアウターリードの一部が露出した半導体
装置を組立てることが可能になる。また、図3(c)に
示すように、リードの折り曲げ部を封入金型6に押しつ
けて嵌合するようにリードフレームを設置すると、より
安定してアウターリード2cを露出させることができ
る。なお、接着固定用の絶縁材としては、ポリイミドテ
ープと絶縁接着剤との複合材および熱硬化性絶縁樹脂が
用いられる。
【0013】図4は本発明の第2の実施の形態を示す断
面図で、チップの搭載方向を変えた場合である。絶縁材
の接着面側のアイランド上にチップを搭載した例であ
る。こうすることで、アイランド2aを除き、その他の
リードフレーム面は平面となるため、マウント装置や、
ボンディング装置の治工具類を特に改造する必要がな
く、従来の組立装置を用いて半導体装置を組立てること
ができる。
【0014】
【発明の効果】以上説明したように本発明は、アウター
リードを折り曲げ加工し、アウターリードの先端部分と
インナーリードあるいはアウターリードの一部を絶縁材
により接着固定するため、樹脂封止を含む組立工程でア
ウターリードを全く変形させることなく、容易にアウタ
ーリードの一部を露出させた樹脂封止型半導体装置を製
造できるという効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す半導体装置の
断面図である。
【図2】図1の透視平面図である。
【図3】(a)〜(c)は本発明の半導体装置の製造工
程を示す断面図である。
【図4】本発明の第2の実施の形態を示す半導体装置の
断面図である。
【図5】従来の半導体装置の断面図である。
【図6】従来のリード埋設型半導体装置の断面図であ
る。
【符号の説明】
1 封止樹脂 2 リードフレーム 2a アイランド 2b インナーリード 2c アウターリード 2d 吊りリード 3 チップ 4 ワイヤー 5 絶縁材 6 封入金型

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 各外部接続端子の一面が半導体装置の樹
    脂封止部に埋設され、他の一面が前記樹脂封止部から露
    出しており、前記外部接続端子の樹脂封止部内に埋設さ
    れた面と、完全に樹脂封止部内部に存在し、かつ外部接
    続端子につながる導体部の一面が封止樹脂とは別体の
    縁材料によって接着固定されていることを特徴とする樹
    脂封止型半導体装置。
  2. 【請求項2】 前記絶縁材料として、ポリイミドテープ
    と絶縁接着剤の複合材あるいは熱硬化性絶縁樹脂を使用
    したことを特徴とする請求項1記載の樹脂封止型半導体
    装置。
  3. 【請求項3】 チップ搭載前に各リード間の電気的絶縁
    がなされており、各リードが前記絶縁材料によってのみ
    連結されていることを特徴とする請求項1記載の樹脂封
    止型半導体装置。
JP7222398A 1995-08-30 1995-08-30 樹脂封止型半導体装置 Expired - Fee Related JP2679687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7222398A JP2679687B2 (ja) 1995-08-30 1995-08-30 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7222398A JP2679687B2 (ja) 1995-08-30 1995-08-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0969599A JPH0969599A (ja) 1997-03-11
JP2679687B2 true JP2679687B2 (ja) 1997-11-19

Family

ID=16781756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7222398A Expired - Fee Related JP2679687B2 (ja) 1995-08-30 1995-08-30 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2679687B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170456A (ja) * 1988-12-22 1990-07-02 Canon Electron Inc 集積回路構体の実装方法

Also Published As

Publication number Publication date
JPH0969599A (ja) 1997-03-11

Similar Documents

Publication Publication Date Title
US5444301A (en) Semiconductor package and method for manufacturing the same
US4937656A (en) Semiconductor device
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JP2001077277A (ja) 半導体パッケージおよび半導体パッケージ製造方法
US6291262B1 (en) Surface mount TO-220 package and process for the manufacture thereof
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
US5712570A (en) Method for checking a wire bond of a semiconductor package
US6427976B1 (en) Lead-frame-based chip-scale package and method of manufacturing the same
US6127206A (en) Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus
US20020113304A1 (en) Dual die package and manufacturing method thereof
US6246117B1 (en) Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings
JPH01196153A (ja) 樹脂封止半導体装置
JP2679687B2 (ja) 樹脂封止型半導体装置
JPH11297917A (ja) 半導体装置及びその製造方法
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
JP2634249B2 (ja) 半導体集積回路モジュール
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2003197828A (ja) 樹脂封止型半導体装置
KR0179833B1 (ko) 반도체 패키지 및 그 제조방법
JPS61241954A (ja) 半導体装置
JPH02278857A (ja) 樹脂封止型半導体装置
JP3891772B2 (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970701

LAPS Cancellation because of no payment of annual fees