JPS61241954A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61241954A JPS61241954A JP60082488A JP8248885A JPS61241954A JP S61241954 A JPS61241954 A JP S61241954A JP 60082488 A JP60082488 A JP 60082488A JP 8248885 A JP8248885 A JP 8248885A JP S61241954 A JPS61241954 A JP S61241954A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- lead
- leadframe
- lead pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は半導体装置、特に高集積化したペレットを搭載
してなる半導体装置に適用して有効な技術に関する。
してなる半導体装置に適用して有効な技術に関する。
［背景技術］
半導体装置の小型化の要請にともない、ペレットが小型
化してくると、それに伴いリードフレームの各インナー
リードも微細化が必要となってくる。
化してくると、それに伴いリードフレームの各インナー
リードも微細化が必要となってくる。
リードフレームの成形は、通常金属板をプレスもしくは
エツチングすることにより行われるものであるが、これ
らの方法ではインナーリードの微細化に限界があり、ペ
レットの小型化に十分対応できない場合が考えられる。
エツチングすることにより行われるものであるが、これ
らの方法ではインナーリードの微細化に限界があり、ペ
レットの小型化に十分対応できない場合が考えられる。
このように、インナーリードの微細化を完全に行えない
まま、ペレットの小型化が進むと、インナーリード先端
をペレット近傍まで延設することができない状態のまま
ワイヤボンディングをせざるを得す、必然的にワイヤの
張設距離も長くなってしまう。
まま、ペレットの小型化が進むと、インナーリード先端
をペレット近傍まで延設することができない状態のまま
ワイヤボンディングをせざるを得す、必然的にワイヤの
張設距離も長くなってしまう。
このことは、金等のワイヤ材料が多く必要となり、コス
ト高になるほか、樹脂封止型の製品である場合、ワイヤ
流れによるシッートの原因になりやすいことが本発明者
によって明らかにされた。
ト高になるほか、樹脂封止型の製品である場合、ワイヤ
流れによるシッートの原因になりやすいことが本発明者
によって明らかにされた。
この点につき、微細なリードを形成する方法として、絶
縁体からなるシート状のフィルム上に金属箔を被着して
、エツチングによりリードを形成することも考えられる
が、アウターリードの強度が低いため、実装方法が限定
されてしまうことが本発明者によって明らかにされた。
縁体からなるシート状のフィルム上に金属箔を被着して
、エツチングによりリードを形成することも考えられる
が、アウターリードの強度が低いため、実装方法が限定
されてしまうことが本発明者によって明らかにされた。
なお、ペレットの高集積化にともなう外部電極との電気
的接続の技術として詳しく述べである例としては、日経
マグロウヒル社１９８４年６月１１日発行、日経エレク
トロニクス別冊「マイクロデバイセズ阻２ＪＰ７６〜Ｐ
７８がある。
的接続の技術として詳しく述べである例としては、日経
マグロウヒル社１９８４年６月１１日発行、日経エレク
トロニクス別冊「マイクロデバイセズ阻２ＪＰ７６〜Ｐ
７８がある。
本発明の目的は、ペレットの小型化に対応した微細なリ
ードを有するリードフレームを提供することにある。
ードを有するリードフレームを提供することにある。
本発明の他の目的は実装の容易な高集積型半導体装置を
提供することにある。
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、金属板上に絶縁膜を形成し、さらにその上に
リードパターンを形成した構造のリードとすることによ
って、アウターリードの成形を容易に行うことができる
ため、実装の容易な高集積型半導体装置を提供すること
ができる。
リードパターンを形成した構造のリードとすることによ
って、アウターリードの成形を容易に行うことができる
ため、実装の容易な高集積型半導体装置を提供すること
ができる。
［実施例１］
第１図は本発明の一実施例であるリードフレームを示す
平面図、第２図は第１図のｎ−ｎ線における断面図、第
３図はリードフレームを用いた半導体装置を示す断面図
である。
平面図、第２図は第１図のｎ−ｎ線における断面図、第
３図はリードフレームを用いた半導体装置を示す断面図
である。
本実施例のリードフレーム１は第１図に示すように、角
部に四角形状の切り欠き部２を有する略正方形状を有し
ており、第２図から明らかなように、板状のステンレス
３の上に絶縁膜としての酸化膜４が形成され、さらにそ
の上に鍍金により所定のリードパターン５が形成されて
いるものである。
部に四角形状の切り欠き部２を有する略正方形状を有し
ており、第２図から明らかなように、板状のステンレス
３の上に絶縁膜としての酸化膜４が形成され、さらにそ
の上に鍍金により所定のリードパターン５が形成されて
いるものである。
このリードフレームｌはまず、四角形状のステンレス３
の板の表面に酸化膜４を形成する。酸化膜４は、たとえ
ばウェハの酸化に用いられる酸化装置等を利用して形成
することが可能である０次に、上記の様にして形成され
た酸化膜４の上に金属層を形成する。この金属層は、た
とえばステンレスの電鋳鍍金により形成することができ
る。このようにして形成された金属層にエツチング処理
を施し、前記酸化膜４上に所定のリードパターン５を形
成してリードフレーム１を得ることができる。なお、本
実施例１のリードフレーム１では、四隅の切り欠き部２
もエツチング処理により成形されているが、プレスによ
り切除してもよい。
の板の表面に酸化膜４を形成する。酸化膜４は、たとえ
ばウェハの酸化に用いられる酸化装置等を利用して形成
することが可能である０次に、上記の様にして形成され
た酸化膜４の上に金属層を形成する。この金属層は、た
とえばステンレスの電鋳鍍金により形成することができ
る。このようにして形成された金属層にエツチング処理
を施し、前記酸化膜４上に所定のリードパターン５を形
成してリードフレーム１を得ることができる。なお、本
実施例１のリードフレーム１では、四隅の切り欠き部２
もエツチング処理により成形されているが、プレスによ
り切除してもよい。
このようにして得られたリードフレーム１はその中央部
に銀等のペースト材６によってペレット７が取付けられ
、このペレット′７とインナーリード５ａとを金（Ａｕ
） 、銅（Ｃｕ）もしくはアルミニウム（ＡＩ）等から
なるワイヤ８で結線し、ペレット７とり一部５との電気
的導通を達成する。
に銀等のペースト材６によってペレット７が取付けられ
、このペレット′７とインナーリード５ａとを金（Ａｕ
） 、銅（Ｃｕ）もしくはアルミニウム（ＡＩ）等から
なるワイヤ８で結線し、ペレット７とり一部５との電気
的導通を達成する。
その後、上記リードフレーム１のペレット７およびワイ
ヤ８の部分を図示しない金型を用いてエポキシ樹脂等の
封止材９でバフケージ封止する。
ヤ８の部分を図示しない金型を用いてエポキシ樹脂等の
封止材９でバフケージ封止する。
最後に封止材９のパフケージから突出した部分のリード
フレーム１ａを例えば第２図に示すように略Ｓ字状に成
形することによって本実施例１の半導体装置１０を得る
ことができる。
フレーム１ａを例えば第２図に示すように略Ｓ字状に成
形することによって本実施例１の半導体装置１０を得る
ことができる。
このように、本実施例１によれば、酸化膜４上に鍍金等
によりリードパターン５を形成するため、微細なリード
パターン５を容易に形成することができる。そのためペ
レット７の近傍までインナーリード５ａを延設すること
ができるようになり、ワイヤ８の張設距離を短くでき、
ワイヤ流れによるワイヤシッートを防止することができ
る。
によりリードパターン５を形成するため、微細なリード
パターン５を容易に形成することができる。そのためペ
レット７の近傍までインナーリード５ａを延設すること
ができるようになり、ワイヤ８の張設距離を短くでき、
ワイヤ流れによるワイヤシッートを防止することができ
る。
［実施例２］
第４図は本発明の他の実施例であるリードフレームを示
す平面図である。
す平面図である。
本実施例のリードフレーム２１は四角形状の枠部２２を
有し、この枠部２２から中央方向に延設されてなる複数
のリード２３と、中央で該リード２３に連結されて支持
されているタブ２４および各リード２３を連結するタイ
バー２５とからなる。
有し、この枠部２２から中央方向に延設されてなる複数
のリード２３と、中央で該リード２３に連結されて支持
されているタブ２４および各リード２３を連結するタイ
バー２５とからなる。
なお、ペレット８はタブ２４の中央部分に取付けられる
。
。
また、断面構造は、銅板の上に酸化膜が形成され、さら
にその上に銅箔により所定形状のリードパターン２６が
形成された構造を有している。
にその上に銅箔により所定形状のリードパターン２６が
形成された構造を有している。
このリードフレーム２１は例えば、まず平板状の銅（Ｃ
ｕ）に、実施例１で述べたのと同様の方法で、表面に酸
化膜を形成し、その上に銅箔を被着させた後、エツチン
グ処理により第４図に示す形状に成形する。
ｕ）に、実施例１で述べたのと同様の方法で、表面に酸
化膜を形成し、その上に銅箔を被着させた後、エツチン
グ処理により第４図に示す形状に成形する。
次に、リードフレーム１の表面に被着されている銅箔を
エツチング処理により所定形状のリードパターン２６に
形成する。このとき、アウターリードパターン２６ａの
部分は、銅箔がアウターリード形状のままリードフレー
ム上に残存しており、インナーリードとしての部分すな
わち、タブ２４上に形成されるインナーリードパターン
２６ｂはペレット８の近傍まで延設されている。
エツチング処理により所定形状のリードパターン２６に
形成する。このとき、アウターリードパターン２６ａの
部分は、銅箔がアウターリード形状のままリードフレー
ム上に残存しており、インナーリードとしての部分すな
わち、タブ２４上に形成されるインナーリードパターン
２６ｂはペレット８の近傍まで延設されている。
このように、本実施例２によれば、タブ２４上に形成さ
れたインナーリードパターン２６ｂはエツチングにより
微細なパターンで形成することが可能である。一方、ア
ウターリードパターン２６ａは同じ形状のリードフレー
ム上に形成されているため、十分な強度を確保すること
ができる。
れたインナーリードパターン２６ｂはエツチングにより
微細なパターンで形成することが可能である。一方、ア
ウターリードパターン２６ａは同じ形状のリードフレー
ム上に形成されているため、十分な強度を確保すること
ができる。
したがうて、本リードフレーム２１にペレット８を取付
け、樹脂等で封止した後、各リード２３を切断・成形す
ることによって、通常のフラットパッケージ型半導体装
置等と同様の実装を行うことができる高集積型半導体装
置を提供することができる。
け、樹脂等で封止した後、各リード２３を切断・成形す
ることによって、通常のフラットパッケージ型半導体装
置等と同様の実装を行うことができる高集積型半導体装
置を提供することができる。
［効果］
（１）６金属板上に絶縁膜を形成し、さらにその上にリ
ードパターンを形成した構造のリードとすることによっ
て、微細なリードパターンとすることができる。
ードパターンを形成した構造のリードとすることによっ
て、微細なリードパターンとすることができる。
（２）、前記（１）により、半導体装置の高集積化を促
進することができる。
進することができる。
（３）、前記（１）により、インナーリードをペレット
近傍まで延設することができるため、ワイヤの張設距離
を短くすることができ、ワイヤ流れによるワイヤシッー
トを防止することができる。
近傍まで延設することができるため、ワイヤの張設距離
を短くすることができ、ワイヤ流れによるワイヤシッー
トを防止することができる。
（４）、前記（２）により、ワイヤ材料を低減すること
ができるため、低コストで信軌性の高い半導体装置を提
供することができる。
ができるため、低コストで信軌性の高い半導体装置を提
供することができる。
（５）、アウターリードを金属板上に形成することによ
って、アウターリードの成形を容易に行うことができる
ため、実装が容易な半導体装置を提供することができる
。
って、アウターリードの成形を容易に行うことができる
ため、実装が容易な半導体装置を提供することができる
。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、ペレットの取付は方法はフェイスアンプの状
態でろう材を用いてタブ上に取付けた場合についてのみ
説明したが、これに限らず、フェイスダウンボンディン
グによって、インナーリード上に直接取付けてもよい。
態でろう材を用いてタブ上に取付けた場合についてのみ
説明したが、これに限らず、フェイスダウンボンディン
グによって、インナーリード上に直接取付けてもよい。
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆる樹脂封止型の半導体装
置に適用した場合について説明したが、これに限定され
るものではなく、たとえば気密封止型の半導体装置に適
用しても有効な技術である。
をその利用分野である、いわゆる樹脂封止型の半導体装
置に適用した場合について説明したが、これに限定され
るものではなく、たとえば気密封止型の半導体装置に適
用しても有効な技術である。
第１図は本発明の実施例１であるリードフレームを示す
平面図、 第２図は第１図の■−■線における断面図、第３図は実
施例１のリードフレームを用いた本発明の一実施例であ
る半導体装置を示す断面図、第４図は本発明の実施例２
であるリードフレームを示す平面図である。 １・・・リードフレーム、２・・・切り欠き部、３・・
・ステンレス、４・・・酸化膜、５・・・リードパター
ン、６・・・ろう材、７・・・ペレット、８・・・ワイ
ヤ、９・・・封止材（パッケージ）、１０・・・半導体
装置、２１・・・リードフレーム、２２・・・枠部、２
３・・・リード、２４・・・タブ、２５・・・タイバー
、２６・・・リードパターン、２６ｇ・・・アウターリ
ードパターン、２６ｂ・・・インナーリードパターン。 第 １ 図 第 ３ 図 第 ４ 図
平面図、 第２図は第１図の■−■線における断面図、第３図は実
施例１のリードフレームを用いた本発明の一実施例であ
る半導体装置を示す断面図、第４図は本発明の実施例２
であるリードフレームを示す平面図である。 １・・・リードフレーム、２・・・切り欠き部、３・・
・ステンレス、４・・・酸化膜、５・・・リードパター
ン、６・・・ろう材、７・・・ペレット、８・・・ワイ
ヤ、９・・・封止材（パッケージ）、１０・・・半導体
装置、２１・・・リードフレーム、２２・・・枠部、２
３・・・リード、２４・・・タブ、２５・・・タイバー
、２６・・・リードパターン、２６ｇ・・・アウターリ
ードパターン、２６ｂ・・・インナーリードパターン。 第 １ 図 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、ペレットと電気的に接続されてなるリードが金属板
上の絶縁膜の上に形成されていることを特徴とする半導
体装置。 ２、ペレットが合成樹脂により封止されていることを特
徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082488A JPS61241954A (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082488A JPS61241954A (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61241954A true JPS61241954A (ja) | 1986-10-28 |
Family
ID=13775886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60082488A Pending JPS61241954A (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61241954A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01132147A (ja) * | 1987-08-08 | 1989-05-24 | Toshiba Corp | 半導体装置 |
| JPH01316966A (ja) * | 1988-06-16 | 1989-12-21 | Hitachi Metals Ltd | Ｉｃリード部材 |
| JPH0294659A (ja) * | 1988-09-30 | 1990-04-05 | Hitachi Metals Ltd | Ｉｃリード用部材 |
| KR100254266B1 (ko) * | 1997-03-05 | 2000-05-01 | 유무성 | 리드프레임및그제조방법 |
-
1985
- 1985-04-19 JP JP60082488A patent/JPS61241954A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01132147A (ja) * | 1987-08-08 | 1989-05-24 | Toshiba Corp | 半導体装置 |
| JPH01316966A (ja) * | 1988-06-16 | 1989-12-21 | Hitachi Metals Ltd | Ｉｃリード部材 |
| JPH0294659A (ja) * | 1988-09-30 | 1990-04-05 | Hitachi Metals Ltd | Ｉｃリード用部材 |
| KR100254266B1 (ko) * | 1997-03-05 | 2000-05-01 | 유무성 | 리드프레임및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US9362210B2 (en) | Leadframe and semiconductor package made using the leadframe | |
| US7709935B2 (en) | Reversible leadless package and methods of making and using same | |
| US7262491B2 (en) | Die pad for semiconductor packages and methods of making and using same | |
| US5942794A (en) | Plastic encapsulated semiconductor device and method of manufacturing the same | |
| US7535085B2 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| US7489021B2 (en) | Lead frame with included passive devices | |
| US20030038348A1 (en) | Dual die package | |
| US5072280A (en) | Resin sealed semiconductor device | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US20020113304A1 (en) | Dual die package and manufacturing method thereof | |
| JPS61241954A (ja) | 半導体装置 | |
| JPH01134958A (ja) | 半導体装置 | |
| JPS62154769A (ja) | 半導体装置 | |
| JPH03165549A (ja) | 半導体集積回路装置 | |
| JPS62287657A (ja) | 半導体装置 | |
| JP3891772B2 (ja) | 半導体装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| KR100451488B1 (ko) | 반도체패키지및그제조방법 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| JP2000021920A (ja) | 半導体装置 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) |