JPS62287657A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62287657A JPS62287657A JP13211586A JP13211586A JPS62287657A JP S62287657 A JPS62287657 A JP S62287657A JP 13211586 A JP13211586 A JP 13211586A JP 13211586 A JP13211586 A JP 13211586A JP S62287657 A JPS62287657 A JP S62287657A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- copper
- plating layer
- die
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 40
- 238000007747 plating Methods 0.000 claims abstract description 40
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000010949 copper Substances 0.000 claims abstract description 25
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 239000011347 resin Substances 0.000 claims abstract description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000956 alloy Substances 0.000 claims abstract description 8
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 abstract description 7
- 239000004332 silver Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は半導体装置に係わシ、特に樹脂封止形半導体
装置に適用されるリードフレームの構造に関するもので
ある。
装置に適用されるリードフレームの構造に関するもので
ある。
従来の樹脂封止形半導体装置に用いられているリードフ
レームｔａ、Ｆｅ／ Ｎｉ 系のフレームまたはＣｕ系
のフレームをパンチング加工し、ＩＣテップをグイボン
ディングする領域であるダイスパッドおよび金属細線を
結線するインナーリード領域に金メッキまたは銀メッキ
を施していた。
レームｔａ、Ｆｅ／ Ｎｉ 系のフレームまたはＣｕ系
のフレームをパンチング加工し、ＩＣテップをグイボン
ディングする領域であるダイスパッドおよび金属細線を
結線するインナーリード領域に金メッキまたは銀メッキ
を施していた。
すなわち、第２図に示すようにリードフレーム１は、そ
の全面に厚さ０．１〜０．５μｍ８度のニッケルメッキ
層２が形成され、そのダイスパッド部３およびインナー
リード部４には斜線部分で示す領域５にニッケルメッキ
層２上に金または銀メッキ層６が形成されている。また
、このリードフレーム１のダイスパッド部３上には第３
図に示すようＫＩＣテップ７が図示しないダイボンド材
によりグイポンドされ、このＩＣチップ７のアルミニゥ
ム電極とインナーリード部４とが金細線８によシワイヤ
ボンドされる。そして、リードフレーム１上のＩＣチッ
プ７を含む領域５には第４図に示すように樹脂９がモー
ルドされ封止される。このモールド樹脂９よシ外部へ延
在するリードフレーム１はそのタイバー等を切断すると
ともに所定の方向に成形し、表面のニッケルメッキ層２
を剥離、除去して半田メッキ層１０を形成し、外部ＩＪ
−ド１１を形成して完成される。なお、１２はダイボン
ド材である。
の全面に厚さ０．１〜０．５μｍ８度のニッケルメッキ
層２が形成され、そのダイスパッド部３およびインナー
リード部４には斜線部分で示す領域５にニッケルメッキ
層２上に金または銀メッキ層６が形成されている。また
、このリードフレーム１のダイスパッド部３上には第３
図に示すようＫＩＣテップ７が図示しないダイボンド材
によりグイポンドされ、このＩＣチップ７のアルミニゥ
ム電極とインナーリード部４とが金細線８によシワイヤ
ボンドされる。そして、リードフレーム１上のＩＣチッ
プ７を含む領域５には第４図に示すように樹脂９がモー
ルドされ封止される。このモールド樹脂９よシ外部へ延
在するリードフレーム１はそのタイバー等を切断すると
ともに所定の方向に成形し、表面のニッケルメッキ層２
を剥離、除去して半田メッキ層１０を形成し、外部ＩＪ
−ド１１を形成して完成される。なお、１２はダイボン
ド材である。
このように従来では、リードフレーム１の全面にニッケ
ルメッキ層２を形成し、ボンデングに必要なダイスパッ
ド部３およびインナーリード部４のみに銀メッキ層６を
形成していた。モールド樹脂９はインナーリード部４を
除くリードフレーム１のニッケルメッキ層２と接触して
いる。このニッケルメッキ層２は樹脂９との密着力がリ
ードフレーム１の素材と樹脂９とを接層させたものに比
較し、よシ強固なために形成されるもので、フレーム素
材が特に銅系のものではニッケルメッキ層２による密着
力強化の効果が大きく、耐湿性の向上を図れる％徴があ
った。また、モールド樹脂９封止後の外部に延圧するリ
ードフレーム１の表面のニッケルメッキ層２は、リード
フレーム１の表面に施す半田メッキ層１０との密着力が
、ニッケル酸化物が介在することによシ低下することか
ら、モールド樹脂９よシも外部にあるニッケルメッキ層
２は剥離、除去した後に半田メッキ層１０を形成してい
た。
ルメッキ層２を形成し、ボンデングに必要なダイスパッ
ド部３およびインナーリード部４のみに銀メッキ層６を
形成していた。モールド樹脂９はインナーリード部４を
除くリードフレーム１のニッケルメッキ層２と接触して
いる。このニッケルメッキ層２は樹脂９との密着力がリ
ードフレーム１の素材と樹脂９とを接層させたものに比
較し、よシ強固なために形成されるもので、フレーム素
材が特に銅系のものではニッケルメッキ層２による密着
力強化の効果が大きく、耐湿性の向上を図れる％徴があ
った。また、モールド樹脂９封止後の外部に延圧するリ
ードフレーム１の表面のニッケルメッキ層２は、リード
フレーム１の表面に施す半田メッキ層１０との密着力が
、ニッケル酸化物が介在することによシ低下することか
ら、モールド樹脂９よシも外部にあるニッケルメッキ層
２は剥離、除去した後に半田メッキ層１０を形成してい
た。
従来の半導体装置は、ダイスパッド部およびインナーリ
ード部に施される銀メッキの素材が高価であるため、半
導体装置のコストが高価となるなどの問題があった。
ード部に施される銀メッキの素材が高価であるため、半
導体装置のコストが高価となるなどの問題があった。
本発明は、前述した問題点を解消するためになされたも
ので、ダイスパット部およびインナーリード部のメッキ
価格を低コスト化させかつモールド樹脂封止後の樹脂と
リードフレームとの密着力が強固でしかも耐湿性の良い
半導体装置を低コストで得ることを目的としている。
ので、ダイスパット部およびインナーリード部のメッキ
価格を低コスト化させかつモールド樹脂封止後の樹脂と
リードフレームとの密着力が強固でしかも耐湿性の良い
半導体装置を低コストで得ることを目的としている。
本発明に係わる半導体装置は、リードフレームを銅系合
金材で形成するとともに、その全面にニッケルメッキ層
を形成した上にダイスパッドおよびインナーリード領域
に銅メッキ層を設けたものである。
金材で形成するとともに、その全面にニッケルメッキ層
を形成した上にダイスパッドおよびインナーリード領域
に銅メッキ層を設けたものである。
この発明においては、不活性雰囲気中で金線が銅メッキ
層の表面に極めて良好に接合されるので、金、銀メッキ
層に代用することができる。
層の表面に極めて良好に接合されるので、金、銀メッキ
層に代用することができる。
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明による半導体装置の一実施例を示す断面
図であり、前述の図と同一部分には同一符号を付しであ
る。同図において、リードフレーム１′は銅系合金材か
ら形成され、その全面には厚さ０．１〜０．５μｍ程度
のニッケルメッキ層２が形成されている。また、このリ
ードフレーム１′のダイスパッド部３およびインナーリ
ード部４の表面にはこのニッケルメッキ層２上に厚さ１
〜５μｍ程度の銅メッキ層１３が形成されている。そし
て、このダイパッド部３上には半日またはエポキシ接着
剤等のグイボンド材１１によ、９ＩＣテツグＴがグイボ
ンディングされている。この場合、このＩＣテップ７の
ダイボンディングは表面の銅メッキ層１３を酸化させな
い不活性雰囲気中で行なわれる。その後、ＩＣテップ７
のアルミニウム電極とインナーリード部４の銅メッキ層
１３とを金細線８を用いて不活性雰囲気中でワイヤボン
ディングする。この不活性雰囲気中では、金細線８は銅
メッキ層１３の表面へ極めて良好に接合させることがで
きる。ボンディング後、樹脂９をモールドし、封止を行
ない、モールド樹脂９よシも外部へ延在するリードフレ
ーム１の表面のニッケルメッキ層２を剥離、除去した後
、銅合金材へ半田メッキまた半田ディツプを施して半田
メッキ層１０を形成して完成する。
図であり、前述の図と同一部分には同一符号を付しであ
る。同図において、リードフレーム１′は銅系合金材か
ら形成され、その全面には厚さ０．１〜０．５μｍ程度
のニッケルメッキ層２が形成されている。また、このリ
ードフレーム１′のダイスパッド部３およびインナーリ
ード部４の表面にはこのニッケルメッキ層２上に厚さ１
〜５μｍ程度の銅メッキ層１３が形成されている。そし
て、このダイパッド部３上には半日またはエポキシ接着
剤等のグイボンド材１１によ、９ＩＣテツグＴがグイボ
ンディングされている。この場合、このＩＣテップ７の
ダイボンディングは表面の銅メッキ層１３を酸化させな
い不活性雰囲気中で行なわれる。その後、ＩＣテップ７
のアルミニウム電極とインナーリード部４の銅メッキ層
１３とを金細線８を用いて不活性雰囲気中でワイヤボン
ディングする。この不活性雰囲気中では、金細線８は銅
メッキ層１３の表面へ極めて良好に接合させることがで
きる。ボンディング後、樹脂９をモールドし、封止を行
ない、モールド樹脂９よシも外部へ延在するリードフレ
ーム１の表面のニッケルメッキ層２を剥離、除去した後
、銅合金材へ半田メッキまた半田ディツプを施して半田
メッキ層１０を形成して完成する。
このような構成によれば、ニッケルメッキ層２とモール
ド樹脂９との密層性およびボンディング性能を低下させ
ることなく、ダイスパッド部３およびインナーリード部
４のメッキ層を銀から銅へ変更でき、低コストのリード
フレームが実現可能となる。また、銅系合金材からなる
リードフレーム１に直接金細線８をボンディングすると
きは、リードフレーム１の圧延時に発生するロール傷等
の表面荒さによシボンディング性能を阻害することがあ
ったが、ダイスパッド部３およびインナーリード部４の
ダイボンディング領域に銅メッキ層１３が形成されてい
るので、安定したボンディング性能が得られる。
ド樹脂９との密層性およびボンディング性能を低下させ
ることなく、ダイスパッド部３およびインナーリード部
４のメッキ層を銀から銅へ変更でき、低コストのリード
フレームが実現可能となる。また、銅系合金材からなる
リードフレーム１に直接金細線８をボンディングすると
きは、リードフレーム１の圧延時に発生するロール傷等
の表面荒さによシボンディング性能を阻害することがあ
ったが、ダイスパッド部３およびインナーリード部４の
ダイボンディング領域に銅メッキ層１３が形成されてい
るので、安定したボンディング性能が得られる。
なお、前述した実施例では、ワイヤボンドに使用する金
属細線に金線を用いた場合について説明したが、本発明
はこれに限定されるものではなく、金線と比較してより
安価な銅線を使用する場合でも、不活性雰囲気中でワイ
ヤボンディングすることにより、安定したボンディング
性能が得られ、さらに安価に半導体装置を実現すること
ができる。
属細線に金線を用いた場合について説明したが、本発明
はこれに限定されるものではなく、金線と比較してより
安価な銅線を使用する場合でも、不活性雰囲気中でワイ
ヤボンディングすることにより、安定したボンディング
性能が得られ、さらに安価に半導体装置を実現すること
ができる。
以上説明したように本発明によれば、リードフレームを
銅系合金材で形成するとともに、このリードフレームの
そ一ルド樹脂内部にニッケルメッキ層を設け、ボンディ
ングに必要な個所にのみニッケルメッキ層上に銅メッキ
層を設けたので、モールド樹脂とリードフレームとの密
着性が良く、さらに安定したボンディング性能を有する
半導体装置が低コストで得られるなどの極めて優れた効
果を有する。
銅系合金材で形成するとともに、このリードフレームの
そ一ルド樹脂内部にニッケルメッキ層を設け、ボンディ
ングに必要な個所にのみニッケルメッキ層上に銅メッキ
層を設けたので、モールド樹脂とリードフレームとの密
着性が良く、さらに安定したボンディング性能を有する
半導体装置が低コストで得られるなどの極めて優れた効
果を有する。
第１図はこの発明による半導体装置の一実施例を示す断
面図、第２図〜第４図は従来の半導体装置の構成を説明
する図である。 １′ ・・・・リードフレーム、２・・・番ニッケルメ
ッキ層、３・・・・ダイスパッド部、４・・・・インナ
ーリード部、ＴＩＩ・・・ＩＣチップ、８・・・・金細
線、９・・・・樹脂、１０・・・・半田メッキ層、１１
・・幸・外部リード、１２・・・・ダイボンド材、１３
・・・・銅メッキ層。
面図、第２図〜第４図は従来の半導体装置の構成を説明
する図である。 １′ ・・・・リードフレーム、２・・・番ニッケルメ
ッキ層、３・・・・ダイスパッド部、４・・・・インナ
ーリード部、ＴＩＩ・・・ＩＣチップ、８・・・・金細
線、９・・・・樹脂、１０・・・・半田メッキ層、１１
・・幸・外部リード、１２・・・・ダイボンド材、１３
・・・・銅メッキ層。
Claims (2)
- （１）リードフレームのダイスパット部にＩＣチップを
ダイボンディングし、該リードフレームのインナーリー
ド部とＩＣチップとを金属細線でワイヤボンディングし
た後、樹脂封止してなる半導体装置において、前記リー
ドフレームを銅系合金材で形成するとともに、該リード
フレームのモールド樹脂内部にニッケルメッキ層を設け
、ボンディングに必要な個所にのみ該ニッケルメッキ層
上に銅メッキ層を設け、モールド樹脂外部に延在するリ
ードフレーム上に半田層を設けたことを特徴とする半導
体装置。 - （２）金属細線を金線としたことを特徴とする特許請求
の範囲第１項記載の半導体装置。（３）金属細線を銅線
としたことを特徴とする特許請求の範囲第１項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13211586A JPS62287657A (ja) | 1986-06-06 | 1986-06-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13211586A JPS62287657A (ja) | 1986-06-06 | 1986-06-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62287657A true JPS62287657A (ja) | 1987-12-14 |
Family
ID=15073773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13211586A Pending JPS62287657A (ja) | 1986-06-06 | 1986-06-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62287657A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210761A (ja) * | 1988-06-28 | 1990-01-16 | Mitsui High Tec Inc | リードフレーム及びその製造方法 |
| US6087714A (en) * | 1998-04-27 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices having tin-based solder film containing no lead and process for producing the devices |
| JP2010283066A (ja) * | 2009-06-03 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| JP2014143433A (ja) * | 2014-03-31 | 2014-08-07 | Mitsubishi Electric Corp | 半導体装置 |
| US8994159B2 (en) | 2009-04-09 | 2015-03-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
-
1986
- 1986-06-06 JP JP13211586A patent/JPS62287657A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210761A (ja) * | 1988-06-28 | 1990-01-16 | Mitsui High Tec Inc | リードフレーム及びその製造方法 |
| US6087714A (en) * | 1998-04-27 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices having tin-based solder film containing no lead and process for producing the devices |
| US8994159B2 (en) | 2009-04-09 | 2015-03-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2010283066A (ja) * | 2009-06-03 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| JP2014143433A (ja) * | 2014-03-31 | 2014-08-07 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| US5653891A (en) | Method of producing a semiconductor device with a heat sink | |
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| JP2003297995A (ja) | エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム | |
| WO2006072031A1 (en) | Lead-free and multi-layers preplated leadframe | |
| JPH1168006A (ja) | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 | |
| US6518653B1 (en) | Lead frame and semiconductor device | |
| US20040155361A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JPH09307050A (ja) | リードフレームとこれを用いた半導体装置 | |
| JP3786339B2 (ja) | 半導体装置の製造方法 | |
| JPS62287657A (ja) | 半導体装置 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS5951139B2 (ja) | 樹脂封止型半導体装置の製法 | |
| JPS61241954A (ja) | 半導体装置 | |
| JP2519651Y2 (ja) | 樹脂封止型マルチチップパッケージのリードフレーム | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JPS63102247A (ja) | 樹脂封止型半導体装置 | |
| JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2999639B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH04322435A (ja) | 半導体装置およびその製造方法 | |
| JPS62105457A (ja) | 半導体装置 | |
| JPH0284744A (ja) | 半導体装置の製造方法 | |
| JPH0766231A (ja) | 面実装型半導体装置の製造方法 |