JPH0766231A - 面実装型半導体装置の製造方法 - Google Patents
面実装型半導体装置の製造方法Info
- Publication number
- JPH0766231A JPH0766231A JP5212502A JP21250293A JPH0766231A JP H0766231 A JPH0766231 A JP H0766231A JP 5212502 A JP5212502 A JP 5212502A JP 21250293 A JP21250293 A JP 21250293A JP H0766231 A JPH0766231 A JP H0766231A
- Authority
- JP
- Japan
- Prior art keywords
- header
- resin
- lead frame
- sealed
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 面実装型半導体装置の製造方法において、ヘ
ッダー部裏面への薄バリ付着を防止し、薄バリ除去工程
を不要とする。 【構成】 ヘッダー部２を備えたリードフレーム１と、
前記ヘッダー部２に搭載される半導体素子４とを有し、
金型内に前記リードフレーム１を配置して前記ヘッダー
部２の裏面が外部へ露出するよう絶縁樹脂７にて封止さ
れてなる面実装型半導体装置の製造方法において、前記
半導体素子４をダイボンド，ワイヤボンドする第１の工
程と、前記リードフレーム１を金型内に配置し、樹脂封
止するとともに、前記ヘッダー部２の外周側面に前記金
型の突起部を隣接させ、溝部８を形成する第２の工程
と、を含んでなることを特徴とする。
ッダー部裏面への薄バリ付着を防止し、薄バリ除去工程
を不要とする。 【構成】 ヘッダー部２を備えたリードフレーム１と、
前記ヘッダー部２に搭載される半導体素子４とを有し、
金型内に前記リードフレーム１を配置して前記ヘッダー
部２の裏面が外部へ露出するよう絶縁樹脂７にて封止さ
れてなる面実装型半導体装置の製造方法において、前記
半導体素子４をダイボンド，ワイヤボンドする第１の工
程と、前記リードフレーム１を金型内に配置し、樹脂封
止するとともに、前記ヘッダー部２の外周側面に前記金
型の突起部を隣接させ、溝部８を形成する第２の工程
と、を含んでなることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、面実装型半導体装置に
関するものであり、特に半導体素子の載置片裏面が外部
に露出され、外部基板との接続面となる面実装型半導体
装置に関する。
関するものであり、特に半導体素子の載置片裏面が外部
に露出され、外部基板との接続面となる面実装型半導体
装置に関する。
【０００２】
【従来の技術】従来の面実装型半導体装置の製造方法に
ついて図７乃至図９に従って説明する。図７は、樹脂封
止前を示す図であり、同図（ａ）は平面図であり、同図
（ｂ）は側面断面図である。図８は、樹脂封止後を示す
図であり、同図（ａ）は上面側からの透視図であり、同
図（ｂ）は側面側からの透視図であり、同図（ｃ）は裏
面側からの透視図である。図９は、タイバーカット，フ
ォーミング後を示す図であり、同図（ａ）は平面図であ
り、同図（ｂ）は側面図であり、同図（ｃ）は裏面図で
ある。
ついて図７乃至図９に従って説明する。図７は、樹脂封
止前を示す図であり、同図（ａ）は平面図であり、同図
（ｂ）は側面断面図である。図８は、樹脂封止後を示す
図であり、同図（ａ）は上面側からの透視図であり、同
図（ｂ）は側面側からの透視図であり、同図（ｃ）は裏
面側からの透視図である。図９は、タイバーカット，フ
ォーミング後を示す図であり、同図（ａ）は平面図であ
り、同図（ｂ）は側面図であり、同図（ｃ）は裏面図で
ある。
【０００３】まず、図７の如く、多連状に連なったリー
ドフレーム１のヘッダー部２上にハンダ３にて半導体素
子４を固着し、続いて該半導体素子４と前記リードフレ
ーム１の外部接続用端子５とをボンディングワイヤ６に
より電気的に接続する。
ドフレーム１のヘッダー部２上にハンダ３にて半導体素
子４を固着し、続いて該半導体素子４と前記リードフレ
ーム１の外部接続用端子５とをボンディングワイヤ６に
より電気的に接続する。
【０００４】次に、図８の如く、前記半導体素子４とボ
ンディングワイヤ６とを被覆するとともに、前記ヘッダ
ー部２の裏面が露出するよう金型（図示せず）を用いて
絶縁樹脂７により封止する。
ンディングワイヤ６とを被覆するとともに、前記ヘッダ
ー部２の裏面が露出するよう金型（図示せず）を用いて
絶縁樹脂７により封止する。
【０００５】その後、図９の如く、タイバーカット，フ
ォーミングを行い完成品となる。
ォーミングを行い完成品となる。
【０００６】上述した従来の製造方法では、リードフレ
ーム１を絶縁樹脂７にて封止する際において、前記金型
とヘッダー部２の裏面とを密接させることにより、前記
ヘッダー部２が露出するよう樹脂封止されている。すな
わち、密接することで、前記金型とヘッダー部２との間
に前記絶縁樹脂７が潜入することを防止している。
ーム１を絶縁樹脂７にて封止する際において、前記金型
とヘッダー部２の裏面とを密接させることにより、前記
ヘッダー部２が露出するよう樹脂封止されている。すな
わち、密接することで、前記金型とヘッダー部２との間
に前記絶縁樹脂７が潜入することを防止している。
【０００７】
【発明が解決しようとする課題】ところが、上記樹脂封
止する際において、前記金型とヘッダー部２との間に隙
間が生じていると、絶縁樹脂７が前記隙間に流れ込み、
前記ヘッダー部２の裏面側表面に薄バリとなって固ま
る。
止する際において、前記金型とヘッダー部２との間に隙
間が生じていると、絶縁樹脂７が前記隙間に流れ込み、
前記ヘッダー部２の裏面側表面に薄バリとなって固ま
る。
【０００８】面実装型半導体装置において、前記ヘッダ
ー部２裏面は通常外部基板等にハンダ付けされて使用さ
れる為、前記薄バリが前記ヘッダー部２裏面に固着して
いるとハンダ付けが良好になされないので、前記面実装
型半導体装置を製造するにあたり前記薄バリを取り除く
工程か必要である。
ー部２裏面は通常外部基板等にハンダ付けされて使用さ
れる為、前記薄バリが前記ヘッダー部２裏面に固着して
いるとハンダ付けが良好になされないので、前記面実装
型半導体装置を製造するにあたり前記薄バリを取り除く
工程か必要である。
【０００９】本発明は、上記問題点を解決することを目
的とするものである。
的とするものである。
【００１０】
【課題を解決するための手段】本発明の面実装型半導体
装置の製造方法は、ヘッダー部を備えたリードフレーム
と、前記ヘッダー部に搭載される半導体素子とを有し、
金型内に前記リードフレームを配置して前記ヘッダー部
の裏面が外部へ露出するよう樹脂封止されてなる面実装
型半導体装置り製造方法において、前記半導体素子をダ
イボンド，ワイヤボンドする第１の工程と、前記リード
フレームを金型内に配置し、樹脂封止するとともに、前
記ヘッダー部の外周側面に前記金型の突起部を隣接さ
せ、溝部を形成する第２の工程と、を含んでなることを
特徴とするものである。
装置の製造方法は、ヘッダー部を備えたリードフレーム
と、前記ヘッダー部に搭載される半導体素子とを有し、
金型内に前記リードフレームを配置して前記ヘッダー部
の裏面が外部へ露出するよう樹脂封止されてなる面実装
型半導体装置り製造方法において、前記半導体素子をダ
イボンド，ワイヤボンドする第１の工程と、前記リード
フレームを金型内に配置し、樹脂封止するとともに、前
記ヘッダー部の外周側面に前記金型の突起部を隣接さ
せ、溝部を形成する第２の工程と、を含んでなることを
特徴とするものである。
【００１１】さらに、請求項１記載の面実装型半導体装
置において、前記ヘッダー部は、外周側面上部にひさし
部が設けられ、前記第２の工程は、前記金型の突起部を
前記ひさし部裏面に当接させ、前記ひさし部の先端を樹
脂封止する工程を含んでなることを特徴とするものであ
る。
置において、前記ヘッダー部は、外周側面上部にひさし
部が設けられ、前記第２の工程は、前記金型の突起部を
前記ひさし部裏面に当接させ、前記ひさし部の先端を樹
脂封止する工程を含んでなることを特徴とするものであ
る。
【００１２】
【作用】上記構成によれば、本発明の面実装型半導体装
置の製造方法は、樹脂封止の際に、ヘッダー部の外周側
面に金型の突起部を隣接させ、溝部を形成する構成を有
するため、従来のように薄バリが発生した場合でも、前
記薄バリは金型の突起部とヘッダー部との間に形成され
る。このため、前記薄バリは溝部内において発生するた
め、前記ヘッダー部裏面に薄バリが付着することを防止
できる。従って、薄バリ除去工程が不要となる。
置の製造方法は、樹脂封止の際に、ヘッダー部の外周側
面に金型の突起部を隣接させ、溝部を形成する構成を有
するため、従来のように薄バリが発生した場合でも、前
記薄バリは金型の突起部とヘッダー部との間に形成され
る。このため、前記薄バリは溝部内において発生するた
め、前記ヘッダー部裏面に薄バリが付着することを防止
できる。従って、薄バリ除去工程が不要となる。
【００１３】さらに、前記ヘッダー部の外周側面上部に
ひさし部を設け、該ひさし部の先端を前記封止樹脂にて
封止することにより、前記薄バリは金型の突起部とひさ
し部との間に形成され、上記同様溝部内において発生す
るため、薄バリ除去工程が不要となるとともに、前記ヘ
ッダー部の固定・保持を向上することができる。
ひさし部を設け、該ひさし部の先端を前記封止樹脂にて
封止することにより、前記薄バリは金型の突起部とひさ
し部との間に形成され、上記同様溝部内において発生す
るため、薄バリ除去工程が不要となるとともに、前記ヘ
ッダー部の固定・保持を向上することができる。
【００１４】
【実施例】本発明の一実施例を示す面実装型半導体装置
の製造方法について、図１乃至図３に従って説明する。
図１は、樹脂封止前を示す図であり、同図（ａ）は平面
図であり、同図（ｂ）は側面断面図である。図２は、樹
脂封止後を示す図であり、同図（ａ）は上面側からの透
視図であり、同図（ｂ）は側面側からの透視図であり、
同図（ｃ）は裏面側からの透視図である。図３は、タイ
バーカット，フォーミング後を示す図であり、同図
（ａ）は平面図であり、同図（ｂ）は側面図であり、同
図（ｃ）は裏面図であり、同図（ｄ）は同図（ａ）のＡ
−Ａ′断面図であり、同図（ｅ）は同図（ａ）のＢ−
Ｂ′断面図である。
の製造方法について、図１乃至図３に従って説明する。
図１は、樹脂封止前を示す図であり、同図（ａ）は平面
図であり、同図（ｂ）は側面断面図である。図２は、樹
脂封止後を示す図であり、同図（ａ）は上面側からの透
視図であり、同図（ｂ）は側面側からの透視図であり、
同図（ｃ）は裏面側からの透視図である。図３は、タイ
バーカット，フォーミング後を示す図であり、同図
（ａ）は平面図であり、同図（ｂ）は側面図であり、同
図（ｃ）は裏面図であり、同図（ｄ）は同図（ａ）のＡ
−Ａ′断面図であり、同図（ｅ）は同図（ａ）のＢ−
Ｂ′断面図である。
【００１５】まず、図１の如く、外周側面上部にひさし
部１１を設けたヘッダー部２と外部接続用端子５とを備
え、多連状に連なった銅材等からなるリードフレーム１
を有し、前記ヘッダー部２上にハンダ３にて半導体素子
４を固着し、続いて該半導体素子４と前記外部接続用端
子５とをボンディングワイヤ６により電気的に接続す
る。
部１１を設けたヘッダー部２と外部接続用端子５とを備
え、多連状に連なった銅材等からなるリードフレーム１
を有し、前記ヘッダー部２上にハンダ３にて半導体素子
４を固着し、続いて該半導体素子４と前記外部接続用端
子５とをボンディングワイヤ６により電気的に接続す
る。
【００１６】次に、図２の如く、前記半導体素子４とボ
ンディングワイヤ６とを被覆するとともに、前記ヘッダ
ー部２の裏面が露出するよう金型（図示せず）を用いて
絶縁樹脂７により封止する。
ンディングワイヤ６とを被覆するとともに、前記ヘッダ
ー部２の裏面が露出するよう金型（図示せず）を用いて
絶縁樹脂７により封止する。
【００１７】この樹脂封止の際に、図２（ｃ）に示すよ
うに、前記ヘッダー部２の外周側面と絶縁樹脂７との間
に溝部８を形成するよう封止する。これは、前記金型に
前記ヘッダー部２の外周側面と隣接し、且つ、前記ひさ
し部１１に当接する突起部を設け、該突起部にて前記溝
部８を形成するものである。
うに、前記ヘッダー部２の外周側面と絶縁樹脂７との間
に溝部８を形成するよう封止する。これは、前記金型に
前記ヘッダー部２の外周側面と隣接し、且つ、前記ひさ
し部１１に当接する突起部を設け、該突起部にて前記溝
部８を形成するものである。
【００１８】ここで、さらに前記ひさし部１１の先端が
絶縁樹脂７にて覆われるよう樹脂封止を行うことによ
り、前記ヘッダー部２の固定・保持を向上することがで
きる。その後、図３の如くタイバーカット，フォーミン
グを行い完成品となる。
絶縁樹脂７にて覆われるよう樹脂封止を行うことによ
り、前記ヘッダー部２の固定・保持を向上することがで
きる。その後、図３の如くタイバーカット，フォーミン
グを行い完成品となる。
【００１９】尚、前記ヘッダー部２の固定・保持は若干
劣るが溝部８の幅を図４に示すように、ひさし部１１の
先端までとしても良い。
劣るが溝部８の幅を図４に示すように、ひさし部１１の
先端までとしても良い。
【００２０】このように、上記製造方法によれば、樹脂
封止の際に、金型の突起部を、ヘッダー部２の外周側面
に隣接、且つ、ひさし部１１に当接させ、溝部８を形成
する構成を有するので、前記ヘッダー部２の裏面にまで
薄バリが及ぶことを封止できる。すなわち、薄バリが発
生した場合には、金型の突起部とひさし部１１との間に
形成され、前記薄バリは溝部８内において発生するた
め、前記ヘッダー部２裏面に薄バリが付着することがな
い。従って薄バリ除去工程が不要となり、コストダウン
が図れる。
封止の際に、金型の突起部を、ヘッダー部２の外周側面
に隣接、且つ、ひさし部１１に当接させ、溝部８を形成
する構成を有するので、前記ヘッダー部２の裏面にまで
薄バリが及ぶことを封止できる。すなわち、薄バリが発
生した場合には、金型の突起部とひさし部１１との間に
形成され、前記薄バリは溝部８内において発生するた
め、前記ヘッダー部２裏面に薄バリが付着することがな
い。従って薄バリ除去工程が不要となり、コストダウン
が図れる。
【００２１】さらに、樹脂封止する際に、ひさし部１１
の先端に絶縁樹脂にて覆うことにより、ヘッダー部２の
固定・保持を向上することができる。
の先端に絶縁樹脂にて覆うことにより、ヘッダー部２の
固定・保持を向上することができる。
【００２２】上記実施例では、ヘッダー部２の外周側面
上部にひさし部１１が設けられた構成であるが、該ひさ
し部１１を不要としても良い。
上部にひさし部１１が設けられた構成であるが、該ひさ
し部１１を不要としても良い。
【００２３】その場合には、樹脂封止の際に、ヘッダー
部２の外周側面に金型の突起部を隣接させ、絶縁樹脂７
にて封止する。尚、前記突起部にて溝部８が形成される
ことは勿論である。
部２の外周側面に金型の突起部を隣接させ、絶縁樹脂７
にて封止する。尚、前記突起部にて溝部８が形成される
ことは勿論である。
【００２４】このように、前記ひさし部１１を不要とし
た場合には、ヘッダー部２の外周側面に金型の突起部を
隣接させ、溝部８を形成する構成を有するので、前記ヘ
ッダー部２裏面にまで薄バリが及ぶことを防止できる。
すなわち、薄バリが発生した場合には、金型の突起部と
ヘッダー部２との間に形成され、前記薄バリは溝部８内
において発生するため、前記ヘッダー部２裏面に薄バリ
が付着することがない。従って、薄バリ除去工程が不要
となり、コストダウンが図れる。
た場合には、ヘッダー部２の外周側面に金型の突起部を
隣接させ、溝部８を形成する構成を有するので、前記ヘ
ッダー部２裏面にまで薄バリが及ぶことを防止できる。
すなわち、薄バリが発生した場合には、金型の突起部と
ヘッダー部２との間に形成され、前記薄バリは溝部８内
において発生するため、前記ヘッダー部２裏面に薄バリ
が付着することがない。従って、薄バリ除去工程が不要
となり、コストダウンが図れる。
【００２５】上述した実施例において、図５（ａ）の如
く、前記ヘッダー部２裏面を外部基板９上のパターン１
０にハンダ付けされる場合には、図５（ｂ）のように、
前記溝部８にて前記ヘッダー部２の外周側面にハンダ３
が這い上がるため、ハンダ付け強度が上がり信頼性向上
となる。
く、前記ヘッダー部２裏面を外部基板９上のパターン１
０にハンダ付けされる場合には、図５（ｂ）のように、
前記溝部８にて前記ヘッダー部２の外周側面にハンダ３
が這い上がるため、ハンダ付け強度が上がり信頼性向上
となる。
【００２６】さらに、実施例において、図６の如く、ヘ
ッダー部２裏面に溝１２を設けることにより、前記ヘッ
ダー部２裏面を外部基板９上のパターン１０にハンダ付
けする場合に生じる気泡を前記溝１２にて逃がし、前記
ヘッダー部２裏面の濡れ性を良くし、信頼性を向上させ
ることができる。尚、図６（ａ）は平面図であり、同図
（ｂ）は側面図であり、同図（ｃ）は裏面図であり、同
図（ｄ）は同図（ａ）のＤ−Ｄ′断面図であり、同図
（ｅ）は同図（ａ）のＥ−Ｅ′断面図である。
ッダー部２裏面に溝１２を設けることにより、前記ヘッ
ダー部２裏面を外部基板９上のパターン１０にハンダ付
けする場合に生じる気泡を前記溝１２にて逃がし、前記
ヘッダー部２裏面の濡れ性を良くし、信頼性を向上させ
ることができる。尚、図６（ａ）は平面図であり、同図
（ｂ）は側面図であり、同図（ｃ）は裏面図であり、同
図（ｄ）は同図（ａ）のＤ−Ｄ′断面図であり、同図
（ｅ）は同図（ａ）のＥ−Ｅ′断面図である。
【００２７】
【考案の効果】以上のように、本発明の請求項１記載の
面実装型半導体装置の製造方法によれば、薄バリが金型
の突起部とヘッダー部との間、すなわち、溝部内におい
て発生するため、前記ヘッダー部裏面に薄バリが付着す
ることがない。従って、薄バリ除去工程が不要となり、
コストダウンが図れる。
面実装型半導体装置の製造方法によれば、薄バリが金型
の突起部とヘッダー部との間、すなわち、溝部内におい
て発生するため、前記ヘッダー部裏面に薄バリが付着す
ることがない。従って、薄バリ除去工程が不要となり、
コストダウンが図れる。
【００２８】また、請求項２記載の面実装型半導体装置
の製造方法によれば、薄バリが金型の突起部とひさし部
との間、すなわち、溝部内において発生するため、上記
同様ヘッダー部裏面に薄バリが付着することがなく、薄
バリ除去工程が不要となり、コストダウンが図れる。さ
らに、前記ひさし部の先端を樹脂にて封止しているた
め、前記ヘッダー部の固定・保持が向上される。
の製造方法によれば、薄バリが金型の突起部とひさし部
との間、すなわち、溝部内において発生するため、上記
同様ヘッダー部裏面に薄バリが付着することがなく、薄
バリ除去工程が不要となり、コストダウンが図れる。さ
らに、前記ひさし部の先端を樹脂にて封止しているた
め、前記ヘッダー部の固定・保持が向上される。
【図１】本発明の製造工程を説明するための図であり、
リードフレームの樹脂封止前を示す図である。
リードフレームの樹脂封止前を示す図である。
【図２】同じく、リードフレームの樹脂封止後を示す図
である。
である。
【図３】同じく、タイバーカット，フォーミング後を示
す図である。
す図である。
【図４】他の溝部の構成を示す横断面図である。
【図５】外部基板にハンダ付けした場合の図であり、図
（ａ）は断面図であり、図（ｂ）は図（ａ）のＣ部拡大
図である。
（ａ）は断面図であり、図（ｂ）は図（ａ）のＣ部拡大
図である。
【図６】ヘッダー部裏面に溝を設けた場合の構成図であ
る。
る。
【図７】従来の製造工程を説明するための図であり、リ
ードフレームの樹脂封止前を示す図である。
ードフレームの樹脂封止前を示す図である。
【図８】同じく、リードフレームの樹脂封止後を示す図
である。
である。
【図９】同じく、タイバーカット，フォーミング後を示
す図である。
す図である。
１ リードフレーム ２ ヘッダー部 ３ ハンダ ４ 半導体素子 ５ 外部接続用端子 ６ ボンディングワイヤ ７ 絶縁樹脂 ８ 溝部 １１ ひさし部
Claims (2)
- 【請求項１】 ヘッダー部を備えたリードフレームと、
前記ヘッダー部に搭載される半導体素子とを有し、金型
内に前記リードフレームを配置して前記ヘッダー部の裏
面が外部へ露出するよう樹脂封止されてなる面実装型半
導体装置の製造方法において、 前記半導体素子をダイボンド，ワイヤボンドする第１の
工程と、 前記リードフレームを金型内に配置し、樹脂封止すると
ともに、前記ヘッダー部の外周側面に前記金型の突起部
を隣接させ、溝部を形成する第２の工程と、 を含んでなることを特徴とする面実装型半導体装置の製
造方法。 - 【請求項２】 前記ヘッダー部は、外周側面上部にひさ
し部が設けられ、前記第２の工程は、前記金型の突起部
を前記ひさし部裏面に当接させ、前記ひさし部の先端を
樹脂封止する工程を含んでなることを特徴とする請求項
１記載の面実装型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5212502A JP2934372B2 (ja) | 1993-08-27 | 1993-08-27 | 面実装型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5212502A JP2934372B2 (ja) | 1993-08-27 | 1993-08-27 | 面実装型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766231A true JPH0766231A (ja) | 1995-03-10 |
| JP2934372B2 JP2934372B2 (ja) | 1999-08-16 |
Family
ID=16623731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5212502A Expired - Fee Related JP2934372B2 (ja) | 1993-08-27 | 1993-08-27 | 面実装型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2934372B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2779868A1 (fr) * | 1998-06-10 | 1999-12-17 | Sgs Thomson Microelectronics | Boitier de puissance a montage en surface |
| WO2021220357A1 (ja) * | 2020-04-27 | 2021-11-04 | 三菱電機株式会社 | 半導体装置 |
-
1993
- 1993-08-27 JP JP5212502A patent/JP2934372B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2779868A1 (fr) * | 1998-06-10 | 1999-12-17 | Sgs Thomson Microelectronics | Boitier de puissance a montage en surface |
| WO2021220357A1 (ja) * | 2020-04-27 | 2021-11-04 | 三菱電機株式会社 | 半導体装置 |
| JPWO2021220357A1 (ja) * | 2020-04-27 | 2021-11-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2934372B2 (ja) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839321B2 (ja) | 半導体装置およびその製造方法 | |
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| US7238549B2 (en) | Surface-mounting semiconductor device and method of making the same | |
| JP3547704B2 (ja) | リードフレーム及び半導体装置 | |
| US7410835B2 (en) | Method for fabricating semiconductor package with short-prevented lead frame | |
| JP2005191240A (ja) | 半導体装置及びその製造方法 | |
| JP2003023134A (ja) | 半導体装置およびその製造方法 | |
| JPH0870084A (ja) | 半導体パッケージおよびその製造方法 | |
| US20050003582A1 (en) | Semiconductor device and method of manufacturing the device | |
| KR100491657B1 (ko) | 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법 | |
| US5606204A (en) | Resin-sealed semiconductor device | |
| JPH0766231A (ja) | 面実装型半導体装置の製造方法 | |
| JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
| JP3153197B2 (ja) | 半導体装置 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US12051642B2 (en) | QFN semiconductor package, semiconductor package and lead frame | |
| JPS62287657A (ja) | 半導体装置 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JPS62198143A (ja) | リ−ドフレ−ム | |
| JPH0810207Y2 (ja) | 樹脂封止形半導体装置 | |
| JP2000114553A (ja) | 半導体装置およびその製造方法 | |
| JP3153185B2 (ja) | 半導体装置 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |