JP3547704B2 - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置 Download PDF

Info

Publication number
JP3547704B2
JP3547704B2 JP2000388711A JP2000388711A JP3547704B2 JP 3547704 B2 JP3547704 B2 JP 3547704B2 JP 2000388711 A JP2000388711 A JP 2000388711A JP 2000388711 A JP2000388711 A JP 2000388711A JP 3547704 B2 JP3547704 B2 JP 3547704B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
support bar
mounting portion
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000388711A
Other languages
English (en)
Other versions
JP2002083918A (ja
Inventor
尚志 安永
英志 花田
貴弘 石橋
淳 杉本
裕一 道喜
仁 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2000388711A priority Critical patent/JP3547704B2/ja
Priority to US10/024,827 priority patent/US6700186B2/en
Publication of JP2002083918A publication Critical patent/JP2002083918A/ja
Application granted granted Critical
Publication of JP3547704B2 publication Critical patent/JP3547704B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Shaping Metal By Deep-Drawing, Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、MAP法を採用して製造される半導体装置を構成するリードフレーム、および該リードフレームを用いた半導体装置に関する。
【0002】
【従来の技術】
近年、半導体チップをリードフレームに搭載し、樹脂封止して成る樹脂封止型の半導体装置においては、小型化、高密度化の要請から、図8(a)に示すように、樹脂パッケージ104pの側面からリード102rが突出することなく、半導体装置100の裏面100tにリード102rが露呈する、いわゆるSON(Small Outline Non−leaded package)やQFN(Quad Flat Non−leaded package)と呼ばれるタイプの半導体装置が注目されている。
【0003】
ところで、最近では、PCBやテープ基板を使用した半導体装置において、複数個を一括して樹脂封止する製造方法であるMAP(Mold Array Process)と呼ばれる製造方法が採用され、半導体装置の製造が行われており、前述したSONやQFNなどのリードフレームを使用した半導体装置にもこのMAPを適用しようとする動きがある。以下に例を示す。
【0004】
半導体装置100は、半導体チップ109を単位フレーム102のタブ102b上に搭載するとともに単位フレーム102のリード102rにボンディングワイヤ103を介して電気的に接続し、全体を樹脂封止することによって構成されている。
【0005】
単位フレーム102は、図9のハッチングに示すように、リードフレーム105に形成され、矩形の平面形状を呈している。
【0006】
そして、中央部には半導体チップ搭載部であるタブ102bが形成され、タブ102bより角部に向かって延在するサポートバー102sによって該タブ102bが支持され、各辺よりタブ102bを囲む態様でリード102rが形成されている。
【0007】
リードフレーム105には、複数の単位フレーム102をタイバー106を用いて連結してマトリックス状に構成した単位フレーム集合体107が形成されている。
【0008】
なお、単位フレーム集合体107はリードフレーム105の長手方向(図の左右方向)へ複数形成される。
【0009】
次に、半導体装置100の製造方法について説明する。
【0010】
上述したリードフレーム105を用意し、単位フレーム集合体107の各単位フレーム102のタブ102b上に半導体チップ109を接着剤又は接着テープを用いて搭載し、半導体チップ109の電極109dとリード102rとをボンディングワイヤ103を介して電気的に接続する。(図8(a)参照)
以下、上記MAP法による製造工程である。
【0011】
すなわち、図9に示すように、単位フレーム集合体107とガイドレール105gの一部を含んで108線内を封止樹脂104によって樹脂封止し、樹脂封止体108を成形する。
【0012】
そして、樹脂封止体108をダイシングソー(図示せず)により、矢印に示す如く、各単位フレーム102の境界であるタイバー106、ガイドレール105gに沿って、切断し、各々の半導体装置100へ分離する。
【0013】
この方法によれば、複数の半導体装置を一括して樹脂封止できるため樹脂封止工程が簡略化できるとともに、外形サイズが同じであれば、ひとつの樹脂封止金型で多品種に対応でき、従来と比較して大幅なコストダウンが図れるという利点がある。
【0014】
【発明が解決しようとする課題】
ところで、上述したようにMAP法をリードフレームを使用した半導体装置に適用した場合には、以下に示す問題がある。
【0015】
すなわち、樹脂封止体108を切断し、各半導体装置100へ分離する際に、ダイシングソーにより樹脂封止体108とリードフレーム105のタイバー106およびリード102rとを同時に切断するが、リードフレーム105と樹脂封止体108とは材質が異なり硬度等に関係する切断力が異なるので、切断時に切断抵抗が変化し、切断箇所における封止樹脂体108とリードフレーム105との切断抵抗による変形量の差異が原因となり、図8(b)に示すように、切断方向(矢印方向)に向かって封止樹脂104とリードフレーム105との境界部分に剥離104hが生じるという問題がある。
【0016】
また、サポートバー102sは矩形の平面形状をなす樹脂パッケージ104pの角部に位置し露呈するので、切断に際して切断方向(矢印方向)に向かってバリ102sbが発生し、外観不良並びに寸法不良となるばかりでなく、接合不良なども引き起こしてしまい、さらに、バリ102sbを除去する工程が必要である。このような理由から、MAP法をリードフレームを使用した半導体装置に適用し、量産することは非常に困難であった。
【0017】
本発明は上記実状に鑑みて、リードと封止樹脂との剥離、および外部に露呈するサポートバーのバリを可及的に防止することが可能な、リードフレームおよび半導体装置の提供を目的とする。
【0018】
【課題を解決するための手段】
上記目的を達成するべく、本発明の請求項1に関わるリードフレームは、矩形の平面形状を呈し、かつ半導体チップ搭載部を有するとともに各辺に半導体チップ搭載部を囲む態様でリードが形成され、半導体チップ搭載部から延在するサポートバーを具える単位フレームを、マトリックス状に複数個集合して単位フレーム集合体を構成し、単位フレーム集合体をリードフレームベースに設けて成り、半導体チップを各単位フレームの半導体チップ搭載部表面に搭載し、単位フレーム集合体全域を樹脂封止して樹脂封止体を形成した後、単位フレーム集合体において各単位フレームを互いに連結しているタイバーおよび単位フレーム集合体とリードフレームベースとの境界部に沿って、サポートバーの一部を含み樹脂封止体を切断することによって各々の半導体装置を製造するように構成されたリードフレームであって、サポートバーは、半導体チップ搭載部との結合部から切断される部位まで裏面側を除去して薄肉に形成して成ることを特徴としている。
【0019】
本発明の請求項9に関わるリードフレームは、矩形の平面形状を呈し、かつ半導体チップ搭載部を有するとともに各辺に半導体チップ搭載部を囲む態様でリードが形成され、半導体チップ搭載部から延在するサポートバーを具える単位フレームを、マトリックス状に複数個集合して単位フレーム集合体を構成し、単位フレーム集合体をリードフレームベースに設けて成り、半導体チップを各単位フレームの半導体チップ搭載部表面に搭載し、単位フレーム集合体全域を樹脂封止して樹脂封止体を形成した後、単位フレーム集合体において各単位フレームを互いに連結しているタイバーおよび単位フレーム集合体とリードフレームベースとの境界部に沿って、サポートバーの一部を含み樹脂封止体を切断することによって各々の半導体装置を製造するように構成されたリードフレームであって、単位フレーム集合体とリードフレームベースとの境界に沿って外周タイバーが形成されるとともに、外周タイバーの外周域には複数のスリットが形成され、且つ、外周タイバーとリードフレームベースとは複数の幅狭な連結片によって結合され、少なくとも切断される部位が各単位フレーム裏面側を除去して薄肉に形成して成るサポートバーと、リードフレームベースの厚さより薄肉に形成して成るタイバーと、リードフレームベースの厚さより薄肉に形成して成る外周タイバーとを具えることを特徴としている。
【0020】
本発明の請求項16に関わる半導体装置は、矩形の平面形状を呈し、かつ半導体チップ搭載部を有するとともに各辺に半導体チップ搭載部を囲む態様でリードが形成され、半導体チップ搭載部から延在するサポートバーを具える単位フレームを、マトリックス状に複数個集合して単位フレーム集合体を構成し、単位フレーム集合体をリードフレームベースに設けて成り、半導体チップを各単位フレームの半導体チップ搭載部表面に搭載し、単位フレーム集合体全域を樹脂封止して樹脂封止体を形成した後、単位フレーム集合体において各単位フレームを互いに連結しているタイバーおよび単位フレーム集合体とリードフレームベースとの境界部に沿って、サポートバーの一部を含み樹脂封止体を切断することによって各々の半導体装置を製造するように構成されたリードフレームを用いて製造される半導体装置であって、リードフレームのサポートバーは、半導体チップ搭載部との結合部から切断される部位まで裏面側を除去して薄肉に形成して成ることを特徴としている。
【0022】
本発明の請求項21に関わるリードフレームは、矩形の平面形状を呈し、かつ半導体チップ搭載部を有するとともに各辺に半導体チップ搭載部を囲む態様でリードが形成され、半導体チップ搭載部から延在するサポートバーを具える単位フレームを、マトリックス状に複数個集合して単位フレーム集合体を構成し、単位フレーム集合体をリードフレームベースに設けて成り、半導体チップを各単位フレームの半導体チップ搭載部表面に搭載し、単位フレーム集合体全域を樹脂封止して樹脂封止体を形成した後、単位フレーム集合体において各単位フレームを互いに連結しているタイバーおよび単位フレーム集合体とリードフレームベースとの境界部に沿って、サポートバーの一部を含み樹脂封止体を切断することによって各々の半導体装置を製造するように構成されたリードフレームであって、単位フレーム集合体とリードフレームベースとの境界に沿って、外周タイバーが形成されるとともに、外周タイバーの外周域には複数のスリットが形成され、
外周タイバーに隣接する内方域と対称なダミーリードパターンが外周タイバーの外方域に形成されることを特徴としている。
【0024】
本発明の請求項28に関わる半導体装置は、矩形の平面形状を呈し、且つ半導体チップ搭載部を有するとともに各辺に半導体チップ搭載部を囲む態様でリードが形成され、半導体チップ搭載部から角部に向けて延在するサポートバーを具えるリードフレームのサポートバーを、半導体チップ搭載部との結合部から各半導体装置に分離するために切断される部位まで裏面側を薄肉に形成し、半導体チップを半導体チップ搭載部表面に搭載して樹脂封止し切断して各半導体装置を製造し、上面、下面及び4つの側面を有し、下面と側面にリードが露出する態様で樹脂パッケージを形成し、且つ、側面の4角にのみサポートバーの薄肉部が露呈していることを特徴としている。
【0025】
本発明の請求項30に関わる半導体装置は、矩形の平面形状を呈し、且つ半導体チップ搭載部を有するとともに各辺に半導体チップ搭載部を囲む態様でリードが形成され、半導体チップ搭載部から角部に向けて延在するとともに先端が分岐するサポートバーを半導体チップ搭載部との結合部から各半導体装置に分離するために切断される部位までの裏面側を薄肉に形成し、半導体チップを半導体チップ搭載部表面に搭載して樹脂封止し切断して各半導体装置を製造し、上面、下面及び4つの側面を有し、下面と側面にリードが露出する態様で樹脂パッケージを形成し、且つ、角部以外の側面にのみサポートバーの薄肉部が露呈していることを特徴としている。
【0028】
【発明の実施の形態】
以下、実施例を示す図面に基づいて、本発明を詳細に説明する。
【0029】
本発明に関わるリードフレームの実施例を図1に、および半導体装置の実施例を図2に示す。
【0030】
半導体装置1は、半導体チップ9を単位フレーム2のタブ2b上に搭載するとともに単位フレーム2のリード2rにボンディングワイヤ3を介して電気的に接続し、全体を樹脂封止することによって構成されている。
【0031】
なお、半導体装置1はSON(Small Outline Non−leaded package)或いはQFN(Quad Flat Non−leaded package)と呼ばれるタイプの四角形の平面形状を有する半導体装置であり、樹脂パッケージ4pの裏面4prにリード2rが露呈する。
【0032】
単位フレーム2は、図1のハッチングにて示すように、リードフレーム5に形成され、矩形の平面形状を呈している。
【0033】
そして、中央部には半導体チップ搭載部であるタブ2bが形成され、タブ2bより角部に向かって延在するサポートバー2sによって該タブ2bが支持され、各辺よりタブ2bを囲む態様でリード2rが形成されている。
【0034】
リードフレーム5のリードフレームベース5Bに、複数の単位フレーム2をタイバー6を用いて連結しマトリックス状に構成した単位フレーム集合体7が形成されている。
【0035】
なお、単位フレーム集合体7はリードフレーム5の長手方向(図の左右方向)へ複数形成される。
【0036】
すなわち、単位フレーム集合体7は各々の単位フレーム2毎に上記のリードパターンを形成して構成され、各単位フレーム2は単位フレーム集合体7内において互いに同じ幅を有するタイバー6によって結合され、且つ区分けされている。
【0037】
ここで、サポートバー2sは、裏面(以下、半導体チップ9搭載面を表面、搭載面の裏面を裏面と称す)から見た図3(a)、その断面図である図3(d)に示すように、タブ2bへの結合部から対角線方向に隣接する別の単位フレーム2への結合部2kの手前まで、裏面側をコイニング加工、或いはハーフエッチングを行って除去することによってリードフレームベース5Bの厚さより薄肉に形成されている。
【0038】
同様に、タイバー6は、図3(a)、図3(b)、図3(c)に示すように、隣接するタイバー6への結合部2kを除いて、裏面側をコイニング加工、或いはハーフエッチングを行って除去することによってリードフレームベース5Bの厚さより薄肉に形成されている。
【0039】
そして、単位フレーム集合体7の外周には、図1に示すように、単位フレーム集合体7の外周部に位置する単位フレーム2を結合して、詳しくは単位フレーム2のリード2rを結合して、タイバー6と同じ幅を有する外周タイバー6o(境界部)が単位フレーム集合体7の四方を囲んで成形される。
【0040】
ここで、外周タイバー6oは、図1(b)に示すように、裏面側をコイニング加工、或いはハーフエッチングを行って除去することによってリードフレームベース5Bの厚さより薄肉に形成されている。
【0041】
そして、外周タイバー6oの外周域には複数のスリット5s(切り欠き部)が間隔をおいて形成され、さらに、複数のスリット5sの外方域はリードフレームベース5Bとなっており、外周タイバー6oとリードフレームベース5Bは複数の幅狭な連結片5rによって結合されている。
【0042】
次に、上述したリードフレーム5の製造方法について簡単に説明する。
【0043】
まず、リードフレーム5の母材として、帯状或いは短冊状の銅系の導電性材料よりなる金属薄板を準備する。
【0044】
そして、図1に示すように、この母材のリードフレームベース5Bに、上述の所定のリードパターンを有する単位フレーム2を複数個集合してマトリックス状に構成した単位フレーム集合体7をスタンピング或いはエッチングにより成形することによって、リードフレーム5が完成する。
【0045】
この時、上述したように、サポートバー2sは、タブ2bへの結合部から対角線方向に隣接する別の単位フレーム2への結合部2kの手前まで、裏面側を除去することによってリードフレームベース5Bの厚さより薄肉に形成する。
【0046】
同様に、タイバー6は、隣接するタイバー6への結合部2kを除いて裏面側を除去することによってリードフレームベース5Bの厚さより薄肉に形成し、また、外周タイバー6oは、裏面側を除去することによってリードフレームベース5Bの厚さより薄肉に形成する。
【0047】
次に、上述したリードフレーム5を用いた半導体装置1の製造方法について説明する。
【0048】
まず、図4(a)に示すように、用意したリードフレーム5の単位フレーム集合体7における各単位フレーム2のタブ2b上に半導体チップ9を銀ペースト等の接着剤(図示せず)や接着テープ(図示せず)を用いて搭載する。(図2参照)
次に、半導体チップ9の電極9dとリード2rを、金線等のボンディングワイヤ3を用いてワイヤボンディングすることによって電気的に接続する。
【0049】
そして、図1、図4(b)に示すように、単位フレーム集合体7上にマトリックス状に搭載した複数の半導体チップ9を覆って、図示した線F内(図1参照)をエポキシ等の樹脂によって一括して樹脂封止し、樹脂封止体8を形成する。
【0050】
その後、図1、図4(b)の矢印に示すように、単位フレーム2間の境界に相当するタイバー6、および単位フレーム2とリードフレームベース5Bの境界に相当する外周タイバー6oに沿って、サポートバー2sの一部を含み前記樹脂封止体8をダイシングソー(図示せず)等のツールによってダイシングし(リードフレーム5の切断箇所を図3(a)で二点鎖線で示す、サポートバー2sの切断箇所は2scである)、各々の半導体装置1へ分離することによって、半導体装置1が完成する。(図4(c)、図2参照)
なお、上述したサポートバー2s、タイバー6および外周タイバー6oの薄肉化工程は、リードフレーム5の形状形成と同時に行っても良いし、別々に行っても良い。
【0051】
本発明のリードフレームによれば、各半導体装置1への切断に際して、切断箇所に相当するタイバー6、サポートバー2sおよび外周タイバー6oが薄肉に形成されているので切断抵抗が低下し、タイバー6、サポートバー2sおよび外周タイバー6oと封止樹脂4との切断抵抗の違いが減少し、切断箇所におけるリード2rからの封止樹脂4の剥離、およびサポートバー2sからの封止樹脂4の剥離が防止されるリードフレームが得られる。
【0052】
本発明の半導体装置によれば、各半導体装置1への切断に際して、切断箇所に相当するタイバー6、サポートバー2sおよび外周タイバー6oが薄肉に形成されているので切断抵抗が低下し、タイバー6、サポートバー2sおよび外周タイバー6oと封止樹脂4との切断抵抗の違いが減少し、切断箇所におけるリード2rからの封止樹脂4の剥離、およびサポートバー2sからの封止樹脂4の剥離が防止される。
【0053】
よって、高精度でしかも安定した切断作業が可能となり、高品質の半導体装置が得られる。
【0054】
次に、第二実施例について図5、図6を参照して説明する。
【0055】
リードフレームの成形工程において、リードフレーム25を表面から見た一部拡大図の図5(a)に示すように、リード22rの半導体チップ搭載面側のボンディング部22rbを除く中央域に非貫通穴22raを形成する。
【0056】
加えて、サポートバー22sを、図6に示すように、樹脂パッケージ24pの角部以外の場所から露呈するように二股に分岐してタイバー26に連結するように成形するとともに、分岐する箇所に幅広部22shを設け、該幅広部22shに貫通孔22saを穿孔する。
【0057】
ここで、サポートバー22sは、図5(a)、図5(b)に示すように、裏面側をコイニング加工、或いはハーフエッチングを行って除去することによってリードフレームベース5Bの厚さより薄肉に形成されている。
【0058】
同様に、タイバー26は、図5(a)、図5(c)に示すように、裏面側をコイニング加工、或いはハーフエッチングを行って除去することによってリードフレームベース5Bの厚さより薄肉に形成されている。
【0059】
ここで、図5(a)に示すように、リードフレーム25の切断箇所は二点鎖線で示す領域であり、サポートバー22sの切断部位は22scである。
【0060】
なお、上述したサポートバー22s、タイバー26および外周タイバー6oの薄肉化工程およびリード22rへの非貫通穴22raの形成工程は、リードフレームの形状形成と同時に行っても良いし、別々に行っても良い。
【0061】
また、サポートバー22sに設けられる幅広部、或いは貫通孔の位置と数は上記以外にも適宜選択可能である。
【0062】
本実施例においては、上述以外の構成は第一の実施例と同様であるので、同一符号を付して説明を省略する。
【0063】
本発明のリードフレーム、および本発明の半導体装置によれば、各半導体装置への切断に際して、切断箇所に相当するタイバー26、サポートバー22sおよび外周タイバー6oが薄肉に形成されているので切断抵抗が低下し、タイバー26、サポートバー22sおよび外周タイバー6oと封止樹脂4との切断抵抗の違いが減少し、切断箇所におけるリード22rからの封止樹脂4の剥離、およびサポートバー22sからの封止樹脂4の剥離が防止される。
【0064】
また、樹脂封止工程において封止樹脂4がリード22rの非貫通穴22ra内に充填されるので、リード22rと封止樹脂4との結合性が強化される。
【0065】
加えて、封止樹脂4がサポートバー22sに設けられる貫通孔22saにも充填されるので、サポートバー22sと封止樹脂4との結合性が強化され、切断工程における封止樹脂4の単位フレームからの剥離防止効果が更に向上する。
【0066】
そして、サポートバー22sを樹脂パッケージ24pの角部以外の場所から露呈するように二股に分岐してタイバー26に連結するように成形されるので、サポートバー22sのタイバー26との連結部が単位フレームの角部から外れて位置し、図6に示すように、サポートバー22sは矩形の平面形状をなす樹脂パッケージ24pの角部以外の場所から露呈し、切断工程におけるサポートバー22sのバリの発生が防止され、バリ取りの作業が不要である。
【0067】
よって、高精度でしかも安定した切断作業が可能となり、高精度でしかも高品質の半導体装置が得られる。
【0068】
なお、本実施例では、上述したように、リード22rの半導体チップ搭載面側のボンディング部22rbを除く中央域に非貫通穴22raを形成し、同時に、サポートバー22sを、樹脂パッケージ24pの角部以外の場所から露呈するように二股に分岐してタイバー26に連結するように成形するとともに、分岐する箇所に幅広部22shを設け、該幅広部22shに貫通孔22saを穿孔する構成を例示した。
【0069】
しかし、それぞれの構成、すなわち、リードに非貫通穴を設ける、サポートバーを樹脂パッケージの角部以外の場所から露呈するように二股に分岐する、サポートバーが分岐する箇所に幅広部を設ける、サポートバーに貫通孔を穿孔する等は、それぞれ別々に適用できるものであり、或いは各々組み合わせて適用してもよい。
【0070】
次に、第三実施例について図10を参照して説明する。
【0071】
なお、本実施例においては、以下に記載する以外の構成は第ニ実施例と同様であるので、同一符号を付して説明を省略する。
【0072】
リードフレームの成形工程において、リードフレーム35を表面から見た一部拡大図の図10(a)に示すように、サポートバー32sを、第ニ実施例である図6同様に、樹脂パッケージ24pの角部以外の場所から露呈するように二股に分岐してタイバー26に連結するように成形する。
【0073】
そして、サポートバー32sには、その長手方向に沿って上記二股の分岐域32bよりサポートバー32sとタブ3bとの境界領域のタブ境界域32k(境界域)に至る領域に長形の長貫通孔32sa(長孔)が穿孔されている。
【0074】
ここで、サポートバー32sに穿孔される長貫通孔32saは、タブ3bから離れて形成されるほど樹脂パッケージ24pの角部における封止樹脂4の切断による剥離が増加する傾向を有している。
【0075】
また、単位フレーム2に接合される半導体チップ9の下面に対向するタブ3bの領域に長貫通孔32saが形成される場合には、半導体チップ9の接合の際に使用されるペーストが長貫通孔32sa内に漏出してしまうという現象が生じるため、該領域に長貫通孔32saを形成することは好適ではない。
【0076】
従って、上述したように長貫通孔32saを半導体チップ9の下面に対向するタブ3bの領域に形成せず、サポートバー32sにおける二股の分岐域32bよりタブ3bに近接したタブ境界域32k(境界域)に至る領域に形成することにより、樹脂パッケージ24pの角部における封止樹脂4の切断による剥離の増加、および長貫通孔32sa内へのペーストの漏出という問題が解決できるものである。
【0077】
一方、サポートバー32sおよびタブ3bの外周部は、図10(b)に示すように、裏面側をコイニング加工、或いはハーフエッチングを行って除去することによってリードフレームベース5Bの厚さより薄肉に形成されている。
【0078】
なお、上述したタイバー26、サポートバー32s、タブ3bの外周部、および外周タイバー6oの薄肉化工程、およびサポートバー32sの長貫通孔32sa、およびリード22rへの非貫通穴22raの形成工程は、リードフレームの形状形成と同時に行っても良いし、別々に行っても良い。
【0079】
本発明のリードフレーム、および本発明の半導体装置によれば、各半導体装置への切断に際して、切断箇所に相当するタイバー26、サポートバー32sおよび外周タイバー6oが薄肉に形成されているので切断抵抗が低下し、タイバー26、サポートバー32sおよび外周タイバー6oと封止樹脂4との切断抵抗の違いが減少し、切断箇所におけるリード22rからの封止樹脂4の剥離、およびサポートバー32sからの封止樹脂4の剥離が防止される。
【0080】
加えて、サポートバー32sには、二股の分岐域32bよりタブ3bとの境界域32kに至る領域に長貫通孔32saが穿孔されているので、サポートバー32sにおける強度が低減され、サポートバー32sがタブ3bに連続して形成されることから生じる切断抵抗がさらに低下し、封止樹脂4の剥離防止効果がさらに高まる構成である。
【0081】
なお、サポートバー32sは幅が狭く形成されるので、長貫通孔32saが丸孔であると孔径が小さ過ぎて十分な封止樹脂4の剥離防止効果は得られないが、長貫通孔32saの形状は長形であれば単なる長方形等、前述の形状以外種々採用し得るものである。
【0082】
また、封止樹脂4は、サポートバー32sに穿孔される長貫通孔32saにも充填され、しかも、長貫通孔32saは長形であるので幅狭なサポートバー32sにおいてもより大きな開口面積を有することができ、より多量の封止樹脂4が貫通孔32sa内に流入することが可能であり、封止樹脂4とサポートバー32sとの結合性が強化され、切断工程における封止樹脂4の単位フレーム2からの剥離防止効果が更に向上する。
【0083】
また、樹脂封止工程において封止樹脂4がリード22rの非貫通穴22ra内に充填されるので、リード22rと封止樹脂4との結合性が強化される。
【0084】
そして、サポートバー32sは、樹脂パッケージ24pの角部以外の場所から露呈するように二股に分岐してタイバー26に連結するように成形されるので、サポートバー32sのタイバー26との連結部が単位フレーム2の角部から外れて位置し、図6に示すように、サポートバー22sは矩形の平面形状をなす樹脂パッケージ24pの角部以外の場所から露呈し、切断工程における樹脂パッケージ24pの角部のサポートバー32sのバリの発生が防止され、バリ取りの作業が不要である。
【0085】
よって、高精度でしかも安定した切断作業が可能となり、高精度でしかも高品質の半導体装置が得られる。
【0086】
なお、上記実施例では、サポートバー22sに設けられる貫通孔は長形の長貫通孔32saとしたが、サポートバー22sの長手方向である二股の分岐域32bよりタブ境界域32kに至る領域に孔が穿孔されていることが肝要であり、例えば複数の孔が、穿孔されていてもよい。
【0087】
次に、第四実施例のリードフレーム5’を図7に示す。
【0088】
単位フレーム集合体7とリードフレームベース5B間に位置する境界部6o’は、図7(b)に示すように、裏面側をコイニング加工、或いはハーフエッチングを行って除去することによってリードフレームベース5Bの厚さより薄肉に形成されている。
【0089】
本実施例のリードフレーム5’は、単位フレーム集合体7の外方部が連続した板材で構成される以外、リードフレーム5との構成の差異はないので、同一の符号を付して説明を省略する。
【0090】
リードフレーム5’およびリードフレーム5’を用いた半導体装置は、前述した第一実施例と同じ効果が得られる。
【0091】
また、リードフレーム5’に第ニ、三実施例の構成を適用すれば、第ニ、三実施例と同じ効果が得られる。
【0092】
なお、上述の実施例では、境界部6o’は裏面側を除去して薄肉化した例を示したが、薄肉化するのは表面側を加工してもよいし、或いは両面を加工してもよい。
【0093】
次に、第五実施例のリードフレーム55を図11に示す。
【0094】
なお、本実施例は第一実施例の変形例であり、第一実施例と同一の構成は同一の符号を付して説明を省略する。
【0095】
リードフレーム55は、単位フレーム集合体7、およびその外周部を囲んで位置する外周タイバー6o、さらにその外方域に外周タイバー6oに対し対称に単位リードフレーム2のダミーのリードパターン、すなわち、ダミーリード52r、ダミーサポートバー52s、ダミータイバー56が形成されている。
【0096】
そして、外周タイバー6oとリードフレームベース5B間には第一実施例と同じくスリット55sが形成されている。
【0097】
ここで、ダミーサポートバー52sは、サポートバー2sと同様に、裏面側をコイニング加工、或いはハーフエッチングを行って除去することによって、リードフレームベース5Bの厚さより薄肉に形成されている。
【0098】
また、ダミータイバー56は、タイバー6と同様に、裏面側をコイニング加工、或いはハーフエッチングを行って除去することによって、リードフレームベース5Bの厚さより薄肉に形成されている。
【0099】
但し、ダミーリード52rは、薄肉に形成されることなくリード2rと同じ厚さを有している。
【0100】
第五実施例のリードフレーム、および第五実施例のリードフレームを用いた半導体装置によれば、前述の第一実施例の効果に加え、ダイシングソー等によってダイシングされる外周タイバー6oにおいて、外周タイバー6oに隣接する内方域と外方域とが対称な形状を呈しているため、ダイシングに際して外周タイバー6oの内方側と外方側とから受ける切断抵抗が可及的に等しくなり、切断抵抗がバランスされた外周タイバー6oの切断が可能になりダイシング工程が円滑に行われる。
【0101】
また、第五実施例の構成を第ニ、三実施例の構成に適用すれば、第ニ、三実施例においても外周タイバーのダイシング工程が円滑に行われるという効果を得られる。
【0102】
なお、上述の第一〜第五実施例では、リードフレームのタイバー、サポートバー、外周タイバー、ダミータイバー、ダミーサポートバーは裏面側を除去して薄肉化した例を示したが、薄肉化するのは表面側を加工してもよいし、或いは両面を加工してもよい。
【0103】
また、上述の実施例では、半導体チップとリードとの電気的接続をワイヤボンディング法で行ったが、フリップチップ接続を適用してもよい。
【0104】
また、上述の実施例では、リードフレームの母材として、銅系の導電性材料よりなる金属薄板を使用したが、鉄系合金等、導電性材料であればその他の材料が使用できることは当然である。
【0105】
【発明の効果】
以上、詳述した如く、本発明の請求項1に関わるリードフレームまたは請求項16に関わる半導体装置によれば、リードフレームのサポートバーは、その裏面側が除去され薄肉に形成されているので、裏面側に樹脂を充填でき、樹脂封止体底面に露出しない。
また、サポートバーは、薄肉に形成されているため切断抵抗が減少し、サポートバーからの封止樹脂の剥離を防止することができる。
【0106】
本発明の請求項2に関わるリードフレームまたは請求項17に関わる半導体装置によれば、サポートバーとタイバーとの連結部が単位フレームの角部から外れて位置し、サポートバーは矩形の平面形状をなす樹脂封止体の角部以外の場所から露呈するので、切断工程におけるバリの発生が防止され、バリ取りの作業が不要である。
【0107】
本発明の請求項3に関わるリードフレームまたは請求項18に関わる半導体装置によれば、封止樹脂がサポートバーに設けられる貫通孔にも充填されるので、サポートバーと封止樹脂との結合性が強化され、切断工程における封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0108】
本発明の請求項4に関わるリードフレームまたは請求項19に関わる半導体装置によれば、サポートバーには分岐域から半導体チップ搭載部との境界域に至る領域に長孔が穿孔されているので、サポートバーにおける強度が低減され、サポートバーが半導体チップ搭載部に連続して形成されることから生じる切断抵抗がさらに低下し、封止樹脂の剥離防止効果が更に高まる。
また、封止樹脂は、サポートバーに穿孔される長孔にも充填され、しかも、長孔は長形であるので幅狭なサポートバーにおいてもより大きな開口面積を有することができ、より多量の封止樹脂が貫通孔内に流入することが可能であり、封止樹脂とサポートバーとの結合性が強化され、切断工程における封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0109】
本発明の請求項5に関わるリードフレームによれば、切断箇所に相当するタイバー、サポートバー、および境界部が薄肉に形成されているので、切断抵抗が低下し、タイバー、サポートバー、および境界部と封止樹脂との切断抵抗の違いが減少し、切断箇所におけるリードからの封止樹脂の剥離、およびサポートバーからの封止樹脂の剥離が防止される。
【0110】
本発明の請求項6に関わるリードフレームまたは請求項20に関わる半導体装置によれば、樹脂封止工程において封止樹脂がリードの非貫通孔内に充填されるので、リードと封止樹脂との結合性が強化され封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0111】
本発明の請求項7に関わるリードフレームによれば、外周タイバーとリードフレームベースとの間にスリットが形成されるので、外周タイバーが切断される際に切断抵抗が低下し、リードからの封止樹脂の剥離が防止できる。
【0112】
本発明の請求項8に関わるリードフレームによれば、外周タイバーに隣接する内方域と外方域が対称な形状を呈しているため、ダイシングに際して外周タイバーの内方側と外方側とから受ける切断抵抗が可及的に等しくなり、切断抵抗がバランスされた外周タイバーの切断が可能になりダイシング工程が円滑に行われる。
【0113】
本発明の請求項9に関わるリードフレームによれば、外周タイバーとリードフレームベースとの間にスリットが形成されるので、外周タイバーが切断される際に切断抵抗が低下し、リードからの封止樹脂の剥離が防止できる。
また、切断箇所に相当するタイバー、サポートバー、および外周タイバーが薄肉に形成されているので、切断抵抗が低下し、タイバー、サポートバー、および外周タイバーと封止樹脂との切断抵抗の違いが減少し、切断箇所におけるリードからの封止樹脂の剥離、およびサポートバーからの封止樹脂の剥離が防止される。
【0114】
本発明の請求項10に関わるリードフレームによれば、外周タイバーに隣接する内方域と外方域が対称な形状を呈しているため、ダイシングに際して外周タイバーの内方側と外方側とから受ける切断抵抗が可及的に等しくなり、切断抵抗がバランスされた外周タイバーの切断が可能になりダイシング工程が円滑に行われる。
【0115】
本発明の請求項11に関わるリードフレームによれば、サポートバーは、薄肉に形成されているため切断抵抗が減少し、サポートバーからの封止樹脂の剥離を防止することができる。
【0116】
本発明の請求項12に関わるリードフレームによれば、サポートバーとタイバーとの連結部が単位フレームの角部から外れて位置し、サポートバーは矩形の平面形状をなす樹脂封止体の角部以外の場所から露呈するので、切断工程におけるバリの発生が防止され、バリ取りの作業が不要である。
【0117】
本発明の請求項13に関わるリードフレームによれば、封止樹脂がサポートバーに設けられる貫通孔にも充填されるので、サポートバーと封止樹脂との結合性が強化され、切断工程における封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0118】
本発明の請求項14に関わるリードフレームによれば、サポートバーには分岐域から半導体チップ搭載部との境界域に至る領域に長孔が穿孔されているので、サポートバーにおける強度が低減され、サポートバーが半導体チップ搭載部に連続して形成されることから生じる切断抵抗がさらに低下し、封止樹脂の剥離防止効果が更に高まる。
また、封止樹脂は、サポートバーに穿孔される長孔にも充填され、しかも、長孔は長形であるので幅狭なサポートバーにおいてもより大きな開口面積を有することができ、より多量の封止樹脂が貫通孔内に流入することが可能であり、封止樹脂とサポートバーとの結合性が強化され、切断工程における封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0119】
本発明の請求項15に関わるリードフレームによれば、樹脂封止工程において封止樹脂がリードの非貫通孔内に充填されるので、リードと封止樹脂との結合性が強化され封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0120】
本発明の請求項21に関わるリードフレームによれば、単位フレーム集合体とリードフレームベースとの間にスリットを形成し、外周タイバーを切断するので切断抵抗が低下し、リードからの封止樹脂の剥離が防止できる。
また、切断される外周タイバーに隣接する内方域と外方域とが対称な形状を呈しているため、ダイシングに際して外周タイバーの内方側と外方側とから受ける切断抵抗が可及的に等しくなり、切断抵抗がバランスされた外周タイバーの切断が可能になりダイシング工程が円滑に行われる。
【0121】
本発明の請求項22に関わるリードフレームによれば、サポートバーの裏面が薄肉化されているため、当該箇所に樹脂を充填できるとともにサポートバーが封止樹脂底面に露出しない。
【0122】
本発明の請求項23に関わるリードフレームによれば、サポートバーのタイバーとの連結部が単位フレームの角部から外れて位置し、サポートバーは矩形の平面形状をなす樹脂パッケージの角部以外の場所から露呈するので、切断工程におけるポートバーのバリの発生が防止され、バリ取りの作業が不要である。
【0123】
本発明の請求項24に関わるリードフレームによれば、封止樹脂がサポートバーに設けられる貫通孔にも充填されるので、サポートバーと封止樹脂との結合性が強化され、切断工程における封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0124】
本発明の請求項25に関わるリードフレームによれば、サポートバーには、二股の分岐域より半導体チップ搭載部との境界域に至る領域に長孔が穿孔されているので、サポートバーにおける強度が低減され、サポートバーが半導体チップ搭載部に連続して形成されることから生じる切断抵抗が更に低下し、封止樹脂の剥離防止効果が更に高まる。
また、封止樹脂は、サポートバーに穿孔される長貫通孔にも充填され、しかも、長貫通孔は長形であるので幅狭なサポートバーにおいてもより大きな開口面積を有することができ、より多量の封止樹脂が貫通孔内に流入することが可能であり、封止樹脂とサポートバーとの結合性が強化され、切断工程における封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0125】
本発明の請求項26に関わるリードフレームによれば、切断箇所に相当するタイバー、サポートバー、および外周タイバーが薄肉に形成されているので、切断抵抗が低下し、タイバー、サポートバー、および外周タイバーと封止樹脂との切断抵抗の違いが減少し、切断箇所におけるリードからの封止樹脂の剥離、およびサポートバーからの封止樹脂の剥離が防止される。
【0126】
本発明の請求項27に関わるリードフレームによれば、樹脂封止工程において封止樹脂がリードの非貫通孔内に充填されるので、リードと封止樹脂との結合性が強化され封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0127】
本発明の請求項28に関わる半導体装置によれば、サポートバーの裏面が薄肉化されているため、当該箇所に樹脂を充填できるとともにサポートバーが封止樹脂底面に露出しない。
【0128】
本発明の請求項29に関わる半導体装置によれば、樹脂封止工程において封止樹脂がリードの非貫通孔内に充填されるので、リードと封止樹脂との結合性が強化され封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【0129】
本発明の請求項30に関わる半導体装置によれば、サポートバーのタイバーとの連結部が単位フレームの角部から外れて位置し、サポートバーは矩形の平面形状をなす樹脂パッケージの角部以外の場所から露呈するので、切断工程におけるサポートバーのバリの発生が防止され、バリ取りの作業が不要である。
【0130】
本発明の請求項31に関わる半導体装置によれば、樹脂封止工程において封止樹脂がリードの非貫通孔内に充填されるので、リードと封止樹脂との結合性が強化され封止樹脂の単位フレームからの剥離防止効果が更に向上する。
【図面の簡単な説明】
【図1】(a)および(b)は本発明に関わるリードフレームの実施例を示す平面図、およびA−A線断面図。
【図2】(a)および(b)は本発明に関わる半導体装置の実施例を示す概念的断面図、および斜視図。
【図3】(a)、(b)、(c)、(d)は、図1のJ部の裏面の平面図、b−b線断面図、c−c線断面図、d−d線断面図。
【図4】(a)、(b)、(c)は、本発明に関わる半導体装置の実施例の製造方法を示す概念的な横断面図。
【図5】(a)、(b)、(c)は本発明に関わるリードフレームの第二実施例を示す表面から見た一部拡大平面図、b−b線断面図、c−c線断面図。
【図6】本発明に関わる半導体装置の第二実施例を示す斜視図。
【図7】(a)および(b)は本発明に関わるリードフレームの第四実施例を示す平面図、およびA’−A’線断面図。
【図8】(a)および(b)は従来の半導体装置を示す概念的断面図、および斜視図。
【図9】従来のリードフレームを示す平面図。
【図10】(a)および(b)は本発明に関わるリードフレームの第三実施例を示す表面から見た一部拡大平面図、f−f線断面図。
【図11】本発明に関わるリードフレームの第五実施例を示す平面図。
【符号の説明】
1、21…半導体装置、
2…単位フレーム、
2b、3b…半導体チップ搭載部(タブ)、
2r、22r…リード、
22ra…非貫通孔
2s、22s、32s…サポートバー、
2sc、22sc…切断される部位、
4…封止樹脂、
4p、24p…樹脂パッケージ、
5、5’、25、35、55…リードフレーム、
5B…リードフレームベース、
6、26…タイバー、
6o、6o’…境界部、
7…単位フレーム集合体、
8…樹脂封止体、
9…半導体チップ、
22sa…貫通孔、
32b…分岐域、
32k…境界域、
32sa…長孔。

Claims (31)

  1. 矩形の平面形状を呈し、かつ半導体チップ搭載部を有するとともに各辺に前記半導体チップ搭載部を囲む態様でリードが形成され、前記半導体チップ搭載部から延在するサポートバーを具える単位フレームを、マトリックス状に複数個集合して単位フレーム集合体を構成し、前記単位フレーム集合体をリードフレームベースに設けて成り、半導体チップを前記各単位フレームの半導体チップ搭載部表面に搭載し、前記単位フレーム集合体全域を樹脂封止して樹脂封止体を形成した後、前記単位フレーム集合体において各単位フレームを互いに連結しているタイバーおよび前記単位フレーム集合体と前記リードフレームベースとの境界部に沿って、前記サポートバーの一部を含み前記樹脂封止体を切断することによって各々の半導体装置を製造するように構成されたリードフレームであって、
    前記サポートバーは、前記半導体チップ搭載部との結合部から切断される部位まで裏面側を除去して薄肉に形成して成る
    ことを特徴とするリードフレーム。
  2. 前記サポートバーは、前記半導体チップ搭載部から角部に向けて延在するとともに分岐して前記タイバーに結合され、製造される半導体装置の角部以外の場所から露呈するように構成された
    ことを特徴とする請求項1に記載のリードフレーム。
  3. 前記サポートバーは、封止樹脂が充填される貫通孔が設けられる
    ことを特徴とする請求項1または請求項2に記載のリードフレーム。
  4. 前記サポートバーの貫通孔は、前記分岐域から前記サポートバーと前記半導体チップ搭載部との境界域に至る領域に形成される長孔である
    ことを特徴とする請求項3に記載のリードフレーム。
  5. 前記タイバーと前記境界部の厚さを、前記リードフレームベースの厚さより薄肉に形成する
    ことを特徴とする請求項1から請求項4のうちの何れか一項に記載のリードフレーム。
  6. 前記リードにおける単位フレーム表面側に非貫通孔を形成する
    ことを特徴とする請求項1から請求項5のうちの何れか一項に記載のリードフレーム。
  7. 前記単位フレーム集合体と前記リードフレームベースとの境界に沿って外周タイバーが形成されるとともに、前記外周タイバーの外周域には複数のスリットが形成され、且つ、前記外周タイバーと前記リードフレームベースとは複数の幅狭な連結片によって結合されている
    ことを特徴とする請求項1から請求項6のうちの何れか一項に記載のリードフレーム。
  8. 前記外周タイバーに隣接する内方域と対称なダミーリードパターンが前記外周タイバーの外方域に形成される
    ことを特徴とする請求項7に記載のリードフレーム。
  9. 矩形の平面形状を呈し、かつ半導体チップ搭載部を有するとともに各辺に前記半導体チップ搭載部を囲む態様でリードが形成され、前記半導体チップ搭載部から延在するサポートバーを具える単位フレームを、マトリックス状に複数個集合して単位フレーム集合体を構成し、前記単位フレーム集合体をリードフレームベースに設けて成り、半導体チップを前記各単位フレームの半導体チップ搭載部表面に搭載し、前記単位フレーム集合体全域を樹脂封止して樹脂封止体を形成した後、前記単位フレーム集合体において各単位フレームを互いに連結しているタイバーおよび前記単位フレーム集合体と前記リードフレームベースとの境界部に沿って、前記サポートバーの一部を含み前記樹脂封止体を切断することによって各々の半導体装置を製造するように構成されたリードフレームであって、
    前記単位フレーム集合体と前記リードフレームベースとの境界に沿って外周タイバーが形成されるとともに、前記外周タイバーの外周域には複数のスリットが形成され、且つ、前記外周タイバーと前記リードフレームベースとは複数の幅狭な連結片によって結合され、
    少なくとも前記切断される部位が各単位フレーム裏面側を除去して薄肉に形成して成る前記サポートバーと、前記リードフレームベースの厚さより薄肉に形成して成る前記タイバーと、前記リードフレームベースの厚さより薄肉に形成して成る前記外周タイバーとを具える
    ことを特徴とするリードフレーム。
  10. 前記外周タイバーに隣接する内方域と対称なダミーリードパターンが前記外周タイバーの外方域に形成される
    ことを特徴とする請求項9に記載のリードフレーム。
  11. 前記サポートバーは、前記半導体チップ搭載部との結合部から切断される部位まで裏面側を除去して薄肉に形成して成る
    ことを特徴とする請求項9または請求項10に記載のリードフレーム。
  12. 前記サポートバーは、前記半導体チップ搭載部から角部に向けて延在するとともに分岐して前記タイバーに結合され、製造される半導体装置の角部以外の場所から露呈するように構成された
    ことを特徴とする請求項9から請求項11のうちの何れか一項に記載のリードフレーム。
  13. 前記サポートバーは、封止樹脂が充填される貫通孔が設けられる
    ことを特徴とする請求項9から請求項12のうちの何れか一項に記載のリードフレーム。
  14. 前記サポートバーの貫通孔は、前記分岐域から前記サポートバーと前記半導体チップ搭載部との境界域に至る領域に形成される長孔である
    ことを特徴とする請求項13に記載のリードフレーム。
  15. 前記リードにおける単位フレーム表面側に非貫通孔を形成する
    ことを特徴とする請求項9から請求項14のうちの何れか一項に記載のリードフレーム。
  16. 矩形の平面形状を呈し、かつ半導体チップ搭載部を有するとともに各辺に前記半導体チップ搭載部を囲む態様でリードが形成され、前記半導体チップ搭載部から延在するサポートバーを具える単位フレームを、マトリックス状に複数個集合して単位フレーム集合体を構成し、前記単位フレーム集合体をリードフレームベースに設けて成り、半導体チップを前記各単位フレームの半導体チップ搭載部表面に搭載し、前記単位フレーム集合体全域を樹脂封止して樹脂封止体を形成した後、前記単位フレーム集合体において各単位フレームを互いに連結しているタイバーおよび前記単位フレーム集合体と前記リードフレームベースとの境界部に沿って、前記サポートバーの一部を含み前記樹脂封止体を切断することによって各々の半導体装置を製造するように構成されたリードフレームを用いて製造される半導体装置であって、
    前記リードフレームのサポートバーは、前記半導体チップ搭載部との結合部から切断される部位まで裏面側を除去して薄肉に形成して成る
    ことを特徴とする半導体装置。
  17. 前記リードフレームのサポートバーは、前記半導体チップ搭載部から角部に向けて延在するとともに分岐して前記タイバーに結合され、角部以外の場所から露呈するように構成された
    ことを特徴とする請求項16に記載の半導体装置。
  18. 前記リードフレームのサポートバーは、封止樹脂が充填される貫通孔が設けられる
    ことを特徴とする請求項16または請求項17に記載の半導体装置。
  19. 前記リードフレームのサポートバーの貫通孔は、前記分岐域から前記サポートバーと前記半導体チップ搭載部との境界域に至る領域に形成される長孔である
    ことを特徴とする請求項18に記載の半導体装置。
  20. 前記リードフレームのリードにおける単位フレーム表面側に非貫通孔を形成する
    ことを特徴とする請求項16から請求項19のうちの何れか一項に記載の半導体装置。
  21. 矩形の平面形状を呈し、かつ半導体チップ搭載部を有するとともに各辺に前記半導体チップ搭載部を囲む態様でリードが形成され、前記半導体チップ搭載部から延在するサポートバーを具える単位フレームを、マトリックス状に複数個集合して単位フレーム集合体を構成し、前記単位フレーム集合体をリードフレームベースに設けて成り、半導体チップを前記各単位フレームの半導体チップ搭載部表面に搭載し、前記単位フレーム集合体全域を樹脂封止して樹脂封止体を形成した後、前記単位フレーム集合体において各単位フレームを互いに連結しているタイバーおよび前記単位フレーム集合体と前記リードフレームベースとの境界部に沿って、前記サポートバーの一部を含み前記樹脂封止体を切断することによって各々の半導体装置を製造するように構成されたリードフレームであって、
    前記単位フレーム集合体と前記リードフレームベースとの境界に沿って、外周タイバーが形成されるとともに、前記外周タイバーの外周域には複数のスリットが形成され、
    前記外周タイバーに隣接する内方域と対称なダミーリードパターンが前記外周タイバーの外方域に形成される
    ことを特徴とするリードフレーム。
  22. 前記サポートバーは、前記半導体チップ搭載部との結合部から切断される部位まで裏面側を除去して薄肉に形成している
    ことを特徴とする請求項21に記載のリードフレーム。
  23. 前記サポートバーは、分岐して前記タイバーに結合され、製造される半導体装置の角部以外の場所から露呈する
    ことを特徴とする請求項22に記載のリードフレーム。
  24. 前記サポートバーは、封止樹脂が充填される貫通孔が設けられる
    ことを特徴とする請求項21から請求項23のうちの何れか一項に記載のリードフレーム。
  25. 前記サポートバーの貫通孔は、前記分岐域から前記サポートバーと半導体チップ搭載部との境界域に至る領域に形成される長孔である
    ことを特徴とする請求項24に記載のリードフレーム。
  26. 前記タイバーと前記外周タイバーの厚さを、前記リードフレームベースの厚さより薄肉に形成する
    ことを特徴とする請求項21から請求項25のうちの何れか一項に記載のリードフレーム。
  27. 前記リードにおける単位フレーム表面側に非貫通孔を形成することを特徴とする請求項21から請求項26のうちの何れか一項に記載のリードフレーム。
  28. 矩形の平面形状を呈し、
    且つ半導体チップ搭載部を有するとともに各辺に前記半導体チップ搭載部を囲む態様でリードが形成され、前記半導体チップ搭載部から角部に向けて延在するサポートバーを具えるリードフレームの前記サポートバーを、前記半導体チップ搭載部との結合部から各半導体装置に分離するために切断される部位まで裏面側を薄肉に形成し、半導体チップを前記半導体チップ搭載部表面に搭載して樹脂封止し切断して各半導体装置を製造し、
    上面、下面及び4つの側面を有し、下面と側面に前記リードが露出する態様で樹脂パッケージを形成し、
    且つ、前記側面の4角にのみ前記サポートバーの薄肉部が露呈している
    ことを特徴とする半導体装置。
  29. 前記リードにおける単位フレーム表面側のボンディング部を除く中央域に非貫通孔が形成され、当該非貫通孔が形成された箇所の断面が前記樹脂パッケージの側面に露呈する
    ことを特徴とする請求項28に記載の半導体装置。
  30. 矩形の平面形状を呈し、
    且つ半導体チップ搭載部を有するとともに各辺に前記半導体チップ搭載部を囲む態様でリードが形成され、前記半導体チップ搭載部から角部に向けて延在するとともに先端が分岐するサポートバーを前記半導体チップ搭載部との結合部から各半導体装置に分離するために切断される部位までの裏面側を薄肉に形成し、
    半導体チップを前記半導体チップ搭載部表面に搭載して樹脂封止し切断して各半導体装置を製造し、
    上面、下面及び4つの側面を有し、下面と側面に前記リードが露出する態様で樹脂パッケージを形成し、
    且つ、角部以外の側面にのみ前記サポートバーの薄肉部が露呈している
    ことを特徴とする半導体装置。
  31. 前記リードにおける単位フレーム表面側のボンディング部を除く中央域に非貫通孔が形成され、当該非貫通孔が形成された箇所の断面が前記樹脂パッケージの側面に露呈する
    ことを特徴とする請求項30に記載の半導体装置。
JP2000388711A 2000-06-22 2000-12-21 リードフレーム及び半導体装置 Expired - Fee Related JP3547704B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000388711A JP3547704B2 (ja) 2000-06-22 2000-12-21 リードフレーム及び半導体装置
US10/024,827 US6700186B2 (en) 2000-12-21 2001-12-17 Lead frame for a semiconductor device, a semiconductor device made from the lead frame, and a method of making a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-188092 2000-06-22
JP2000188092 2000-06-22
JP2000388711A JP3547704B2 (ja) 2000-06-22 2000-12-21 リードフレーム及び半導体装置

Publications (2)

Publication Number Publication Date
JP2002083918A JP2002083918A (ja) 2002-03-22
JP3547704B2 true JP3547704B2 (ja) 2004-07-28

Family

ID=26594475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000388711A Expired - Fee Related JP3547704B2 (ja) 2000-06-22 2000-12-21 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JP3547704B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628971B2 (ja) 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2004228167A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd リードフレーム及びそれを用いた半導体装置
JP2005159103A (ja) 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
EP1825524A4 (en) * 2004-12-16 2010-06-16 Seoul Semiconductor Co Ltd CONNECTION GRID COMPRISING A THERMAL DISSIPATOR SUPPORT RING, METHOD FOR MANUFACTURING LIGHT-EMITTING DIODE HOUSING USING THE SAME, AND LIGHT-EMITTING DIODE HOUSING MADE THEREBY
JP2006261525A (ja) * 2005-03-18 2006-09-28 Disco Abrasive Syst Ltd パッケージ基板
JP5214911B2 (ja) * 2006-12-27 2013-06-19 株式会社デンソー モールドパッケージの製造方法
JP4878580B2 (ja) * 2007-05-30 2012-02-15 ルネサスエレクトロニクス株式会社 リードフレームおよびその製造方法、半導体装置およびその製造方法
US7714418B2 (en) * 2007-07-23 2010-05-11 National Semiconductor Corporation Leadframe panel
JP2009088412A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
JP5285289B2 (ja) * 2008-02-06 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5248232B2 (ja) * 2008-07-31 2013-07-31 株式会社三井ハイテック リードフレーム及びその製造方法
TWI471995B (zh) 2008-11-07 2015-02-01 Toppan Printing Co Ltd 導線架及其製造方法、以及使用該導線架之半導體發光裝置
JP5304431B2 (ja) * 2009-05-19 2013-10-02 凸版印刷株式会社 リードフレーム及びその製造方法及びそれを用いた半導体発光装置
WO2010053133A1 (ja) * 2008-11-07 2010-05-14 凸版印刷株式会社 リードフレーム及びその製造方法及びそれを用いた半導体発光装置
JP5304314B2 (ja) * 2008-11-07 2013-10-02 凸版印刷株式会社 Led発光素子用リードフレーム及びその製造方法及びそれを用いたled発光素子
JP5411553B2 (ja) * 2009-03-31 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP5411529B2 (ja) * 2009-02-27 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
US8692370B2 (en) 2009-02-27 2014-04-08 Semiconductor Components Industries, Llc Semiconductor device with copper wire ball-bonded to electrode pad including buffer layer
US8829685B2 (en) 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
JP4566266B2 (ja) * 2009-04-10 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5183572B2 (ja) * 2009-06-08 2013-04-17 株式会社三井ハイテック リードフレーム及び半導体装置
JP5370050B2 (ja) * 2009-09-30 2013-12-18 凸版印刷株式会社 Led発光素子用リードフレーム
JP4535513B2 (ja) * 2009-09-30 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP5771480B2 (ja) * 2011-08-31 2015-09-02 新電元工業株式会社 リードフレーム、及び半導体装置の製造方法
JP6352009B2 (ja) 2013-04-16 2018-07-04 ローム株式会社 半導体装置
JP6634117B2 (ja) * 2013-04-16 2020-01-22 ローム株式会社 半導体装置
JP6147588B2 (ja) 2013-07-01 2017-06-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
JP6856497B2 (ja) * 2017-01-12 2021-04-07 株式会社三井ハイテック リードフレーム

Also Published As

Publication number Publication date
JP2002083918A (ja) 2002-03-22

Similar Documents

Publication Publication Date Title
JP3547704B2 (ja) リードフレーム及び半導体装置
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP3444410B2 (ja) リードフレームおよび半導体装置の製造方法
JP3436254B2 (ja) リードフレームおよびその製造方法
US8071426B2 (en) Method and apparatus for no lead semiconductor package
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
JP2001320007A (ja) 樹脂封止型半導体装置用フレーム
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
KR20040057928A (ko) 반도체 장치 및 그 제조방법
JP2009140962A (ja) 半導体装置およびその製造方法
JP2014067750A (ja) 樹脂封止型半導体装置およびその製造方法
JP2003133499A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6979886B2 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
JP2015072947A (ja) 半導体装置及びその製造方法
JP2004014801A (ja) 半導体装置およびその製造方法
JP2002231872A (ja) リードフレーム
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2004207764A (ja) リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2002261193A (ja) 半導体装置の製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8080448B1 (en) Semiconductor device with nested rows of contacts
JP2002026192A (ja) リードフレーム
JP4477976B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3547704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees