KR20040057928A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20040057928A
KR20040057928A KR1020030092442A KR20030092442A KR20040057928A KR 20040057928 A KR20040057928 A KR 20040057928A KR 1020030092442 A KR1020030092442 A KR 1020030092442A KR 20030092442 A KR20030092442 A KR 20030092442A KR 20040057928 A KR20040057928 A KR 20040057928A
Authority
KR
South Korea
Prior art keywords
resin sealing
leads
resin
semiconductor chip
lead
Prior art date
Application number
KR1020030092442A
Other languages
English (en)
Inventor
이토후지오
스즈키히로미치
다케노히로유키
시모지히로시
무라카미후미오
구라카와케이코
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
가부시키가이샤 히타치초에루.에스.아이.시스테무즈
가부시키가이샤 르네사스 히가시 니혼 세미콘덕터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지, 가부시키가이샤 히타치초에루.에스.아이.시스테무즈, 가부시키가이샤 르네사스 히가시 니혼 세미콘덕터 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040057928A publication Critical patent/KR20040057928A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

QFN(Quad Flat Non-leaded package)의 제조수율을 향상시키며, 다핀화를 추진한다.
반도체 칩(2)을 밀봉하는 수지밀봉체(3)를 성형한 후, 수지밀봉체(3)의 외연(外緣)에 따른 라인(몰드라인)보다도 내측(수지밀봉체(3)의 중심측)에 위치하는 커트라인(C)에 따라서 수지밀봉체(3)의 주변부 및 리드 프레임(LF1)을 함께 절단하는 것에 의해, 수지밀봉체(3)의 측면(절단면)에 노출하는 리드(5)의 전주(상면, 하면 및 양측면)가 수지에 의해 덮여진 상태로 되기 때문에, 리드(5)의 절단면에 금속 버(burr)가 발생하지 않는다.

Description

반도체 장치 및 그 제조방법{A semiconductor device and a method of manufacturing the same}
본 발명은, 반도체장치 및 그 제조기술에 관한 것으로, 특히, 수지밀봉형 반도체 장치에 적용하는 유효한 기술에 관한 것이다.
리드 프레임에 탑재된 반도체 칩을 몰드수지로 이루어지는 밀봉체에 의해 밀봉한 수지패키지의 한 종류인 QFN(Quad Flat Non-leaded package)이 있다(예를 들면 특허문헌 1, 2).
QFN은 본딩 와이어를 통해 반도체 칩과 전기적으로 접속되는 복수 리드의 각각의 일 단부를 밀봉체의 외주부의 이면(하면)에서 노출시켜 단자를 구성하고, 상기 단자의 노출면과는 반대측의 면, 즉 밀봉체 내부의 단자면에 본딩 와이어를 접속하여 상기 단자와 반도체 칩을 전기적으로 접촉하는 구조로 되어 있다. 그리고이들 단자를 배선기판의 전극(풋 프린트)에 납땜하는 것에 의해 실장된다. 이 구조는 리드가 패키지(밀봉체)의 측면에서 횡방향으로 연장되어 단자를 구성하는 QFP(Quad Flat Package)에 비하여 실장면적이 작게 된다는 이점을 구비하고 있다.
[특허문헌 1]
특개 2001-189410호 공보
[특허문헌 2]
특허 제 3072291호 공보
상기 QFN의 제조공정에서는 리드 프레임의 다이패드부 위에 반도체 칩을 탑재하고, 반도체 칩과 리드를 와이어로 접속한 후, 리드 프레임을 금형에 장착하여 반도체 칩을 수지밀봉하고, 그 후, 수지밀봉체의 외부로 노출한 리드 프레임의 필요없는 부분을 다이서(dicer)로 절단하지만, 이 때 리드의 절단면에 금속 버가 발생하여 QFN의 제조수율의 저하를 야기시킨다. 이 때, 리드 프레임을 다이서로 절단하는 속도를 느리게 하면, 금속 버의 발생이 적게 되지만, 리드 프레임을 다이서로 절단하는 작업에 많은 시간이 소비되기 때문에 QFN의 생산성이 저하하여 버린다.
또, 상기 리드 프레임은 금속판을 에칭 또는 프레스 성형하여 리드 패턴을 형성하기 때문에, QFN의 다핀화, 리드의 협(狹) 피치화를 추진하려고 하면, 리드 프레임의 제조에 이용하는 금속판의 판 두께를 얇게 하지 않으면 안된다. 그 결과, 리드와 현수리드의 강성이 부족하고, 반도체 칩을 수지밀봉할 때 용융수지의 유동에 의해 반도체 칩의 위치 어긋남이 발생하기 쉽게 된다.
본 발명의 목적은, QFN의 제조수율을 향상시키는 기술을 제공하는 데 있다.
본 발명의 다른 목적은, QFN의 다핀화를 추진할 수 있는 기술을 제공하는 데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은 본 명세서의 기술 및 첨부 도면으로부터 명백할 것이다.
도 1은 본 발명의 일실시형태인 반도체 장치의 외관을 나타내는 사시도,
도 2는 본 발명의 일실시형태인 반도체 장치의 외관(이면측)을 나타내는 평면도,
도 3은 본 발명의 일실시형태인 반도체 장치의 내부구조(표면측)를 나타내는 평면도,
도 4는 본 발명의 일실시형태인 반도체 장치의 내부구조(이면측)를 나타내는 평면도,
도 5는 본 발명의 일실시형태인 반도체 장치의 측면도,
도 6은 도 1의 A-A선에 따른 반도체 장치의 단면도,
도 7은 도 1의 B-B선에 따른 반도체 장치의 단면도,
도 8은 본 발명의 일실시형태인 반도체 장치의 제조에 이용한 리드 프레임의 평면도,
도 9는 도 8에서 나타내는 리드 프레임의 제조방법을 나타내는 중요부 단면도,
도 10은 도 8에서 나타내는 리드 프레임의 제조방법을 나타내는 중요부 단면도,
도 11은 도 8에서 나타낸 리드 프레임의 제조방법을 나타내는 중요부 단면도이다.
도 12는 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 리드 프레임의 중요부 평면도,
도 13은 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 칩 본딩 공정의 설명도,
도 14는 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 리드 프레임의 중요부 평면도,
도 15는 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 와이어 본딩 공정의 설명도,
도 16은 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 리드 프레임 및 금형의 중요부 단면도,
도 17은 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 리드 프레임 및 금형의 중요부 단면도,
도 18은 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 리드 프레임 및 금형의 중요부 단면도,
도 19는 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 리드 프레임 및 금형의 중요부 단면도,
도 20은 본 발명의 일실시형태인 반도체 장치의 제조에 이용하는 금형의 상형이 리드 프레임과 접촉하는 부분을 사선으로 나타내는 평면도,
도 21은 본 발명의 일실시형태인 반도체 장치의 제조에 이용하는 금형의 게이트의 위치와 캐비티에 주입된 수지가 흐르는 방향의 일예를 모식적으로 나타내는 평면도,
도 22는 본 발명의 일실시형태인 반도체 장치의 제조에 이용하는 금형의 게이트의 위치와 캐비티에 주입된 수지가 흐르는 방향의 다른 예를 모식적으로 나타낸 평면도,
도 23은 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 몰드 후의 리드 프레임의 전체평면도(표면측),
도 24는 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 몰드 후의 리드 프레임의 전체평면도(이면측),
도 25는 몰드 후의 리드 프레임을 절단하는 커트라인을 나타내는 중요부 평면도,
도 26은 몰드 후의 리드 프레임을 절단하는 커트라인을 나타내는 단면도,
도 27은 도 26의 부분 확대 단면도,
도 28은 커트 라인에 따른 수지밀봉체의 단면도,
도 29는 몰드 후의 리드 프레임을 절단하는 종래의 커트라인을 나타내는 중요부 단면도,
도 30은 종래의 커트 라인에 따른 수지밀봉체의 단면도,
도 31은 커트라인에 따른 수지밀봉체의 단면도,
도 32는 코너부에 노출한 현수리드의 절단면을 나타내는 수지밀봉체의 부분 확대 사시도,
도 33은 리드 프레임의 절단 방법의 일예를 나타내는 중요부 단면도,
도 34는 리드 프레임의 절단 방법의 다른 예를 나타내는 중요부 단면도,
도 35는 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 중요부 평면도,
도 36은 도 35의 Y-Y'선에 따른 리드 프레임의 단면도,
도 37은 도 35의 Z-Z'선에 따른 리드 프레임의 단면도,
도 38은 도 35~도 37에 나타내는 리드 프레임의 제조방법을 나타내는 설명도,
도 39는 도 35~도 37에 나타내는 리드 프레임의 제조방법을 나타내는 설명도,
도 40은 도 35~도 37에 나타내는 리드 프레임의 제조방법을 나타내는 설명도,
도 41은 도 35~도 37에 나타내는 리드 프레임의 제조방법을 나타내는 설명도,
도 42는 본 발명의 다른 일실시형태인 반도체 장치의 제조방법을 나타내는 리드 프레임 및 금형의 중요부 단면도,
도 43은 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 중요부 단면도,
도 44는 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 중요부 평면도(표면측),
도 45는 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 중요부 평면도(이면측),
도 46은 도 44, 도 45에 나타내는 리드 프레임의 다이패드부를 나타내는 사시도,
도 47은 도 44, 도 45에 나타내는 리드 프레임의 제조방법을 나타내는 설명도,
도 48은 본 발명의 다른 일실시형태인 반도체 장치의 제조방법을 나타내는 리드 프레임 및 금형의 중요부 단면도,
도 49는 본 발명의 다른 일실시형태인 반도체 장치의 제조방법을 나타내는 리드 프레임 및 금형의 중요부 단면도,
도 50은 수지밀봉체의 성형 공정에서 발생하는 문제를 나타내는 리드 프레임 및 금형의 중요부 단면도,
도 51은 본 발명의 다른 일실시형태인 반도체 장치의 외관(이면측)을 나타내는 평면도,
도 52는 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 중요부 평면도(이면측),
도 53은 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 중요부 평면도(이면측),
도 54는 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 제조방법을 나타내는 설명도,
도 55는 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 제조방법을 나타내는 설명도,
도 56은 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 제조방법을 나타내는 설명도,
도 57은 본 발명의 다른 일실시형태인 반도체 장치의 제조에 이용하는 리드 프레임의 중요부 평면도이다.
* 도면의 주요 부분에 대한 설명 *
1 : QFN 2 : 반도체 칩
3 : 수지밀봉체 4 : 다이패드부
5 : 리드 5a : 단자
6 : Au 와이어 7 : 본딩 패드
8 : 현수리드 8a : 돌기
9 : 땜납층 10 : 금속판
11, 11a : 포토레지스트막 12 : Ag 도금
30A, 30B : 치구 31 : 홈
32a, 32b : 블레이드 33 : 칩 지지체
40 : 금형 40A : 상형
40B : 하형 41 : 수지시트
42 : 에어벤트 50 : 슬릿
51 : 용융수지 60 : 프레스 금형
60A : 상형 60B : 하형
61 : 펀치 62 : 다이
C1~C24: 캐비티 d : 단자의 지름
DC1~DC8: 더미 캐비티 G1~G16: 게이트
L : 다이싱 라인 LF1~LF5: 리드 프레임
본원에 있어서 개시된 발명 중, 대표적인 것의 개요를 간단하게 설명하면, 다음과 같다.
본 발명의 반도체 장치는, 반도체 칩, 상기 반도체 칩의 주위에 배치된 복수의 리드와, 상기 복수의 리드의 각각에 접촉된 단자와, 상기 반도체 칩과 상기 복수의 리드를 전기적으로 접촉하는 복수의 와이어와, 상기 반도체 칩, 상기 복수의 리드 및 상기 복수의 와이어를 밀봉하는 수지밀봉체를 가지고, 상기 복수 리드의 각각에 접속된 상기 단자가 상기 수지밀봉체의 이면에서 외부로 노출한 반도체 장치에 있어서,
상기 복수 리드의 각각의 일 단부는, 상기 수지밀봉체의 측면에서 외부로 노출하고, 또 각 전주(全周)가 상기 수지밀봉체를 구성하는 수지에 의해 덮여져 있는 것에 있다.
본 발명의 반도체 장치의 제조방법은,
(a) 상기 다이패드부와 상기 복수의 리드를 포함하는 패턴이 복수 형성된 리드 프레임을 준비하는 공정과,
(b) 상기 리드 프레임에 형성된 상기 복수의 다이패드부 위에 반도체 칩을 탑재하고, 상기 반도체 칩과 상기 복수의 리드를 와이어로 접촉하는 공정과,
(c) 상기 (b)공정 후, 상기 리드 프레임을 상금형과 하금형에 끼우고, 상기 상금형과 하금형과의 사이에 형성되는 복수의 캐비티 내에 수지를 공급하여 복수의 수지밀봉체를 성형하는 공정과,
(d) 상기 (c)공정 후, 상기 리드 프레임을 다이서로 절단하는 것에 의해, 상기 복수의 수지밀봉체를 개편화하는 공정을 가지고,
상기 (d)공정에서 상기 리드 프레임을 다이서로 절단하는 때, 상기 복수의 수지밀봉체의 각각의 주변부를 상기 다이서로 절단하는 것에 의해, 상기 복수의 수지밀봉체의 각각의 절단면에 노출한 상기 복수 리드의 각각의 일 단부의 전주를 상기 수지밀봉체를 구성하는 수지로 덮도록 하는 것이다.
이하, 본 발명의 실시형태를 도면에 기초하여 상세하게 설명한다. 또, 실시형태를 설명하기 위한 전체도면에 있어서, 동일한 기능을 가지는 부재에는 동일한 부호를 부여하고, 그 반복되는 설명은 생략한다. 또, 이하의 실시형태에서는 특히 필요한 때 이외는 동일 또는 동일한 부분의 설명을 원칙적으로 반복하지 않는다.
(실시형태 1)
도 1은 본 실시형태의 QFN의 외관을 나타내는 사시도, 도 2는 QFN의 외관(이면측)을 나타내는 평면도, 도 3은 QFN의 내부구조(표면측)를 나타내는 평면도, 도 4는 QFN의 내부구조(이면측)를 나타내는 평면도, 도 5는 QFN의 측면도, 도 6은 도 1의 A-A선에 따른 단면도, 도 7은 도 1의 B-B선에 따른 단면도이다.
본 실시형태의 QFN(1)은 1개의 반도체 칩(2)을 수지밀봉체(3)로 밀봉한 표면실장형의 패키지이며, 그 외형치수는 예를 들면 종 ×횡 = 12mm ×12mm, 두께 = 1.0mm이다.
반도체 칩(2)은 금속제의 다이패드부(4)의 상면에 탑재된 상태로 수지밀봉체(3)의 중앙부에 배치되어 있다. 다이패드부(4)는, 예를 들면 한 변의 길이가 4mm~7mm의 범위 내에 있는 복수 종류의 반도체 칩(2)을 탑재 가능하게 하기 위해, 그 지름을 반도체 칩(2)의 지름보다도 작게 한, 소위 작은 탭구조로 구성되어 있다.
상기 다이패드부(4)는 이것과 일체로 형성되며, 수지밀봉체(3)의 코너부 방향으로 연장하는 4개의 현수리드(8)에 의해 지지되어 있다. 도 3 및 도 4에서 나타나는 바와 같이, 4개의 현수리드(8)의 각각의 선단부는 수지밀봉체(3)의 코너부 근방에서 두 갈래로 분기하며, 수지밀봉체(3)의 측면에 종단하고 있다.
반도체 칩(2)이 탑재된 다이패드부(4)의 주위에는 복수 개(예를 들면 116개)의 리드(5)가 대부분 등간격으로 배치되어 있다. 이들 리드(5)는 각각의 일 단부측(반도체 칩(2)에 가까운 측)이 Au 와이어(6)를 통해 반도체 칩(2)의 주면의 본딩패드(7)와 전기적으로 접속되어 있으며, 그와 반대측의 타 단부측이 수지밀봉체(3)의 측면에 종단하고 있다. 리드(5)의 각각은 반도체 칩(2)과의 거리를 짧게 하기 위해서, 일 단부측(반도체 칩(2)에 가까운 측)이 다이패드부(4)의 근방까지 배선되어 있다. 리드(5)는 다이패드부(4) 및 현수리드(8)과 동일한 금속으로 이루어지며, 각 두께는, 예를 들어 65㎛~75㎛정도 이다.
도 1 및 도 5에 나타내는 바와 같이, 수지밀봉체(3)의 외부 측면에는 상기 리드(5)의 타 단부와 현수리드(8)의 선단부가 노출하고 있다. 수지밀봉체(3)의 측면에 노출한 리드(5)의 다른 단부 및 현수리드(8)의 선단부는 각각의 전주(상면, 하면 및 내측면)가 수지밀봉체(3)를 구성하는 수지에 의해 덮여져 있다.
후술하는 바와 같이, QFN(1)은 반도체 칩(2), 다이패드부(4), 리드(5) 및 현수리드(8)를 수지몰드하여 수지밀봉체(3)를 성형한 후, 수지밀봉체(3)의 외부로 노출한 리드(5) 및 현수리드(8)를 다이서로 절단하는 것에 의해 제조된다. 그래서 리드(5) 및 현수리드(8)를 다이서로 절단한 때, 리드(5)의 타 단부 및 현수리드(8)의 선단부의 각각의 전주가 수지로 덮이도록 절단하는 것에 의해, 리드(5) 및 현수리드(8)의 각각의 절단면에 금속 버가 발생하는 불량을 막을 수 있다.
도 2에서 나타내는 바와 같이, 수지밀봉체(3)의 이면(기판실장면)에는 복수 개(예를 들면 116개)의 외부 접촉용 단자(5a)가 설치되어 있다. 이들 단자(5a)는 수지밀봉체(3)의 각 변에 따라서 지그재그 형태로 2열씩 배치되고, 그 표면은 수지밀봉체(3)의 이면에서 외측으로 돌출하고 있다. 이들 단자(5a)는 리드(5)와 일체로 형성된 것이지만, 그 두께는 리드(5)의 2배 정도(125㎛~150㎛정도)이다.
수지밀봉체(3)의 이면에는 4개의 돌기(8a)가 더 설치되어 있다. 이들 돌기(8a)는 수지밀봉체(3)의 코너부 근방에 배치되고, 그 표면은 수지밀봉체(3)의 이면에서 외측으로 돌출하고 있다. 이들 돌기(8a)는 현수리드(8)과 일체로 형성된 것으로, 그 두께는 현수리드(8)의 2배 정도(125㎛~150㎛정도), 즉 상기 단자(5a)의 두께와 같다.
도 6 및 도 7에서 나타난 바와 같이, 수지밀봉체(3)의 외측에 돌출한 단자(5a) 및 돌기(8a)의 각각의 표면에는 도금 혹은 인쇄 등에 의해 땜납층(9)이 피착(被着)되어 있다. QFN(1)은 이 땜납층(9)을 통해서 단자(5a)의 표면을 배선기판의 전극(헤드프린트)에 전기적으로 접촉하는 것에 의해 실장된다. 이 때, 땜납층(9)을 통해서 돌기(8a)의 표면을 배선기판에 접합하는 것에 의해 QFN(1)과 배선기판과의 접속신뢰성을 높게 할 수 있다.
다음에, 상기 QFN(1)의 제조방법을 설명한다. 최초에, 도 8에서 나타내는 바와 같은 리드 프레임(LF1)을 준비한다. 이 리드 프레임(LF1)은 Cu, Cu 합금 또는 Fe-Ni 합금 등의 금속판으로 이루어지며, 전술한 다이패드부(4), 리드(5), 현수리드(8) 등의 패턴이 종 및 횡방향으로 반복하여 형성된 구성으로 되어 있다. 즉, 리드 프레임(LF1)은 복수 개(예를 들면 24개)의 반도체 칩(2)을 탑재하는 다련구조로 되어 있다.
상기 리드 프레임(LF1)을 제조하기위해서는 도 9 및 도 10에 나타내는 바와 같이, 판 두께가 125㎛~150㎛정도의 Cu, Cu 합금 또는 Fe-Ni 합금 등으로 이루어지는 금속판(10)을 준비하고, 다이패드부(4), 리드(5) 및 현수리드(8)를 형성하는 개소의 편면을 포토레지스트막(11)으로 피복한다. 또, 외부 접촉용의 단자(5a)를 형성하는 개소와 돌기(8a)를 형성하는 개소는 금속판(10)의 양면을 포토레지스트막(11)으로 피복한다. 그리고 이 상태에서 금속판(10)을 약액(藥液)으로 에칭하고, 편면이 포토레지스트막(11)으로 피복된 영역의 금속판(10)의 판 두께를 절반 정도(65㎛~75㎛)까지 얇게 한다(하프 에칭). 이와 같은 방법으로 에칭을 행하면, 양면 모두 포토레지스트막(11)으로 피복되어 있지 않은 영역의 금속판(10)은 완전하게 소실하고, 편면만이 포토레지스트막(11)으로 피복된 영역에 두께가 65㎛~75㎛정도인 다이패드부(4), 리드(5) 및 현수리드(8)가 형성된다. 또, 양면 모두 포토레지스트막(11)으로 피복된 영역의 금속판(10)은 약액으로 에칭되지 않기 때문에, 에칭을 행하기 전의 금속판(10)과 동일한 두께(125㎛~150㎛정도)의 단자(5a) 및 돌기(8a)가 형성된다.
다음에 포토레지스트막(11)을 제거한 후, 도 11에 나타낸 바와 같이, 리드(5)의 일 단부측(본딩 에어리어)의 표면에 Ag 도금(12)을 하는 것에 의해, 상기 도 8에서 나타낸 리드 프레임(LF1)이 완성된다. 또한 리드(5)의 일 단부측에 Ag 도금(12)을 하는 수단 대신에, 리드 프레임(LF1)의 전면에 Pd(팔라듐)도금을 입혀도 좋다. Pd 도금은 Ag 도금에 비해 도금층의 막 두께가 얇게 되기 때문에, 리드(5)와 Au 와이어(6)의 접합성을 향상시킬 수 있다. 또 리드 프레임(LF1)의 전면에 Pd 도금을 하는 경우는 단자(5a) 및 돌기(8a)의 표면에도 동시에 도금층이 형성되기 때문에 단자(5a) 및 돌기(8a)의 표면에 땜납층(9)을 형성하는 공정을 생략할 수 있다.
이와 같이, 리드 프레임(LF1)의 베이스가 되는 금속판(10)의 일부에 하프에칭을 하여 판 두께를 절반 정도로 얇게 하는 것에 의해, 판 두께가 얇은 다이패드부(4), 리드(5) 및 현수리드(8)와 판 두께가 두꺼운 단자(5a) 및 돌기(8a)를 동시에 형성할 수 있다.
상기 리드 프레임(LF1)을 사용하여 QFN(1)을 제조하기위해서는 우선, 도 12 및 도 13에 나타낸 바와 같이, Au 페이스트와 에폭시 수지계의 접착제를 사용하여 다이패드부(4) 위에 반도체 칩(2)을 접착한다.
상기 작업을 행할 때는 도 13에 나타낸 바와 같이, 리드 프레임(LF1)의 이면측에 단자(5a)(및 도시하지 않은 돌기(8a))가 위치하기 때문에, 리드 프레임(LF1)을 지지하는 치구(30A)의 단자(5a)(및 돌기(8a))와 대향하는 개소에 홈(31)을 형성해 두어도 된다. 이와 같이 하면, 리드 프레임(LF1)을 안정하게 지지할 수 있기 때문에, 다이패드부(4) 위에 반도체 칩(2)을 탑재하는 때에 리드 프레임(LF1)이 변형하거나, 다이패드부(4)와 반도체 칩(2)의 상호의 위치가 어긋나거나 하는 문제점을 막을 수 있다.
다음에, 도 14 및 도 15에 나타내는 바와 같이, 주지의 볼 본딩 장치를 사용하여 반도체 칩(2)의 본딩패드(7)와 리드(5)의 일 단부측과의 사이를 Au 와이어(6)로 결선한다. 이 경우도 도 15에 나타낸 바와 같이, 리드 프레임(LF1)을 지지하는 치구(30B)의 단자(5a)와 대응하는 개소에 홈(31)을 형성해 두는 것에 의해, 리드 프레임(LF1)을 안정하게 지지할 수 있기 때문에, Au 와이어(6)와 리드(5)의 위치 어긋남과 Au 와이어(6)와 본딩패드(7)의 상호의 위치 어긋남을 막을 수 있다.
다음에, 상기 리드 프레임(LF1)을 도 16에 나타내는 금형(40)에 장착하여 반도체 칩(2)을 수지밀봉한다. 도 16은 금형(40)의 일부(QFN 약 1개분의 영역)를 나타내는 단면도이다.
이 금형(40)을 사용하여 반도체 칩(2)을 수지밀봉할 때에는, 우선 하형(40B)의 표면에 얇은 수지시트(41)를 깔고, 이 수지시트(41)의 위에 리드 프레임(LF1)을 재치한다. 리드 프레임(LF1)은 단자(5a)(및 도시하지 않은 돌기(8a))가 형성된 면을 아래로 향하게 재치하고, 단자(5a)(및 돌기(8a))와 수지시트(41)를 접촉시킨다. 그리고 이 상태에서, 수지시트(41)와 리드 프레임(LF1)을 상형(40A)과 하형(40B)으로 사이에 끼운다. 이와 같이 하면, 리드(5)의 하면에 위치하는 단자(5a)(및 돌기(8a))가 금형(40)(상형(40A) 및 하형(40B))의 압압력(押壓力)에 의해 수지시트(41)를 누르기 때문에, 단자(5a)(및 돌기(8a))의 선단부분이 수지시트(41)의 안에 삽입된다.
이 결과, 상형(40A)과 하형(40B)의 간극(캐비티)에 용융수지를 주입하여 수지밀봉체(3)를 성형한 후, 상형(40A)과 하형(40B)을 분리하면 도 17 및 도 18에 나타내는 바와 같이, 수지시트(41) 안에 삽입되어 있던 단자(5a) 및 돌기(8a)의 각각의 선단부분이 수지밀봉체(3)의 이면에서 외측으로 돌출한다.
또한 전술한 바와 같이, 본 실시형태에서 사용하는 리드 프레임(LF1)은 하프에칭에 의해 패턴(다이패드부(4), 리드(5), 현수리드(8) 등)을 형성하기 때문에, 리드(5)의 판 두께가 통상의 리드 프레임의 반 정도로 얇게 되어 있다. 그 때문에, 금형(40)(상형(40A) 및 하형(40B))이 리드 프레임(LF1)을 압압하는 힘은 통상의 리드 프레임을 사용하는 경우에 비하여 약하게 되기 때문에, 단자(5a) 및 돌기(8a)가수지시트(41)를 누르는 힘이 약하게 되는 결과, 수지밀봉체(3)의 외측으로 돌출하는 높이가 낮아지게 된다.
그래서 수지밀봉체(3)의 외측으로 돌출한 단자(5a) 및 돌기(8a)의 높이를 조금이라도 높게 하고 싶은 경우는 도 19에 나타내는 바와 같이, 상형(40A)과 접촉하는 부분(도면의 원으로 표시한 부분)의 리드 프레임(LF1)을 하프에칭하지 않고, 단자(5a) 및 돌기(8a)와 동일한 두께로 해 두어도 된다.
도 20은 상기 금형(40)의 상형(40A)이 리드 프레임(LF1)과 접촉하는 부분을 사선으로 나타내는 평면도이다. 또, 도 21은 금형(40)의 게이트의 위치와 캐비티에 주입된 용융수지가 흐르는 방향을 모식적으로 나타낸 평면도이다.
도 20에 나타내는 바와 같이, 상기 금형(40)은 리드 프레임(LF1)의 바깥 프레임부분 및 리드(5)와 리드(5)의 연결부분만이 상형(40A)과 접촉하고, 그 이외의 전체 영역은 수지가 주입된 캐비티로서 유효하게 이용되는 구조로 되어 있다.
도 21에 나타내는 바와 같이, 금형(40)의 긴 변의 한 쪽에는 복수의 게이트(G1~G8)가 설치되어 있으며, 예를 들어 금형(40)의 짧은 변 방향으로 나열된 3개의 캐비티(C1~C3)에는 게이트(G1)를 통해서 수지가 주입되고, 이들에 인접하는 3개의 캐비티(C4~C6)에는 게이트(G2)를 통해서 수지가 주입되는 구조로 되어 있다. 한편, 게이트(G1~G8)가 형성된 긴 변과 대향하는 다른 긴 변에는 더미캐비티(DC1~DC8) 및 에어벤트(42)가 설치되어 있으며, 예를 들면 게이트(G1)를 통해서 캐비티(C1~C3)에 수지가 주입되면, 캐비티(C1~C3)내의 에어가 더미캐비티(DC1)로 유입하여, 캐비티(C3)내의 수지에 보이드가 생성하는 것을 막는 구조로 되어 있다. 또한 금형(40)에 설치되는 게이트의 위치와 수는 상기의 예에 한정되는 것이 아니라, 예를 들면 도 22에 나타내는 바와 같이, 1개의 게이트(G1)를 통해서 6개의 캐비티(C1~C6)에 수지를 주입하는 구조로 해도 된다.
도 23은 금형(40)의 캐비티(C1~C24)에 수지를 주입하여 복수 개(예를 들면 24개)의 수지밀봉체(3)를 일괄 성형한 후, 금형(40)으로부터 떼어낸 리드 프레임(LF1)의 표면측의 평면도, 도 24는 이 리드 프레임(LF1)의 이면측의 평면도이다. 도 24에 나타내는 바와 같이, 각각의 수지밀봉체(3)의 이면에는 전술한 단자(5a) 및 돌기(8a)가 노출한다.
다음에, 수지밀봉체(3)의 이면에 노출한 단자(5a) 및 돌기(8a)의 각각의 표면에 땜납층(9)을 인쇄하고(도 6, 도 7 참조), 계속해서 수지밀봉체(3)의 표면에 제품명 등의 마크를 인쇄한 후, 다이서를 사용하여 리드 프레임(LF1)을 절단하는 것에 의해, 수지밀봉체(3)를 개편화한다.
도 25(리드 프레임(LF1)의 부분 평면도), 도 26(도 25의 X-X'선에 따른 단면도) 및 도 27(도 26의 부분 확대 단면도)에 나타내는 이점쇄선은 리드 프레임(LF1)을 절단하는 위치(커트 라인 C)를 나타내고 있다.
도시한 바와 같이, 커트 라인 C는 수지밀봉체(3)의 외연(外緣)에 따른 라인(몰드 라인)보다도 내측(수지밀봉체(3)의 중심측)에 위치하고 있다. 그 때문에, 이 커트 라인 C에 따라서 수지밀봉체(3)의 주변부와 리드 프레임(LF1)을 함께 절단한 경우는 도 28에 나타내는 바와 같이, 수지밀봉체(3)의 측면(절단면)에 노출하는 리드(5)의 전주(상면, 하면 및 양측면)가 수지에 의해 덮여진 상태가 되기 때문에, 리드(5)의 절단면에는 금속버가 발생하지 않는다.
또, 도 29에 나타내는 이점쇄선은 몰드 라인과 일치시킨 종래의 리드 프레임의 절단위치(커트 라인 C')를 나타내고 있다. 이 커트 라인 C'에 따라서 리드 프레임(LF1)을 절단한 경우는 도 30에 나타내는 바와 같이, 수지밀봉체(3)의 측면에 노출하는 리드(5)의 일부(상면)가 수지에 의해 덮여지지 않기 때문에, 리드(5)의 절단면에 금속 버가 발생한다. 또, 몰드 라인보다도 더 외측에서 리드 프레임(LF1)을 절단한 경우는 수지밀봉체(3)의 측면에 노출하는 리드(5)의 전주가 수지에 의해 덮여지지 않게 되기 때문에, 리드(5)의 절단면에는 더 많은 금속 버가 발생한다.
또, 본 실시형태에서 현수리드(8)의 선단부를 두 갈래로 분기하여 수지밀봉체(3)의 측면에서 종단시키고 있다. 그 때문에, 상기 도 28에 나타내는 바와 같이, 수지밀봉체(3)의 측면에 노출하는 현수리드(8)의 절단면은 전주가 수지에 의해 덮여진 상태로 되기 때문에 금속 버가 발생하지 않는다.
또, 현수리드(8)의 선단부를 수지밀봉체(3)의 코너부에서 종단시킨 경우는 커트 라인 C'(몰드 라인)에 따라서 리드 프레임(LF1)을 절단한 경우는 물론, 상기커트 라인 C에 따라 수지밀봉체(3)의 주변부와 리드 프레임(LF1)을 절단한 경우에 있어서도, 도 31 및 도 32에 나타내는 바와 같이, 수지밀봉체(3)의 코너부의 측면에 노출하는 현수리드(8)의 일부(도 32의 화살표로 나타내는 개소)가 수지로 덮여지지 않은 상태로 되기 때문에, 그곳에 금속 버가 발생하여 버린다.
상기의 커트 라인 C에 따라 수지밀봉체(3)의 주변부와 리드 프레임(LF1)을 절단하는 경우는 예를 들어 도 33에 나타내는 바와 같이, 서로 인접하는 2개의 커트 라인(C, C)의 간격과 동일한 간격으로 2개의 블레이드(32a)를 배치한 다이서, 혹은 도 34에 나타내는 바와 같이, 커트 라인(C, C)의 간격과 동일한 폭의 블레이드(32b)를 구비한 다이서 등을 사용하는 것에 의해, 절단작업을 신속하게 행할 수 있다.
또한 수지밀봉체(3)의 주변부를 다이서로 절단하면, 수지밀봉체(3)의 외형치수가 성형 직후에 비해 작아지게 된다. 따라서, 본 실시형태에서 사용하는 금형(40)은 캐비티의 내경(內俓)치수를 완성시의 QFN(1)의 외형치수보다도 어느 정도 크게 해둔다.
이상과 같이 하여 수지밀봉체(3)를 개편화하는 것에 의해 상기 도 1~도 7에 나타내는 본 실시형태의 QFN(1)이 완성된다.
이와 같이 본 실시형태에서는 리드 프레임(LF1)을 다이서로 절단할 때, 수지밀봉체(3)의 주변부도 동시에 절단하는 것에 의해, 수지밀봉체(3)의 절단면에 노출하는 리드(5) 및 현수리드(8)의 각각의 선단부의 전주가 수지로 덮여지도록 한다.이것에 의해, 리드(5) 및 현수리드(8)의 각각의 절단면에 금속 버가 발생하지 않게 되기 때문에, QFN(1)의 제조소율을 향상시킬 수 있다.
(실시형태 2)
도 35는 QFN(1)의 제조에 이용하는 리드 프레임(LF2)의 일부를 나타내는 평면도, 도 36은 도 35의 Y-Y' 선에 따른 단면도, 도 37은 도 35의 Z-Z'선에 따른 단면도이다.
도면에 나타내는 바와 같이, 본 실시형태의 리드 프레임(LF2)에 형성된 복수 개의 리드(5)의 각각은 단자(5a)가 형성된 개소의 내측(다이패드부(4)에 가까운 측)과 외측에서 판 두께가 다르게 되어 있다. 즉, 이들의 리드(5)는 단자(5a)의 외측부분(도 36)의 판 두께(t')가 단자(5a)의 내측부분(도 37)의 판 두께(t)보다도 두껍다(t' > t).
상기 리드 프레임(LF2)은 상기 실시형태 1에서 설명한 금속판(10)을 하프에칭하는 방법(도 9, 도 10 참조)에 의해 제조하지만, 상기 실시형태 1과의 차이는, 금속판(10)의 리드 형성영역의 편면에 포토레지스트막(11)을 형성할 때, 도 38에 나타내는 바와 같이, 단자(5a)가 형성되는 개소보다도 외측부분은 리드 형성영역의 반대측의 면에, 포토레지스트막(11)보다도 폭이 좁은 포토레지스트막(11a)을 형성하는 점에 있다. 한편, 도 39에 나타내는 바와 같이, 단자(5a)가 형성되는 개소보다도 내측부분은 금속판(10)의 리드 형성영역의 편면에만 포토레지스트막(11)을 형성한다. 도시는 생략하지만, 단자(5a)가 형성되는 개소에는 상기 실시형태 1과 마찬가지로, 금속판(10)의 양면에 포토레지스트막을 형성한다.
그리고, 이 상태에서 금속판(10)을 약액으로 에칭하면 단자(5a)의 외측부분은 금속판(10)의 양면의 에칭량이 다르기 때문에 도 40에 나타내는 바와 같은 단면형상을 가지는 중앙부가 두꺼운 리드(5)가 형성된다. 다른 한편, 단자(5a)의 내측부분은 포토레지스트막(11)이 형성되어 있지 않은 면만이 하프 에칭되기 때문에, 도 41에 나타내는 바와 같은 단면형상을 가지는 얇은 리드(5)가 형성된다. 그 후, 금속판(10)의 표면에 남은 포토레지스트막(11, 11a)을 제거하는 것에 의해 상기 도 35 ~ 도 37에 나타내는 리드 프레임(LF2)을 얻을 수 있다.
금속판을 하프 에칭하여 리드 프레임의 패턴(다이패드부(4), 리드(5), 현수리드(8) 등)을 형성하는 방법은 리드(5)의 패치를 축소하여 다핀화를 실현하는 유효한 방법이지만 반면에, 리드(5)의 판 두께가 얇게 되기 때문에 리드(5)의 강성이 부족하다. 그 결과, 상기 실시형태 1에서 사용한 금형(40)에 리드 프레임을 장착하여 수지밀봉체(3)를 성형할 때, 리드(5)에 형성된 단자(5a)가 수지시트(41)를 누르는 힘이 약하게 되고, 수지밀봉체(3)의 외측에 돌출하는 단자(5a)의 높이가 낮게 된다는 문제가 발생한다.
이에 대하여, 본 실시형태의 리드 프레임(LF2)은 단자(5a)가 형성된 개소보다도 외측의 리드(5)를 두껍게 형성하기 때문에, 그 만큼, 리드(5)의 강성이 높게 된다. 이를 위해서, 도 42에서 나타난 바와 같이, 리드 프레임(LF2)을 금형(40)에 장착하여 상형(40A)과 하형(40B)으로 리드 프레임(LF2)을 압압했을 때에, 단자(5a)가 수지시트(41)를 누르는 힘이 강하게 되기 때문에, 수지밀봉체(3)의 외측에 돌출하는 단자(5a)의 높이를 높게 할 수 있다. 또, 상기 실시형태 1과 마찬가지로, 상형(40A)과 접촉하는 부분의 리드 프레임(LF2)의 판 두께를 단자(5a)와 동일한 두께로 하는(도 19 참조)것에 의해, 단자(5a)가 수지시트(41)를 누르는 힘을 더욱 강하게 할 수 있다.
또한, 금속판을 프레스로 펀칭하여 리드 프레임의 패턴(다이패드부(4), 리드(5), 현수리드(8) 등)을 형성하는 경우라도, 리드(5)의 협 패치화, 다핀화를 실현하려고 하면 얇은 금속판을 사용하지 않으면 안되기 때문에, 리드(5)의 강성이 부족하다. 그 책으로서, 도 43에 나타내는 바와 같이, 리드(5)의 편면에 프레스로 슬릿(50)을 형성하는 것에 의해 판 두께가 얇더라도 강성이 높은 리드(5)를 형성할 수 있다.
(실시형태 3)
도 44는 QFN(1)의 제조에 이용하는 리드 프레임(LF3)의 표면의 일부를 나타내는 평면도, 도 45는 이 리드 프레임(LF3)의 이면의 일부를 나타내는 평면도, 도 46은 도 45의 중앙부(다이패드부(4)가 형성된 영역)를 확대하여 나타내는 사시도이다.
이 리드 프레임(LF3)은 다이패드부(4)의 이면의 외주에 따라 복수의 돌기(4a)를 설치한 것에 특징이 있다. 도 47에 나타내는 바와 같이, 이들 돌기(4a)는 리드 프레임(LF3)의 패턴(다이패드부(4), 리드(5), 현수리드(8) 등)을 형성할 때에 동시에 형성한다. 즉, 판 두께가 125㎛~150㎛정도인 Cu, Cu합금 또는 Fe-Ni 합금 등으로 이루어지는 금속판(10)을 준비하고, 다이패드부(4), 리드(5)(및 도시하지 않은 현수리드(8))를 형성하는 개소의 편면을 포토레지스트막(11)으로 피복한다. 또, 단자(5a), 돌기(4a)(및 도시하지 않은 현수리드(8)의 돌기(8a))를 형성하는 개소는 금속판(10)의 양면을 포토레지스트막(11)으로 피복한다. 그리고 이 상태에서 금속판(10)을 약액으로 하프 에칭하면, 편면만이 포토레지스트막(11)으로 피복된 영역에는 금속판(10)의 두께의 절반 정도의 두께를 가지는 다이패드부(4), 리드(5)(및 도시하지 않은 현수리드(8))가 형성된다. 또, 양면이 포토레지스트막(11)으로 피복된 영역에는 금속판(10)과 동일한 두께의 단자(5a), 돌기(4a)(및 도시하지 않은 현수리드(8)의 돌기(8a))가 형성된다.
이 리드 프레임(LF3)을 사용하여 QFN(1)을 제조하기 위해서는 전술한 방법으로 다이패드부(4) 위에 반도체 칩(2)을 탑재하고, 반도체 칩(2)과 리드(5)를 Au 와이어(6)로 접촉한 후, 도 48에 나타내는 바와 같이, 리드 프레임(LF3)을 금형(40)에 장착한다. 이 때, 본 실시형태에는 상형(40A)와 반도체 칩(2)의 간극을 하형(40B)과 반도체 칩(2)의 간극보다도 넓게 한다.
다음에, 이 상태에서 리드 프레임(LF3)을 상형(40A)과 하형(40B)으로 사이에 끼우면, 리드(5)의 이면에 형성된 단자(5a) 및 다이패드부(4)의 이면에 형성된 돌기(4a)가 하형(40B)의 표면에 깔린 수지시트(41)와 접촉하고, 그들의 선단부분이 수지시트(41) 안으로 삽입된다.
다음에, 도 49에 나타내는 바와 같이, 금형(40)의 게이트(G)를 통해서 캐비티 내에 용융수지(51)를 주입한다. 이 때, 상형(40A)과 반도체 칩(2)의 간극이 하형(40B)과 반도체 칩(2)의 간극보다도 넓게 되어 있기 때문에, 상형(40A)과 반도체 칩(2)의 간극에 삽입되는 용융수지(51)의 량은 하형(40B)과 반도체 칩(2)의 간극에 삽입되는 용융수지(51)의 량보다도 많게 된다. 그 때문에, 다이패드부(4) 위에 탑재된 반도체 칩(2)의 상면에는 상형(40A)과 반도체 칩(2)의 간극에 삽입된 용융수지(51)로부터 하향의 압력이 가해지지만, 다이패드부(4)의 이면에 형성된 돌기(4a)가 수지시트(41)과 접촉하고 있기 때문에, 용융수지(51)의 압력에 의해 반도체 칩(2)이 위치 어긋남을 야기시키는 일은 없다.
또, 도 50에 나타내는 바와 같이, 다이패드부(4)의 이면에 돌기(4a)를 설치하지 않은 경우는 용융수지(51)의 압력에 의해 반도체 칩(2)이 위치 어긋남을 야기시키고, Au 와이어(6)가 수지밀봉체(3)의 상면에서 노출하거나 다이패드부(4)가 수지밀봉체(3)의 하면에서 노출하거나 하는 불량이 발생한다.
종래, 금형의 캐비티 내에 용융수지(51)가 유입될 때 압력에 의한 반도체 칩(2)의 위치 어긋남을 방지하는 대책으로서, 다이패드부(4)를 지지하는 현수리드(8)를 접어 구부리는 것에 의해, 상형(40A)과 반도체 칩(2)의 간극을 하형(40B)과 반도체 칩(2)의 간극과 동일하게 하는 '탭 올림' 기술이 채용되어 있다. 그러나 QFN(1)의 다핀화에 따라 리드(5)의 협 패치화가 진행하고, 리드 프레임을 구성하는 금속판의 판 두께가 극히 얇게 되면, 현수리드(8)의 강성이 저하하는 결과, '탭 올림' 기술을 채용해도 반도체 칩(2)의 위치 어긋남을 방지하는 것이 곤란하게 된다.
이에 대하여, 다이패드부(4)의 이면에 돌기(4a)를 형성하고, 이 돌기(4a)를 하형(40B)의 수지시트(41)에 밀착시키는 본 실시형태에 따르면, 리드 프레임(LF3)을 구성하는 금속판의 판 두께가 극히 얇게 되고, 현수리드(8)의 강성이 저하한 경우라도, 캐비티 내에 유입되는 용융수지(51)의 압력에 의한 반도체 칩(2)의 위치 어긋남을 확실하게 방지할 수 있기 때문에, 다핀화한 QFN(1)의 제조수율을 향상시킬 수 있다.
도 51은 본 실시형태의 리드 프레임(LF3)을 사용하여 제조한 QFN(1)의 외관(이면측)을 나타내는 평면도이다. 도시와 같이, 이 리드 프레임(LF3)을 사용하는 경우는 수지밀봉체(3)의 이면에 다이패드부(4)의 돌기(4a)가 노출한다. 그래서 이 돌기(4a)에 전술한 땜납층(9)을 피착하고, QFN(1)을 배선기판으로 실장할 때, 땜납층(9)을 통해 돌기(4a)의 표면을 배선기판에 접합하는 것에 의해, QFN(1)과 배선기판과의 접속신뢰성을 높게 할 수 있다. 또, 반도체 칩(2)에서 발생한 열이 돌기(4a)를 통하여 외부로 전달되기 때문에, 방열성에 뛰어난 QFN(1)을 실현할 수 있다.
다이패드부(4)의 이면에 형성하는 돌기(4a)는 상기의 형상에 한정되는 것이 아니라, 캐비티 내에 유입하는 용융수지(51)의 압력에 의한 반도체 칩(2)의 위치 어긋남을 방지할 수 있는 것이라면, 임의의 형상을 채용할 수 있다. 예를 들면 도 52에 나타난 바와 같은 원형의 돌기(4a)라도 좋고, 또, 도 53에 나타내는 바와 같이, 다이패드부(4)의 이면뿐 아니라, 현수리드(8)의 이면의 일부에 형성하여도 좋다.
이상, 본 발명자에 의해 행해진 발명을 발명의 실시형태에 의거하여 구체적으로 설명하지만, 본 발명은 상기 발명의 실시형태에서 한정되는 것이 아니라, 그 요지를 벗어나지 않은 범위에서 여러가지 변경 가능한 것은 말할 필요도 없다.
상기 실시형태에서는 하프 에칭법으로 리드 프레임의 패턴(다이패드부(4), 리드(5), 현수리드(8) 등)을 형성하는 경우에 대해서 설명했지만, 금속판을 프레스로 펀칭하여 이들의 패턴을 형성하는 경우에도 적용할 수 있다.
프레스법을 이용하여 리드 프레임(LF4)을 제조기 위해서는, 도 54 및 도 55에 나타내는 바와 같이, 우선 금속판(10)을 프레스로 펀칭하여 리드(5), 현수리드(8), 다이패드부(4)를 형성한다. 다음에, 리드(5)의 중도부(中途部)를 프레스로 하방으로 접어 구부리는 것에 의해 단자(5a)를 형성하고, 현수리드(8)의 일 단부 근방을 프레스로 하방으로 접어 구부리는 것에 의해 돌기(8a)를 형성한다. 이 때, 다이패드부(4)의 일부를 프레스로 하방으로 접어 구부리는 것에 의해, 상기 실시형태 3의 돌기(4a)를 형성할 수도 있다.
단자(5a)를 형성하기 위해서는, 도 56에 나타내는 바와 같이, 금속판(10)을 프레스 금형(60)의 상형(60A)과 하형(60B)의 사이에 끼운다. 그리고 이 상태에서 상형(60A)에 설치된 펀치(61)를 하형(60B)에 설치된 다이(62)에 눌러 끼우면, 각 리드(5)의 중도부가 소성 변형하여 하방으로 구부러져, 단자(5a)가 형성된다. 도시는 생략하지만, 현수리드(8)의 돌기(8a)와, 다이패드부(4)의 돌기(4a)도 같은 방법으로 형성한다.
단자(5a)와 돌기(4a, 8a)는 리드 프레임과 다른 재료로 구성할 수도 있다. 이 경우는, 전술한 하프 에칭법 또는 프레스법으로 패턴(다이패드부(4), 리드(5), 현수리드(8))을 형성한 리드 프레임을 준비하고, 이 리드 프레임의 단자(5a)와 돌기(4a, 8a)를 형성하는 개소에 수지 등을 도포하여 더미의 단자와 돌기를 형성하여 둔다. 다음에, 이 리드 프레임에 반도체 칩(2)을 탑재하고, 리드(5)와 반도체 칩(2)을 Au 와이어(6)로 접촉한 후, 전술한 금형(40)을 사용하여 수지밀봉체(3)를 형성한다. 다음에, 수지밀봉체(3)의 이면에 노출한 더미의 단자와 돌기를 용제로 용해, 제거한 후, 그곳에 인쇄법과 도금법을 이용하여 단자(5a)와 돌기(4a, 8a)를 형성하면 된다.
또, 다이패드부(4) 및 이것을 지지하는 현수리드(8)를 구비한 상기 리드 프레임대신에, 도 57에서 나타내는 바와 같은 리드(5)의 일 단부측에 시트 형상의 절연 필름 등으로 이루어지는 칩 지지체(33)를 첩부하고, 이 칩 지지체(33) 위에 반도체 칩(2)을 탑재하는 방식의 리드 프레임(LF5)을 사용하여도 된다. 또 동 도면에 나타내는 바와 같이, 리드(5)의 협 패치화를 추진하기 위해서, 단자(5a)의 폭을 리드(5)의 폭과 동일하게 하여도 된다.
본원에 있는 개시된 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단하게 설명하면 이하와 같다.
수지밀봉체의 외부에 노출한 리드 프레임을 다이서로 절단한 때, 수지밀봉체의 각각의 주면부를 다이서로 절단한 것에 의해 수지밀봉체의 각각의 절단면에 노출하는 리드의 각각의 일 단부의 전주를 수지로 덮는 것에 의해 리드의 절단면에 금속 버가 발생하는 불량을 방지할 수 있다.

Claims (15)

  1. 반도체 칩과, 상기 반도체 칩의 주위에 배치된 복수의 리드와, 상기 복수의 리드의 각각에 접속된 단자와, 상기 반도체 칩과 상기 복수의 리드를 전기적으로 접속하는 복수의 와이어와, 상기 반도체 칩, 상기 복수의 리드 및 상기 복수의 와이어를 밀봉하는 수지밀봉체를 가지고, 상기 복수의 리드의 각각에 접속된 상기 단자가 상기 수지밀봉체의 이면으로부터 외부로 노출한 반도체 장치로서,
    상기 복수 리드의 각각의 일 단부는, 상기 수지밀봉체의 측면으로부터 외부로 노출하고, 또 그 전주(全周)가 상기 수지밀봉체를 구성하는 수지에 의해 덮여져 있는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 반도체 칩은 복수의 현수리드에 의해 지지된 다이패드부 위에 탑재되어 있으며, 상기 복수의 현수리드의 각각의 일 단부는 상기 수지밀봉체의 코너부의 근방에서 분기되어 상기 수지밀봉체의 측면으로부터 외부로 노출하고, 또 그 전주가 상기 수지밀봉체를 구성하는 수지에 의해 덮여져 있는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 반도체 칩은 복수의 현수리드에 의해 지지된 다이패드부 위에 탑재되어있으며 상기 복수의 현수리드의 각각의 일 단부는 상기 수지밀봉체의 코너부에서 상기 수지밀봉체의 측면으로부터 외부로 노출하고, 또 그 전주가 상기 수지밀봉체를 구성하는 수지에 의해 덮여져 있는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 복수의 현수리드의 각각의 일부는 상기 수지밀봉체의 이면으로부터 외부로 노출하고 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 단자는, 상기 리드의 일부를 상기 수지밀봉체의 이면으로부터 외부로 돌출시킨 것인 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 단자는, 상기 리드와는 다른 도전재료로 이루어지는 것을 특징으로 하는 반도체 장치.
  7. 제 2 항에 있어서,
    상기 다이패드부의 이면의 일부는, 상기 수지밀봉체의 이면으로부터 외부로 노출하고 있는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 복수의 리드의 각각은, 상기 단자가 접속된 개소보다도 외측부분의 두께가 상기 단자가 접촉된 개소보다도 내측부분의 두께에 비하여 큰 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 반도체 칩은 시트형상의 칩 지지체 위에 탑재되고, 상기 칩 지지체는 상기 복수의 리드에 의해 지지되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제 1 항에 있어서,
    상기 단자는, 상기 수지밀봉체의 각 변에 따라 지그재그 형태로 2열씩 배치되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제 3 항에 있어서,
    상기 다이패드부의 면적은, 상기 반도체 칩의 면적보다도 작은 것을 특징으로 하는 반도체 장치.
  12. 다이패드부 위에 탑재된 반도체 칩과, 상기 반도체 칩의 주위에 배치된 복수의 리드와, 상기 복수의 리드의 각각에 접속된 단자와, 상기 반도체 칩과 상기 복수의 리드를 전기적으로 접속하는 복수의 와이어와, 상기 다이패드부, 상기 반도체칩, 상기 복수의 리드 및 상기 복수의 와이어를 밀봉하는 수지밀봉체를 가지고, 상기 복수의 리드의 각각에 접속된 상기 단자가 상기 수지밀봉체의 이면으로부터 외부로 노출한 반도체 장치의 제조방법으로서,
    (a) 상기 다이패드부와 상기 복수의 리드를 포함하는 패턴이 복수 형성된 리드 프레임을 준비하는 공정과,
    (b) 상기 리드 프레임에서 형성된 상기 복수의 다이패드부 위에 상기 반도체 칩을 탑재하고, 상기 반도체 칩과 상기 복수의 리드를 와이어로 접속하는 공정과,
    (c) 상기 (b)공정 후, 상기 리드 프레임을 상금형과 하금형에 사이에 끼우고, 상기 상금형과 하금형과의 사이에 형성된 복수의 캐비티 내에 수지를 공급하여 복수의 수지밀봉체를 성형하는 공정과,
    (d) 상기 (c)공정 후, 상기 리드 프레임을 다이서(dicer)로 절단하는 것에 의해, 상기 복수의 수지밀봉체를 개편화하는 공정을 가지며,
    상기 (d)공정에서 상기 리드 프레임을 다이서로 절단할 때, 상기 복수의 수지밀봉체의 각각의 주변부를 상기 다이서로 절단하는 것에 의해, 상기 복수의 수지밀봉체의 각각의 절단면에 노출하는 상기 복수의 리드의 각각의 일 단부의 전주를 상기 수지밀봉체를 구성하는 수지로 덮는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 다이서는, 2개의 다이싱 블레이드를 구비하고 있으며, 서로 인접하는상기 수지밀봉체의 각각의 절단면을 동시에 절단하는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제 12 항에 있어서,
    상기 다이서는 1개의 다이싱 블레이드를 구비하고 있으며, 상기 다이싱 블레이드의 폭은, 서로 인접하는 상기 수지밀봉체의 한쪽의 절단면과 다른 쪽의 절단면의 폭이 같은 것을 특징으로 하는 반도체 장치의 제조방법.
  15. 제 12 항에 있어서,
    상기 다이패드부를 지지하는 복수의 현수리드 각각의 일 단부를, 상기 수지밀봉체의 코너부의 근방에서 분기시키고, 상기 복수의 수지밀봉체의 각각의 절단면에 노출하는 상기 복수의 현수리드의 각각의 일 단부의 전주를 상기 수지밀봉체를 구성하는 수지로 덮는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020030092442A 2002-12-26 2003-12-17 반도체 장치 및 그 제조방법 KR20040057928A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00378625 2002-12-26
JP2002378625A JP2004214233A (ja) 2002-12-26 2002-12-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20040057928A true KR20040057928A (ko) 2004-07-02

Family

ID=32652730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092442A KR20040057928A (ko) 2002-12-26 2003-12-17 반도체 장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US7019388B2 (ko)
JP (1) JP2004214233A (ko)
KR (1) KR20040057928A (ko)
CN (1) CN100517682C (ko)
TW (1) TWI337403B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540793B2 (ja) * 2001-12-05 2004-07-07 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
TW560026B (en) * 2002-08-27 2003-11-01 Uni Tek System Inc Singulation method of the array-type work piece to be singulated having metal layer singulation street, and the array-type work piece to be singulated applying the method
JP2005079365A (ja) * 2003-09-01 2005-03-24 Oki Electric Ind Co Ltd 基板フレーム及びこれを用いた半導体装置の製造方法
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
JP4111199B2 (ja) * 2005-03-10 2008-07-02 ヤマハ株式会社 半導体パッケージ、及びこれを回路基板に実装する方法
JP2007096196A (ja) * 2005-09-30 2007-04-12 Renesas Technology Corp 半導体装置の製造方法
JP4595835B2 (ja) * 2006-03-07 2010-12-08 株式会社日立製作所 鉛フリーはんだを用いたリード付き電子部品
US7489026B2 (en) * 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
US8294248B2 (en) * 2006-11-30 2012-10-23 Marvell World Trade Ltd. Chip on leads
WO2008099321A1 (en) * 2007-02-14 2008-08-21 Nxp B.V. Dual or multiple row package
US8148825B2 (en) * 2007-06-05 2012-04-03 Stats Chippac Ltd. Integrated circuit package system with leadfinger
CN101777524B (zh) * 2009-01-14 2011-09-07 瑞鼎科技股份有限公司 芯片封装结构以及导线架构
JP2011003764A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp 半導体装置及びその製造方法
CN102097734A (zh) * 2009-12-14 2011-06-15 昆山均瑞电子科技有限公司 扁平式连接器端子的制作方法
US8455993B2 (en) 2010-05-27 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with multiple row leads and method of manufacture thereof
JP5479247B2 (ja) 2010-07-06 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5807800B2 (ja) * 2010-11-18 2015-11-10 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP5899614B2 (ja) * 2010-11-26 2016-04-06 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP2012227445A (ja) * 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
CN103137593A (zh) * 2011-12-02 2013-06-05 无锡华润安盛科技有限公司 用于集成电路封装的引线框及相应的封装器件
JP5919087B2 (ja) * 2012-05-10 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6028454B2 (ja) * 2012-08-24 2016-11-16 大日本印刷株式会社 半導体装置製造用リードフレーム及び半導体装置の製造方法
US9257306B2 (en) 2013-04-18 2016-02-09 Dai Nippon Printing Co., Ltd. Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
JP6205816B2 (ja) * 2013-04-18 2017-10-04 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6483498B2 (ja) 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
JP6607441B2 (ja) * 2014-08-27 2019-11-20 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6107995B2 (ja) * 2016-03-10 2017-04-05 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP6603169B2 (ja) 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2017034274A (ja) * 2016-10-18 2017-02-09 大日本印刷株式会社 多面付リードフレーム、リードフレーム、及び半導体装置
JP6399126B2 (ja) * 2017-03-07 2018-10-03 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP6436202B2 (ja) * 2017-09-05 2018-12-12 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7471770B2 (ja) * 2017-12-28 2024-04-22 新光電気工業株式会社 インダクタ、及びインダクタの製造方法
JP6631669B2 (ja) * 2018-09-05 2020-01-15 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
US11869831B2 (en) * 2020-10-08 2024-01-09 Mediatek Inc. Semiconductor package with improved board level reliability
JP7064721B2 (ja) * 2020-12-07 2022-05-11 大日本印刷株式会社 リードフレームおよび半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68927295T2 (de) * 1988-07-08 1997-05-07 Oki Electric Ind Co Ltd Kunstharzversiegeltes halbleiterbauelement
JPH04133453A (ja) * 1990-09-26 1992-05-07 Nec Corp 半導体装置用リードフレーム
JPH0529487A (ja) * 1991-07-23 1993-02-05 Nec Corp 半導体集積回路装置
JP3178203B2 (ja) * 1993-12-20 2001-06-18 ソニー株式会社 半導体装置用リードフレーム
JPH09246427A (ja) * 1996-03-12 1997-09-19 Dainippon Printing Co Ltd 表面実装型半導体装置の製造方法および表面実装型半導体装置
JP2795267B2 (ja) * 1996-08-05 1998-09-10 日本電気株式会社 半導体装置及び半導体装置の製造方法
TW351008B (en) * 1996-12-24 1999-01-21 Matsushita Electronics Corp Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP3428475B2 (ja) * 1998-12-18 2003-07-22 松下電器産業株式会社 半導体パッケージの製造方法
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP2000286377A (ja) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 半導体装置
JP2001077273A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077271A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077272A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001148447A (ja) * 1999-11-22 2001-05-29 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3878781B2 (ja) 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3732987B2 (ja) * 1999-12-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
JP3547704B2 (ja) * 2000-06-22 2004-07-28 株式会社三井ハイテック リードフレーム及び半導体装置
JP2002093982A (ja) * 2000-09-13 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3436254B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 リードフレームおよびその製造方法
JP2002289756A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002343817A (ja) * 2001-05-11 2002-11-29 Tomoegawa Paper Co Ltd 半導体装置ユニット
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6611047B2 (en) * 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP3540793B2 (ja) * 2001-12-05 2004-07-07 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
US7019388B2 (en) 2006-03-28
US20040124506A1 (en) 2004-07-01
CN100517682C (zh) 2009-07-22
JP2004214233A (ja) 2004-07-29
CN1512574A (zh) 2004-07-14
TW200414480A (en) 2004-08-01
US20060125064A1 (en) 2006-06-15
TWI337403B (en) 2011-02-11

Similar Documents

Publication Publication Date Title
KR20040057928A (ko) 반도체 장치 및 그 제조방법
JP4173346B2 (ja) 半導体装置
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US6710430B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US6674154B2 (en) Lead frame with multiple rows of external terminals
JP4095827B2 (ja) 半導体装置
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
KR20030031843A (ko) 리드프레임 및 그 리드프레임을 사용한 반도체 장치의제조 방법
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
KR20060042872A (ko) 반도체장치의 실장 방법
JP3866127B2 (ja) 半導体装置
US20020149090A1 (en) Lead frame and semiconductor package
KR101070890B1 (ko) 다열리드형 반도체 팩키지 제조 방법
JP3634757B2 (ja) リードフレーム
JP2008113021A (ja) 半導体装置の製造方法
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP4243270B2 (ja) 半導体装置の製造方法
KR100257912B1 (ko) 수지 밀봉형 반도체 장치
JP2011142337A (ja) 半導体装置の製造方法
JP4031005B2 (ja) 半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2004200719A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid