JP3428475B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP3428475B2 JP3428475B2 JP36051398A JP36051398A JP3428475B2 JP 3428475 B2 JP3428475 B2 JP 3428475B2 JP 36051398 A JP36051398 A JP 36051398A JP 36051398 A JP36051398 A JP 36051398A JP 3428475 B2 JP3428475 B2 JP 3428475B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- lead
- lead frame
- semiconductor package
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止された半
導体パッケージに対して、その半導体パッケージのリー
ド部分とリードフレーム部分とを切断する際、リード先
端部に金属バリが発生しない半導体装置用パッケージの
製造方法に関するものである。
導体パッケージに対して、その半導体パッケージのリー
ド部分とリードフレーム部分とを切断する際、リード先
端部に金属バリが発生しない半導体装置用パッケージの
製造方法に関するものである。
【０００２】
【従来の技術】以下、従来の半導体パッケージの製造方
法について図面を参照しながら説明する。
法について図面を参照しながら説明する。
【０００３】まず図６の平面図に示すように、半導体チ
ップ１が搭載され、ワイヤーボンドされたリードフレー
ム２に対して、半導体チップ１の外囲を樹脂封止するに
あたり、封止金型の下金型３に載置する。
ップ１が搭載され、ワイヤーボンドされたリードフレー
ム２に対して、半導体チップ１の外囲を樹脂封止するに
あたり、封止金型の下金型３に載置する。
【０００４】そして図７の断面図に示すように封止金型
の上金型４、下金型３により、半導体チップ１が搭載さ
れたリードフレーム２に対して型締めした状態でトラン
スファーモールドすることにより樹脂封止するものであ
る。
の上金型４、下金型３により、半導体チップ１が搭載さ
れたリードフレーム２に対して型締めした状態でトラン
スファーモールドすることにより樹脂封止するものであ
る。
【０００５】図８は半導体チップ１の外囲を樹脂封止し
た状態を示す断面図である。図８に示すように、リード
フレームのダイパッド部５上に半導体チップ１が搭載さ
れ、半導体チップ１とリードフレームのリード部６とは
金属細線７によりワイヤーボンドされて電気的に接続さ
れている。そして半導体チップ１、金属細線７、ダイパ
ッド部５、リード部６の一部の外囲として、リードフレ
ームの片面領域は、封止樹脂８により封止されているも
のである。
た状態を示す断面図である。図８に示すように、リード
フレームのダイパッド部５上に半導体チップ１が搭載さ
れ、半導体チップ１とリードフレームのリード部６とは
金属細線７によりワイヤーボンドされて電気的に接続さ
れている。そして半導体チップ１、金属細線７、ダイパ
ッド部５、リード部６の一部の外囲として、リードフレ
ームの片面領域は、封止樹脂８により封止されているも
のである。
【０００６】次に図９に示した半導体パッケージのリー
ド部６とリードフレームとを分離するためにリード部６
の先端カットを行うが、従来、半導体パッケージのリー
ドカットをする時には、金型により打ち抜く工法で行わ
れていた。図９には金型によりリード部をカットした状
態を示している。
ド部６とリードフレームとを分離するためにリード部６
の先端カットを行うが、従来、半導体パッケージのリー
ドカットをする時には、金型により打ち抜く工法で行わ
れていた。図９には金型によりリード部をカットした状
態を示している。
【０００７】図９に示すように樹脂封止した半導体パッ
ケージ９に対して、そのリード部１０の所定の位置にポ
ンチと称されるリードカット用の金型１１の切断部分１
２を当接させ、押圧によりリード部１０をリードフレー
ム１３から分離して半導体パッケージを得るものであ
る。なお、リードフレームに接続した半導体パッケージ
９は下型台１４上に載置されているものである。
ケージ９に対して、そのリード部１０の所定の位置にポ
ンチと称されるリードカット用の金型１１の切断部分１
２を当接させ、押圧によりリード部１０をリードフレー
ム１３から分離して半導体パッケージを得るものであ
る。なお、リードフレームに接続した半導体パッケージ
９は下型台１４上に載置されているものである。
【０００８】以上のような工程により従来は半導体パッ
ケージを製造していた。
ケージを製造していた。
【０００９】
【発明が解決しようとする課題】しかしながら従来のよ
うに、リード部のカットを金型により打ち抜く工法で行
った場合、リード部の先端部のカット面に金属バリが形
成されるという課題があった。図１０にその状態を示
す。図１０に示すように、半導体パッケージ９のカット
されたリード部１０の先端部分１５は、その下方部分に
金属バリ１６が形成されている。この金属バリ１６は、
金型によりリード部１０の上面からの押圧により打ち抜
いているため、そのカットエンド部分に突出したバリが
発生してしまうものである。
うに、リード部のカットを金型により打ち抜く工法で行
った場合、リード部の先端部のカット面に金属バリが形
成されるという課題があった。図１０にその状態を示
す。図１０に示すように、半導体パッケージ９のカット
されたリード部１０の先端部分１５は、その下方部分に
金属バリ１６が形成されている。この金属バリ１６は、
金型によりリード部１０の上面からの押圧により打ち抜
いているため、そのカットエンド部分に突出したバリが
発生してしまうものである。
【００１０】そしてこの金属バリ１６は、半導体パッケ
ージの基板実装時に基板表面の配線を傷つけ、最悪の場
合は配線を断線させる恐れがある。また、この金属バリ
１６の面には半田メッキ等のメッキは無く、基板実装時
にリード部の先端にできる半田フィレット１７の形成に
影響し、最悪の場合はフィレットの形成ができなくな
り、半田接合強度の著しい低下を招いて、実装信頼性の
低下という課題となる。
ージの基板実装時に基板表面の配線を傷つけ、最悪の場
合は配線を断線させる恐れがある。また、この金属バリ
１６の面には半田メッキ等のメッキは無く、基板実装時
にリード部の先端にできる半田フィレット１７の形成に
影響し、最悪の場合はフィレットの形成ができなくな
り、半田接合強度の著しい低下を招いて、実装信頼性の
低下という課題となる。
【００１１】また、極めて小型の半導体パッケージの場
合においては、打ち抜いた後にピックアップするときに
振動、風などにより位置ずれした場合、そのままピック
アップされトレー等に収納されるため、トレー等のポケ
ットに入らない、また最悪の場合、ポケットのコーナー
部に押さえつけられてパッケージに傷、また割れ等が発
生する場合がある。
合においては、打ち抜いた後にピックアップするときに
振動、風などにより位置ずれした場合、そのままピック
アップされトレー等に収納されるため、トレー等のポケ
ットに入らない、また最悪の場合、ポケットのコーナー
部に押さえつけられてパッケージに傷、また割れ等が発
生する場合がある。
【００１２】本発明は前記従来の課題を解決するもの
で、リードカットした後でもリード部の先端部に金属バ
リが発生しない基板実装の信頼性を向上させた半導体パ
ッケージの製造方法を提供することを目的とする。
で、リードカットした後でもリード部の先端部に金属バ
リが発生しない基板実装の信頼性を向上させた半導体パ
ッケージの製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】この前記従来の課題を解
決するために本発明の半導体パッケージの製造方法は、
以下のような構成を有している。すなわち、リードを有
するリードフレームに対して半導体チップを搭載する工
程と、封止用のシートを前記リードフレームの裏面に敷
き、前記半導体チップの外囲を封止金型により樹脂封止
する工程と、前記封止用のシートが裏面に貼り付いた前
記リードフレームを前記封止金型から搬出する工程と、
ダイサーにより、前記リードフレームの前記リードとと
もに前記封止用のシートをフルカットすることなくカッ
トするリードカット工程とを有することを特徴とする半
導体パッケージの製造方法である。
決するために本発明の半導体パッケージの製造方法は、
以下のような構成を有している。すなわち、リードを有
するリードフレームに対して半導体チップを搭載する工
程と、封止用のシートを前記リードフレームの裏面に敷
き、前記半導体チップの外囲を封止金型により樹脂封止
する工程と、前記封止用のシートが裏面に貼り付いた前
記リードフレームを前記封止金型から搬出する工程と、
ダイサーにより、前記リードフレームの前記リードとと
もに前記封止用のシートをフルカットすることなくカッ
トするリードカット工程とを有することを特徴とする半
導体パッケージの製造方法である。
【００１４】前記構成により、リード先端部のカット面
に金属バリが出ることを防止でき、実装時に基板表面の
配線を傷つけ、配線を断線させることがなくなる。ま
た、実装時にリード先端に出来る半田フィレットの形成
に対しても効果があり、半田接合強度の著しい低下を防
止できる。
に金属バリが出ることを防止でき、実装時に基板表面の
配線を傷つけ、配線を断線させることがなくなる。ま
た、実装時にリード先端に出来る半田フィレットの形成
に対しても効果があり、半田接合強度の著しい低下を防
止できる。
【００１５】また、カットするときにシートをフルカッ
トしなければ、極めて小型のパッケージにおいても、パ
ッケージはシートで固定されることになり、ピックアッ
プするときに振動、風などにより位置ずれを防止でき、
ピックアップしてトレー等に確実に収納でき、パッケー
ジに傷、また割れ等が発生することはない。またＵＶシ
ートを用いることにより、カットの時には十分な粘着力
を確保しておき、カット後のＵＶ照射することにより粘
着力を低下させ、スムーズにピックアップすることがで
きる。また、封止時に使用するシートをそのままリード
カット工程でも用いているので、コスト的にも問題はな
い。
トしなければ、極めて小型のパッケージにおいても、パ
ッケージはシートで固定されることになり、ピックアッ
プするときに振動、風などにより位置ずれを防止でき、
ピックアップしてトレー等に確実に収納でき、パッケー
ジに傷、また割れ等が発生することはない。またＵＶシ
ートを用いることにより、カットの時には十分な粘着力
を確保しておき、カット後のＵＶ照射することにより粘
着力を低下させ、スムーズにピックアップすることがで
きる。また、封止時に使用するシートをそのままリード
カット工程でも用いているので、コスト的にも問題はな
い。
【００１６】
【発明の実施の形態】以下、本発明の半導体パッケージ
の製造方法の一実施形態について、図面を参照しながら
説明する。
の製造方法の一実施形態について、図面を参照しながら
説明する。
【００１７】まず図１の平面図に示すように、半導体チ
ップ１８が搭載され、ワイヤーボンドされたリードフレ
ーム１９に対して、半導体チップ１８の外囲を樹脂封止
するにあたり、封止金型の下金型２０に載置する。この
時、シート２１を介してリードフレーム１９を下金型２
０上に載置するものである。すなわち、下金型２０の上
に封止用のシート２１を敷き、その上にリードフレーム
１９を乗せ、金型を締めて樹脂封止を行おうとするもの
である。
ップ１８が搭載され、ワイヤーボンドされたリードフレ
ーム１９に対して、半導体チップ１８の外囲を樹脂封止
するにあたり、封止金型の下金型２０に載置する。この
時、シート２１を介してリードフレーム１９を下金型２
０上に載置するものである。すなわち、下金型２０の上
に封止用のシート２１を敷き、その上にリードフレーム
１９を乗せ、金型を締めて樹脂封止を行おうとするもの
である。
【００１８】そして図２の断面図に示すように封止金型
の上金型２２、下金型２０により、半導体チップ１８が
搭載されたリードフレーム１９に対して型締めした状態
でトランスファーモールドすることにより樹脂封止する
ものである。
の上金型２２、下金型２０により、半導体チップ１８が
搭載されたリードフレーム１９に対して型締めした状態
でトランスファーモールドすることにより樹脂封止する
ものである。
【００１９】図３は半導体チップ１８の外囲を樹脂封止
した状態を示す断面図である。図３に示すように、リー
ドフレームのダイパッド部２３上に半導体チップ１８が
搭載され、半導体チップ１８とリードフレームのリード
部２４とは金属細線２５によりワイヤーボンドされて電
気的に接続されている。そして半導体チップ１８、金属
細線２５、ダイパッド部２３、リード部２４の一部の外
囲として、リードフレームの片面領域は、封止樹脂２６
により封止されているものである。またこの状態におい
てもシート２１をリードフレーム裏面に貼り付けてい
る。すなわち樹脂封止後に封止金型からリードフレーム
を取り出した際にもまだシート２１をリードフレーム裏
面に貼り付けている。
した状態を示す断面図である。図３に示すように、リー
ドフレームのダイパッド部２３上に半導体チップ１８が
搭載され、半導体チップ１８とリードフレームのリード
部２４とは金属細線２５によりワイヤーボンドされて電
気的に接続されている。そして半導体チップ１８、金属
細線２５、ダイパッド部２３、リード部２４の一部の外
囲として、リードフレームの片面領域は、封止樹脂２６
により封止されているものである。またこの状態におい
てもシート２１をリードフレーム裏面に貼り付けてい
る。すなわち樹脂封止後に封止金型からリードフレーム
を取り出した際にもまだシート２１をリードフレーム裏
面に貼り付けている。
【００２０】次に図４の斜視図に示すように、樹脂封止
後のリードフレームに対して、形成された半導体パッケ
ージ２７のリード部２８とリードフレーム２９とを分離
するためにリード部２８の先端カットを行うが、本実施
形態では、ダイサー３０により切断するものである。
後のリードフレームに対して、形成された半導体パッケ
ージ２７のリード部２８とリードフレーム２９とを分離
するためにリード部２８の先端カットを行うが、本実施
形態では、ダイサー３０により切断するものである。
【００２１】本実施形態では、樹脂封止で用いた封止用
のシート２１を貼り付けた状態でダイサー３０でカット
するため、リード先端の金属バリの発生はなく、また、
シート２１にリードフレーム裏面が貼り付いているた
め、カット後に位置ズレすることもないため、コレット
によりピックアップし、トレー等に確実に収納でき、パ
ッケージに傷、また割れ等が発生することはない。この
ダイサーによるリードカットでは、シート２１の一部も
リードと同時にカットすることにより、リードを確実に
先端部分を平行にして切断できるものである。ただし、
シート２１をフルカットする場合は、位置ズレ等が発生
する恐れがあり、また後工程で別途、シートを分離した
半導体パッケージの裏面から除去する工程が必要とな
り、余分な工程が付加されるので避ける。また、シート
２１についてはダイサー３０でカット後にピックアップ
しやすいように、ＵＶ照射をすることによりシートの粘
着力を低下させることができるタイプのものを選択す
る。
のシート２１を貼り付けた状態でダイサー３０でカット
するため、リード先端の金属バリの発生はなく、また、
シート２１にリードフレーム裏面が貼り付いているた
め、カット後に位置ズレすることもないため、コレット
によりピックアップし、トレー等に確実に収納でき、パ
ッケージに傷、また割れ等が発生することはない。この
ダイサーによるリードカットでは、シート２１の一部も
リードと同時にカットすることにより、リードを確実に
先端部分を平行にして切断できるものである。ただし、
シート２１をフルカットする場合は、位置ズレ等が発生
する恐れがあり、また後工程で別途、シートを分離した
半導体パッケージの裏面から除去する工程が必要とな
り、余分な工程が付加されるので避ける。また、シート
２１についてはダイサー３０でカット後にピックアップ
しやすいように、ＵＶ照射をすることによりシートの粘
着力を低下させることができるタイプのものを選択す
る。
【００２２】図５は、リードカット後の半導体パッケー
ジの状態を示す断面図である。図５に示すように、半導
体パッケージ３１のリード部３２の先端に金属バリがな
く、リード部３２の先端部分３３に突起状のものがない
ため、基板実装時には、リード先端に効果的に半田フィ
レット３４が形成される。そのため、本実施形態で採用
したリードカットによって形成された半導体パッケージ
では、フィレットが効率的に形成され、基板実装後の半
田付け強度が大きくなり、半田剥がれ等の不良を防止す
ることができる。
ジの状態を示す断面図である。図５に示すように、半導
体パッケージ３１のリード部３２の先端に金属バリがな
く、リード部３２の先端部分３３に突起状のものがない
ため、基板実装時には、リード先端に効果的に半田フィ
レット３４が形成される。そのため、本実施形態で採用
したリードカットによって形成された半導体パッケージ
では、フィレットが効率的に形成され、基板実装後の半
田付け強度が大きくなり、半田剥がれ等の不良を防止す
ることができる。
【００２３】以上、本実施形態の半導体パッケージの製
造方法は、リードフレームに対して半導体チップを搭載
し、そのリードフレームのリードと半導体チップとを電
気的に接続する工程と、半導体チップの外囲を封止金型
により樹脂封止する工程と、樹脂封止後の半導体チップ
を搭載したリードフレームのリードをカットするリード
カット工程とを有する半導体パッケージの製造方法であ
って、樹脂封止工程では、封止用のシートをリードフレ
ームの裏面に敷いて樹脂封止し、そして樹脂封止後はそ
のシートをリードフレームの裏面に貼り付けた状態で封
止金型から搬出し、次いでリードカット工程では、リー
ドフレームの裏面に封止で用いたシートを剥がさずにそ
のまま貼り付けた状態で、リードをダイサーでカット
し、リードフレームから半導体パッケージを切り離す工
程である半導体パッケージの製造方法である。
造方法は、リードフレームに対して半導体チップを搭載
し、そのリードフレームのリードと半導体チップとを電
気的に接続する工程と、半導体チップの外囲を封止金型
により樹脂封止する工程と、樹脂封止後の半導体チップ
を搭載したリードフレームのリードをカットするリード
カット工程とを有する半導体パッケージの製造方法であ
って、樹脂封止工程では、封止用のシートをリードフレ
ームの裏面に敷いて樹脂封止し、そして樹脂封止後はそ
のシートをリードフレームの裏面に貼り付けた状態で封
止金型から搬出し、次いでリードカット工程では、リー
ドフレームの裏面に封止で用いたシートを剥がさずにそ
のまま貼り付けた状態で、リードをダイサーでカット
し、リードフレームから半導体パッケージを切り離す工
程である半導体パッケージの製造方法である。
【００２４】これにより、リード先端部分を押圧力で切
断するものではなく、リード先端部分を確実に平行に切
断するため、リード先端部のカット面に金属バリが発生
することを防止でき、実装時に基板表面の配線を傷つ
け、配線を断線させることがなくなる。またリード先端
の金属バリの発生がないため、基板実装時の半田フィレ
ットの形成に支障がなく、基板実装の信頼性が向上す
る。
断するものではなく、リード先端部分を確実に平行に切
断するため、リード先端部のカット面に金属バリが発生
することを防止でき、実装時に基板表面の配線を傷つ
け、配線を断線させることがなくなる。またリード先端
の金属バリの発生がないため、基板実装時の半田フィレ
ットの形成に支障がなく、基板実装の信頼性が向上す
る。
【００２５】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージの製造方法では、リード先端部のカット面に金
属バリが発生することを防止でき、実装時に基板表面の
配線を傷つけ、配線を断線させることがなくなる。ま
た、基板実装時にリード先端にできる半田フィレットの
形成に対しても効果があり、半田接合強度の著しい低下
を防止でき、基板実装の信頼性を向上することができ
る。
ッケージの製造方法では、リード先端部のカット面に金
属バリが発生することを防止でき、実装時に基板表面の
配線を傷つけ、配線を断線させることがなくなる。ま
た、基板実装時にリード先端にできる半田フィレットの
形成に対しても効果があり、半田接合強度の著しい低下
を防止でき、基板実装の信頼性を向上することができ
る。
【図１】本発明の一実施形態の半導体パッケージの製造
方法を示す平面図
方法を示す平面図
【図２】本発明の一実施形態の半導体パッケージの製造
方法を示す断面図
方法を示す断面図
【図３】本発明の一実施形態の半導体パッケージの樹脂
封止後の状態を示す断面図
封止後の状態を示す断面図
【図４】本発明の一実施形態の半導体パッケージの製造
方法を示す斜視図
方法を示す斜視図
【図５】本発明の一実施形態の半導体パッケージのリー
ドカット後の状態を示す断面図
ドカット後の状態を示す断面図
【図６】従来の半導体パッケージの製造方法を示す平面
図
図
【図７】従来の半導体パッケージの製造方法を示す断面
図
図
【図８】従来の半導体パッケージの樹脂封止後の状態を
示す断面図
示す断面図
【図９】従来の半導体パッケージの製造方法を示す断面
図
図
【図１０】従来の課題を示す半導体パッケージのリード
カット後の状態を示す断面図
カット後の状態を示す断面図
１ 半導体チップ
２ リードフレーム
３ 下金型
４ 上金型
５ ダイパッド部
６ リード部
７ 金属細線
８ 封止樹脂
９ 半導体パッケージ
１０ リード部
１１ 金型
１２ 切断部分
１３ リードフレーム
１４ 下型台
１５ 先端部分
１６ 金属バリ
１７ 半田フィレット
１８ 半導体チップ
１９ リードフレーム
２０ 下金型
２１ シート
２２ 上金型
２３ ダイパッド部
２４ リード部
２５ 金属細線
２６ 封止樹脂
２７ 半導体パッケージ
２８ リード部
２９ リードフレーム
３０ ダイサー
３１ 半導体パッケージ
３２ リード部
３３ 先端部分
３４ 半田フィレット
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 松尾 隆広
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(72)発明者 山田 雄一郎
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(56)参考文献 特開 平９−298256（ＪＰ，Ａ)
特開 平３−240260（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
H01L 21/56
H01L 23/28
Claims (3)
- 【請求項１】 リードを有するリードフレームに対して
半導体チップを搭載する工程と、封止用のシートを前記
リードフレームの裏面に敷き、前記半導体チップの外囲
を封止金型により樹脂封止する工程と、前記封止用のシ
ートが裏面に貼り付いた前記リードフレームを前記封止
金型から搬出する工程と、ダイサーにより、前記リード
フレームの前記リードをカットするとともに、前記封止
用のシートをフルカットすることなくカットするリード
カット工程とを有することを特徴とする半導体パッケー
ジの製造方法。 - 【請求項２】 リードを有するリードフレームに対して
半導体チップを搭載する工程と、封止用のシートを封止
金型の下金型の上に敷き、前記封止用のシートの上に前
記リードフレームを乗せて前記半導体チップの外囲を前
記封止金型により樹脂封止する工程と、前記封止用のシ
ートが裏面に貼り付いた前記リードフレームを前記封止
金型から搬出する工程と、前記リードフレームの前記リ
ードをダイサーでカットするリードカット工程とを有す
ることを特徴とする半導体パッケージの製造方法。 - 【請求項３】 リードカット工程は、ダイサーにより、
リードフレームのリードとともに封止用のシートをフル
カットすることなくカットすることを特徴とする請求項
２に記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36051398A JP3428475B2 (ja) | 1998-12-18 | 1998-12-18 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36051398A JP3428475B2 (ja) | 1998-12-18 | 1998-12-18 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183263A JP2000183263A (ja) | 2000-06-30 |
| JP3428475B2 true JP3428475B2 (ja) | 2003-07-22 |
Family
ID=18469729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36051398A Expired - Fee Related JP3428475B2 (ja) | 1998-12-18 | 1998-12-18 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3428475B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544817B2 (en) * | 2000-06-23 | 2003-04-08 | Carsem Semiconductor Sdn. Bhd. | Method for sawing a moulded leadframe package |
| JP4669166B2 (ja) * | 2000-08-31 | 2011-04-13 | エルピーダメモリ株式会社 | 半導体装置 |
| JP5562819B2 (ja) * | 2000-08-31 | 2014-07-30 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
| JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100688835B1 (ko) | 2004-12-24 | 2007-03-02 | 삼성전기주식회사 | 도금 리드선을 포함하는 기판의 가공 방법 |
-
1998
- 1998-12-18 JP JP36051398A patent/JP3428475B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000183263A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4412439B2 (ja) | メモリモジュール及びその製造方法 | |
| US4835120A (en) | Method of making a multilayer molded plastic IC package | |
| US5299092A (en) | Plastic sealed type semiconductor apparatus | |
| US20020119603A1 (en) | Semiconductor device and method of manufacturing same | |
| US7489021B2 (en) | Lead frame with included passive devices | |
| JP3428475B2 (ja) | 半導体パッケージの製造方法 | |
| JPH0746713B2 (ja) | 半導体搭載用基板 | |
| US4963975A (en) | Semiconductor device | |
| JPH08316270A (ja) | テープキャリアおよびそれを用いた半導体装置 | |
| EP0671763A2 (en) | Ultrasonically welded plastic support ring for handling and testing semiconductor devices | |
| JPH06236956A (ja) | 半導体装置及びその製造方法 | |
| JPH0786459A (ja) | 半導体装置 | |
| JPH0992769A (ja) | 半導体装置 | |
| JP3406147B2 (ja) | 半導体装置 | |
| JP2927066B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3482900B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3287327B2 (ja) | 半導体樹脂封止パッケージの製造方法 | |
| JP4569048B2 (ja) | 面実装型半導体パッケージおよびその製造方法 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| US6376266B1 (en) | Semiconductor package and method for forming same | |
| JP3094271B2 (ja) | リードフレームの製造方法 | |
| US6324756B1 (en) | Method and system for sealing the edge of a PBGA package | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| KR100357876B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JP2863424B2 (ja) | リード接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080516 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090516 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110516 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110516 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |