JP3192238B2 - 半導体装置の組立方法 - Google Patents
半導体装置の組立方法Info
- Publication number
- JP3192238B2 JP3192238B2 JP25458292A JP25458292A JP3192238B2 JP 3192238 B2 JP3192238 B2 JP 3192238B2 JP 25458292 A JP25458292 A JP 25458292A JP 25458292 A JP25458292 A JP 25458292A JP 3192238 B2 JP3192238 B2 JP 3192238B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- lead frame
- island portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子をパッケー
ジングすることにより形成される半導体装置に使用さ
れ、半導体素子を実装するためのリードフレームおよび
このリードフレームを用いた半導体装置の組立方法に関
するものである。
ジングすることにより形成される半導体装置に使用さ
れ、半導体素子を実装するためのリードフレームおよび
このリードフレームを用いた半導体装置の組立方法に関
するものである。
【０００２】
【従来の技術】従来、半導体装置は半導体素子をリード
フレームに実装するとともに、リードとチップの電極と
の間に必要なボンディングを行った後、樹脂等によりパ
ッケージングすることにより形成されている。その場
合、リードフレームの形状構造により、半導体素子の実
装方法は限定される。
フレームに実装するとともに、リードとチップの電極と
の間に必要なボンディングを行った後、樹脂等によりパ
ッケージングすることにより形成されている。その場
合、リードフレームの形状構造により、半導体素子の実
装方法は限定される。
【０００３】例えば、使用されるリードフレームが、図
７に示すようなＱＦＰ（Quad FlatPackage）タイプのリ
ードフレームであるとする。このリードフレームは平面
形状を有し、例えば半導体素子を搭載するためのダイパ
ッド１と、その周囲に配設された半導体素子との結線を
行うためのインナーリード２と、該インナーリード２に
連続し、外部回路との結線を行うためのアウターリード
３とを備えている。
７に示すようなＱＦＰ（Quad FlatPackage）タイプのリ
ードフレームであるとする。このリードフレームは平面
形状を有し、例えば半導体素子を搭載するためのダイパ
ッド１と、その周囲に配設された半導体素子との結線を
行うためのインナーリード２と、該インナーリード２に
連続し、外部回路との結線を行うためのアウターリード
３とを備えている。
【０００４】このリードフレームを用いて半導体素子を
実装する場合、インナーリード２と半導体素子の電極と
を電気的に接続する方法はワイヤーボンディング法に限
定される。すなわち、半導体素子をダイパッド１に搭載
した後、その半導体素子のアルミパッド（電極）とイン
ナーリード２とをワイヤーによりボンディングする方法
である。
実装する場合、インナーリード２と半導体素子の電極と
を電気的に接続する方法はワイヤーボンディング法に限
定される。すなわち、半導体素子をダイパッド１に搭載
した後、その半導体素子のアルミパッド（電極）とイン
ナーリード２とをワイヤーによりボンディングする方法
である。
【０００５】また、使用されるリードフレームが、図８
に示すようなタイプのリードフレームであるとする。こ
のリードフレームは、ポリイミド樹脂等の絶縁材からな
る絶縁フィルム４と、この絶縁フィルム４に張り付けら
れた銅等の金属箔をエッチング等により加工形成して得
られたインナーリード２およびアウターリード３からな
る配線パターンとを備えている。また、絶縁フィルム４
には、中央位置およびアウターリード３の切断位置に、
それぞれ貫通孔からなる窓部５,６が形成されており、
窓部５にインナーリード２の先端が突出してフィンガ−
リ−ド２ａが形成されている。
に示すようなタイプのリードフレームであるとする。こ
のリードフレームは、ポリイミド樹脂等の絶縁材からな
る絶縁フィルム４と、この絶縁フィルム４に張り付けら
れた銅等の金属箔をエッチング等により加工形成して得
られたインナーリード２およびアウターリード３からな
る配線パターンとを備えている。また、絶縁フィルム４
には、中央位置およびアウターリード３の切断位置に、
それぞれ貫通孔からなる窓部５,６が形成されており、
窓部５にインナーリード２の先端が突出してフィンガ−
リ−ド２ａが形成されている。
【０００６】このリードフレームを用いて半導体素子を
実装する場合、インナーリード２と半導体素子の電極と
を電気的に接続する方法は、ＴＡＢ（Tape Automated B
onding）方式と呼ばれるギャングボンディング法が採ら
れている。すなわち、半導体素子をインナーリード２の
フィンガ−リ−ド２ａに載置した後、ギャングボンディ
ングツールにより、半導体素子の電極とインナーリード
２とを一度にギャングボンディングする方法である。
実装する場合、インナーリード２と半導体素子の電極と
を電気的に接続する方法は、ＴＡＢ（Tape Automated B
onding）方式と呼ばれるギャングボンディング法が採ら
れている。すなわち、半導体素子をインナーリード２の
フィンガ−リ−ド２ａに載置した後、ギャングボンディ
ングツールにより、半導体素子の電極とインナーリード
２とを一度にギャングボンディングする方法である。
【０００７】このように従来のリードフレームは、ワイ
ヤボンディング法のためのリードフレームであるか、ま
たはギャングボンディング法のためのリードフレームで
あるかのいずれかであり、このため従来のリードフレー
ムでは一方のボンディング法にしか対応することができ
なかった。このため、従来は、各ボンディング法に対応
して多種のリードフレームを作成しなければならなく、
生産性が悪く、コストが高いという問題がある。
ヤボンディング法のためのリードフレームであるか、ま
たはギャングボンディング法のためのリードフレームで
あるかのいずれかであり、このため従来のリードフレー
ムでは一方のボンディング法にしか対応することができ
なかった。このため、従来は、各ボンディング法に対応
して多種のリードフレームを作成しなければならなく、
生産性が悪く、コストが高いという問題がある。
【０００８】また、例えば図８に示すリードフレームの
場合、図９に示すように半導体装置の組立工程時におい
て、リードフレームの搬送時にリードのよれ２ｂが生
じ、このため半導体素子とインナーリードとのボンディ
ング精度が低下するという問題もある。
場合、図９に示すように半導体装置の組立工程時におい
て、リードフレームの搬送時にリードのよれ２ｂが生
じ、このため半導体素子とインナーリードとのボンディ
ング精度が低下するという問題もある。
【０００９】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、各ボンディング法に共通
してリードフレームを作成することができるようにする
ことにより、リードフレームの生産性を向上しかつコス
トを低減することができるとともに、リードフレームの
搬送時に生じるリードのよれを防止することのできるリ
ードフレームおよびそれを用いた半導体装置の組立方法
を提供することである。
たものであって、その目的は、各ボンディング法に共通
してリードフレームを作成することができるようにする
ことにより、リードフレームの生産性を向上しかつコス
トを低減することができるとともに、リードフレームの
搬送時に生じるリードのよれを防止することのできるリ
ードフレームおよびそれを用いた半導体装置の組立方法
を提供することである。
【００１０】
【課題を解決するための手段】前述の課題を解決するた
めに、本発明の半導体装置の組立方法は、金属箔から所
定配線パターンに形成された複数のリードと、該リード
を電気的に絶縁して支持するリード支持部材とからな
り、前記リードは、実装する半導体素子の電極と電気的
にボンディングされるインナーリードと、このインナー
リードに連続して形成され外部回路と電気的に接続され
るアウターリードとからなり、前記リード支持部材は、
中央に配設されたアイランド部と、このアイランド部を
囲むようにし、かつ所定形状の貫通孔からなる窓部を介
して配設された本体とからなり、前記リードが前記窓部
を跨いで前記アイランド部と前記本体との間に架設され
ており、更に複数のインナーリードのそれぞれの先端が
前記アイランド部に接合されてなるリードフレームを用
いて半導体装置を組み立てる方法であって、前記アイラ
ンド部を所定の位置で切断した後、前記アイランド部に
接合されているインナーリードの先端上に前記半導体素
子を搭載するか、または前記インナーリードを前記アイ
ランド部と接合していない所定位置で切断した後、前記
インナーリードの切断後の先端上に前記半導体素子を搭
載し、前記半導体素子の電極とインナーリード先端とを
電気的に接続することを特徴としている。
めに、本発明の半導体装置の組立方法は、金属箔から所
定配線パターンに形成された複数のリードと、該リード
を電気的に絶縁して支持するリード支持部材とからな
り、前記リードは、実装する半導体素子の電極と電気的
にボンディングされるインナーリードと、このインナー
リードに連続して形成され外部回路と電気的に接続され
るアウターリードとからなり、前記リード支持部材は、
中央に配設されたアイランド部と、このアイランド部を
囲むようにし、かつ所定形状の貫通孔からなる窓部を介
して配設された本体とからなり、前記リードが前記窓部
を跨いで前記アイランド部と前記本体との間に架設され
ており、更に複数のインナーリードのそれぞれの先端が
前記アイランド部に接合されてなるリードフレームを用
いて半導体装置を組み立てる方法であって、前記アイラ
ンド部を所定の位置で切断した後、前記アイランド部に
接合されているインナーリードの先端上に前記半導体素
子を搭載するか、または前記インナーリードを前記アイ
ランド部と接合していない所定位置で切断した後、前記
インナーリードの切断後の先端上に前記半導体素子を搭
載し、前記半導体素子の電極とインナーリード先端とを
電気的に接続することを特徴としている。
【００１１】
【００１２】
【作用】このような構成をした本発明の半導体装置の製
造方法においては、この製造方法に用いられるリードフ
レームをそのままの状態で使用して、アイランド部に半
導体素子をダイボンディングした後半導体素子の電極と
インナーリード先端とを電気的に接続するだけで、例え
ばワイヤーボンディング法に対応することができ、また
ボンディングの前工程でアイランド部を所定の位置で切
断した後またはインナーリードをアイランド部と接合し
ていない所定位置で切断した後に、インナーリードの先
端に半導体素子を載置し、その後半導体素子の電極とイ
ンナーリード先端とを電気的に接続するだけで、例えば
ギャングボンディング法に対応することができる。
造方法においては、この製造方法に用いられるリードフ
レームをそのままの状態で使用して、アイランド部に半
導体素子をダイボンディングした後半導体素子の電極と
インナーリード先端とを電気的に接続するだけで、例え
ばワイヤーボンディング法に対応することができ、また
ボンディングの前工程でアイランド部を所定の位置で切
断した後またはインナーリードをアイランド部と接合し
ていない所定位置で切断した後に、インナーリードの先
端に半導体素子を載置し、その後半導体素子の電極とイ
ンナーリード先端とを電気的に接続するだけで、例えば
ギャングボンディング法に対応することができる。
【００１３】こうして、一つのリードフレームにより、
二つのボンディング法に対応することができるようにな
る。したがって、リードフレームをそれぞれのボンディ
ング法毎に形成する必要はなく、これによりリードフレ
ームの種類を削減できるので、リードフレームの生産性
が向上し、その結果製造コストが低減する。
二つのボンディング法に対応することができるようにな
る。したがって、リードフレームをそれぞれのボンディ
ング法毎に形成する必要はなく、これによりリードフレ
ームの種類を削減できるので、リードフレームの生産性
が向上し、その結果製造コストが低減する。
【００１４】また、本発明の半導体装置の組立方法にお
いては、少なくともボンディング前の半導体素子を実装
する直前までの工程では、インナーリードの先端がアイ
ランド部に接合された状態に保持されるので、半導体装
置のプロセスにおけるリードフレームの搬送時等にイン
ナーリードの先端のよれが防止されるようになる。
いては、少なくともボンディング前の半導体素子を実装
する直前までの工程では、インナーリードの先端がアイ
ランド部に接合された状態に保持されるので、半導体装
置のプロセスにおけるリードフレームの搬送時等にイン
ナーリードの先端のよれが防止されるようになる。
【００１５】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は、本発明のリードフレームの一実施例を示す
平面図である。前述の従来のリードフレームと同じ構成
要素には同じ符号を付すことにより、その詳細な説明は
省略する。
る。図１は、本発明のリードフレームの一実施例を示す
平面図である。前述の従来のリードフレームと同じ構成
要素には同じ符号を付すことにより、その詳細な説明は
省略する。
【００１６】図１に示すように、本実施例のリードフレ
ームは、ポリイミド樹脂からなる絶縁フィルム４の表面
に、銅箔等の金属箔からなる多数のリードＬを有する配
線パターンＡが形成されて構成されている。すなわち、
これらのリードＬは、絶縁フィルム４に電気的に絶縁さ
れて支持されており、絶縁フィルム４はリード支持部材
となっている。絶縁フィルム４は、貫通孔からなる矩形
環状の窓部５が形成されており、この環状の窓部５によ
り中央にアイランド部４ａが形成されているとともに、
このアイランド部４ａの周囲に本体４ｂが形成されてい
る。
ームは、ポリイミド樹脂からなる絶縁フィルム４の表面
に、銅箔等の金属箔からなる多数のリードＬを有する配
線パターンＡが形成されて構成されている。すなわち、
これらのリードＬは、絶縁フィルム４に電気的に絶縁さ
れて支持されており、絶縁フィルム４はリード支持部材
となっている。絶縁フィルム４は、貫通孔からなる矩形
環状の窓部５が形成されており、この環状の窓部５によ
り中央にアイランド部４ａが形成されているとともに、
このアイランド部４ａの周囲に本体４ｂが形成されてい
る。
【００１７】また、配線パターンＡの各リードＬはそれ
ぞれ従来と同様のインナーリード２とアウターリード３
とから構成されており、それぞれアイランド部４ａと本
体４ｂとの間に窓部５を跨いで架設されている。その場
合、各インナーリード２の先端がアイランド部４ａに接
合されているとともに、アウターリード３の一部が本体
４ｂに接合されている。
ぞれ従来と同様のインナーリード２とアウターリード３
とから構成されており、それぞれアイランド部４ａと本
体４ｂとの間に窓部５を跨いで架設されている。その場
合、各インナーリード２の先端がアイランド部４ａに接
合されているとともに、アウターリード３の一部が本体
４ｂに接合されている。
【００１８】このリードフレームを形成する方法は、例
えば銅張りポリイミド樹脂基板に、ポリイミド樹脂及び
銅にそれぞれ所定のパターニングを行った後、エッチン
グにより形成する方法、あるいはポリイミド樹脂基板を
打ち抜きにより窓部５を形成した後、そのポリイミド樹
脂基板の表面に銅箔を張り、この銅箔に所定のパターニ
ングを行った後、エッチングにより配線パターンＡを形
成する方法がある。
えば銅張りポリイミド樹脂基板に、ポリイミド樹脂及び
銅にそれぞれ所定のパターニングを行った後、エッチン
グにより形成する方法、あるいはポリイミド樹脂基板を
打ち抜きにより窓部５を形成した後、そのポリイミド樹
脂基板の表面に銅箔を張り、この銅箔に所定のパターニ
ングを行った後、エッチングにより配線パターンＡを形
成する方法がある。
【００１９】このように構成されたリードフレームを用
いて半導体素子を実装する場合について説明する。図２
は、ワイヤーボンディング法により半導体素子を実装し
た場合を示す平面図である。ワイヤーボンディング法に
より半導体素子を実装する場合には、まず図２に示すよ
うに半導体素子７をアイランド部４ａにダイボンディン
グし、その後半導体素子７のパッド（電極）７ａとイン
ナーリード２の先端とをワイヤー８でボンディングす
る。こうして、ワイヤーボンディング法を用いて、半導
体素子７がリードフレームに実装される。
いて半導体素子を実装する場合について説明する。図２
は、ワイヤーボンディング法により半導体素子を実装し
た場合を示す平面図である。ワイヤーボンディング法に
より半導体素子を実装する場合には、まず図２に示すよ
うに半導体素子７をアイランド部４ａにダイボンディン
グし、その後半導体素子７のパッド（電極）７ａとイン
ナーリード２の先端とをワイヤー８でボンディングす
る。こうして、ワイヤーボンディング法を用いて、半導
体素子７がリードフレームに実装される。
【００２０】図３は、ギャングボンディング法により半
導体素子を実装した場合を示す平面図である。ギャング
ボンディング法により半導体素子を実装する場合には、
まず図３に示すようにアイランド部４ａの中央で、イン
ナーリード２の先端にかからない箇所を切断して矩形状
の開口９を形成する。したがって、このようにアイラン
ド部４ａを切断した状態では、インナーリードの先端は
アイランド部４ａに接合した状態が保持されている。
導体素子を実装した場合を示す平面図である。ギャング
ボンディング法により半導体素子を実装する場合には、
まず図３に示すようにアイランド部４ａの中央で、イン
ナーリード２の先端にかからない箇所を切断して矩形状
の開口９を形成する。したがって、このようにアイラン
ド部４ａを切断した状態では、インナーリードの先端は
アイランド部４ａに接合した状態が保持されている。
【００２１】そして、図４に示すように半導体素子７を
アイランド部４ａのインナーリード先端上に載置してギ
ャングボンディングする。こうして、ギャングボンディ
ング法を用いて、半導体素子７がリードフレームに実装
される。
アイランド部４ａのインナーリード先端上に載置してギ
ャングボンディングする。こうして、ギャングボンディ
ング法を用いて、半導体素子７がリードフレームに実装
される。
【００２２】図５はギャングボンディング法により半導
体素子を実装した場合の他の例を示す平面図である。こ
の半導体素子の実装例では、図５に示すようにインナー
リード２のアイランド部４ａに接合されていない部分、
すなわち窓部５に位置する部分を切断している。したが
って、このようにインナーリード２を切断した状態で
は、アイランド部４ａが消滅し、インナーリード２の切
断後の先端は自由端となっている。
体素子を実装した場合の他の例を示す平面図である。こ
の半導体素子の実装例では、図５に示すようにインナー
リード２のアイランド部４ａに接合されていない部分、
すなわち窓部５に位置する部分を切断している。したが
って、このようにインナーリード２を切断した状態で
は、アイランド部４ａが消滅し、インナーリード２の切
断後の先端は自由端となっている。
【００２３】そして、図６に示すように半導体素子７を
インナーリード２の切断後の先端上に載置してギャング
ボンディングする。こうして、ギャングボンディング法
を用いて、半導体素子７がリードフレームに実装され
る。
インナーリード２の切断後の先端上に載置してギャング
ボンディングする。こうして、ギャングボンディング法
を用いて、半導体素子７がリードフレームに実装され
る。
【００２４】このように、本実施例のリードフレームに
おいては、リードフレームをそのままの状態で使用し、
アイランド部４ａに半導体素子７をダイボンディングす
るだけで、ワイヤーボンディング法に対応することがで
き、またボンディングの前工程でアイランド部４ａまた
はインナーリード２を所定の位置で切断した後、インナ
ーリード２の先端に半導体素子７を載置しかつギャング
ボンディングすることにより、ギャングボンディング法
に対応することができる。
おいては、リードフレームをそのままの状態で使用し、
アイランド部４ａに半導体素子７をダイボンディングす
るだけで、ワイヤーボンディング法に対応することがで
き、またボンディングの前工程でアイランド部４ａまた
はインナーリード２を所定の位置で切断した後、インナ
ーリード２の先端に半導体素子７を載置しかつギャング
ボンディングすることにより、ギャングボンディング法
に対応することができる。
【００２５】こうして、ワイヤボンディング法またはギ
ャングボンディング法のうち、採用するボンディング法
に応じた態様でリードフレームを使用することになり、
一つのリードフレームにより、二つのボンディング法に
共通して対応することができるようになる。したがっ
て、リードフレームをそれぞれのボンディング法毎に形
成する必要はなく、これによりリードフレームの種類を
削減できるので、リードフレームの生産性が向上し、そ
の結果製造コストが低減する。
ャングボンディング法のうち、採用するボンディング法
に応じた態様でリードフレームを使用することになり、
一つのリードフレームにより、二つのボンディング法に
共通して対応することができるようになる。したがっ
て、リードフレームをそれぞれのボンディング法毎に形
成する必要はなく、これによりリードフレームの種類を
削減できるので、リードフレームの生産性が向上し、そ
の結果製造コストが低減する。
【００２６】また、少なくともボンディング前の半導体
素子を実装する直前までの工程では、インナーリード２
の先端がアイランド部４ａに接合された状態に保持され
るので、半導体装置のプロセスにおけるリードフレーム
の搬送時等にインナーリード２の先端のよれが防止され
るようになる。
素子を実装する直前までの工程では、インナーリード２
の先端がアイランド部４ａに接合された状態に保持され
るので、半導体装置のプロセスにおけるリードフレーム
の搬送時等にインナーリード２の先端のよれが防止され
るようになる。
【００２７】なお、前述の実施例では、いずれもリード
フレームに矩形環状の開口９を一つ形成してアイランド
４ａと本体４ｂとを分離するものとしているが、本発明
は、例えば矩形状のアイランド４ａの角と本体４ｂとを
連結するようにすることもできる。その場合には、開口
９は複数に分割して形成される。
フレームに矩形環状の開口９を一つ形成してアイランド
４ａと本体４ｂとを分離するものとしているが、本発明
は、例えば矩形状のアイランド４ａの角と本体４ｂとを
連結するようにすることもできる。その場合には、開口
９は複数に分割して形成される。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、一つのリードフレー
ムにより、二つのボンディング法に対応することができ
るようになる。したがって、リードフレームをそれぞれ
のボンディング法毎に形成する必要はなく、これにより
リードフレームの種類を削減できるので、リードフレー
ムの生産性が向上し、その結果製造コストが低減する。
の半導体装置の製造方法によれば、一つのリードフレー
ムにより、二つのボンディング法に対応することができ
るようになる。したがって、リードフレームをそれぞれ
のボンディング法毎に形成する必要はなく、これにより
リードフレームの種類を削減できるので、リードフレー
ムの生産性が向上し、その結果製造コストが低減する。
【００２９】また、本発明の半導体装置組立方法によれ
ば、少なくともボンディング前の半導体素子を実装する
直前までの工程では、インナーリードの先端がアイラン
ド部に接合された状態に保持されるので、半導体装置の
プロセスにおけるリードフレームの搬送時等にインナー
リードの先端のよれを防止できるようになる。
ば、少なくともボンディング前の半導体素子を実装する
直前までの工程では、インナーリードの先端がアイラン
ド部に接合された状態に保持されるので、半導体装置の
プロセスにおけるリードフレームの搬送時等にインナー
リードの先端のよれを防止できるようになる。
【図１】 本発明のリードフレームの一実施例を示し、
（ａ）はその平面図、（ｂ）は（ａ）におけるIB-IB線
に沿う断面図である。
（ａ）はその平面図、（ｂ）は（ａ）におけるIB-IB線
に沿う断面図である。
【図２】 図１に示すリードフレームを用いて、ワイヤ
ボンディング法による半導体装置の組立方法を説明し、
（ａ）はその平面図、（ｂ）は（ａ）におけるIIB-IIB
線に沿う断面図である。
ボンディング法による半導体装置の組立方法を説明し、
（ａ）はその平面図、（ｂ）は（ａ）におけるIIB-IIB
線に沿う断面図である。
【図３】 図１に示すリードフレームを用いて、ギャン
グボンディング法による半導体装置の組立方法を説明
し、（ａ）は半導体素子を搭載する前の平面図、（ｂ）
は（ａ）におけるIIIB-IIIB線に沿う断面図である。
グボンディング法による半導体装置の組立方法を説明
し、（ａ）は半導体素子を搭載する前の平面図、（ｂ）
は（ａ）におけるIIIB-IIIB線に沿う断面図である。
【図４】 図３に示すリードフレームに半導体素子を搭
載した状態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるIVB-IVB線に沿う断面図である。
載した状態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるIVB-IVB線に沿う断面図である。
【図５】 図１に示すリードフレームを用いて、他のギ
ャングボンディング法による半導体装置の組立方法を説
明し、（ａ）は半導体素子を搭載する前の平面図、
（ｂ）は（ａ）におけるVB-VB線に沿う断面図である。
ャングボンディング法による半導体装置の組立方法を説
明し、（ａ）は半導体素子を搭載する前の平面図、
（ｂ）は（ａ）におけるVB-VB線に沿う断面図である。
【図６】 図５に示すリードフレームに半導体素子を搭
載した状態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるVIB-VIB線に沿う断面図である。
載した状態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるVIB-VIB線に沿う断面図である。
【図７】 従来のワイヤボンディング法による半導体素
子の実装に用いられるリードフレームを示す平面図であ
る。
子の実装に用いられるリードフレームを示す平面図であ
る。
【図８】 従来のギャングボンディング法による半導体
素子の実装に用いられるリードフレームを示す平面図で
ある。
素子の実装に用いられるリードフレームを示す平面図で
ある。
【図９】 図８に示す従来のリードフレームのよれを示
す平面図である。
す平面図である。
１…ダイパッド、２…インナーリード、３…アウターリ
ード、４…絶縁フィルム、４ａ…アイランド部、４ｂ…
本体、５,６…窓部、６…半導体素子、８…ワイヤー、
９…開口
ード、４…絶縁フィルム、４ａ…アイランド部、４ｂ…
本体、５,６…窓部、６…半導体素子、８…ワイヤー、
９…開口
Claims (1)
- 【請求項１】 金属箔から所定配線パターンに形成され
た複数のリードと、該リードを電気的に絶縁して支持す
るリード支持部材とからなり、 前記リードは、実装する半導体素子の電極と電気的にボ
ンディングされるインナーリードと、このインナーリー
ドに連続して形成され外部回路と電気的に接続されるア
ウターリードとからなり、 前記リード支持部材は、中央に配設されたアイランド部
と、このアイランド部を囲むようにし、かつ所定形状の
貫通孔からなる窓部を介して配設された本体とからな
り、 前記リードが前記窓部を跨いで前記アイランド部と前記
本体との間に架設されており、 更に複数のインナーリードのそれぞれの先端が前記アイ
ランド部に接合されてなる リードフレームを用いて半導
体装置を組み立てる方法であって、 前記アイランド部を所定の位置で切断した後、前記アイ
ランド部に接合されているインナーリードの先端上に前
記半導体素子を搭載するか、または前記インナーリード
を前記アイランド部と接合していない所定位置で切断し
た後、前記インナーリードの切断後の先端上に前記半導
体素子を搭載し、 前記半導体素子の電極とインナーリード先端とを電気的
に接続することを特徴とする半導体装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25458292A JP3192238B2 (ja) | 1992-09-24 | 1992-09-24 | 半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25458292A JP3192238B2 (ja) | 1992-09-24 | 1992-09-24 | 半導体装置の組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112247A JPH06112247A (ja) | 1994-04-22 |
| JP3192238B2 true JP3192238B2 (ja) | 2001-07-23 |
Family
ID=17267043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25458292A Expired - Lifetime JP3192238B2 (ja) | 1992-09-24 | 1992-09-24 | 半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192238B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4863753A (en) * | 1988-06-30 | 1989-09-05 | The Procter & Gamble Company | Reduced calorie peanut butter |
-
1992
- 1992-09-24 JP JP25458292A patent/JP3192238B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112247A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994411A (en) | Process of producing semiconductor device | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JPH0758138A (ja) | ワイヤボンディング構造およびそのボンディング方法 | |
| JPH02247089A (ja) | リードフレーム | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPH03165549A (ja) | 半導体集積回路装置 | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH1140563A (ja) | 半導体装置およびその電気特性変更方法 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH0451056B2 (ja) | ||
| KR200169976Y1 (ko) | 반도체 패키지 | |
| JPS61241954A (ja) | 半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JP2564595B2 (ja) | 半導体装置の製造方法 | |
| JPH01206660A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH10223822A (ja) | 半導体装置 | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPH05335366A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |