JPH0758138A - ワイヤボンディング構造およびそのボンディング方法 - Google Patents

ワイヤボンディング構造およびそのボンディング方法

Info

Publication number
JPH0758138A
JPH0758138A JP5222313A JP22231393A JPH0758138A JP H0758138 A JPH0758138 A JP H0758138A JP 5222313 A JP5222313 A JP 5222313A JP 22231393 A JP22231393 A JP 22231393A JP H0758138 A JPH0758138 A JP H0758138A
Authority
JP
Japan
Prior art keywords
wire
bonding
semiconductor chip
pad
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5222313A
Other languages
English (en)
Inventor
Takahiro Matsuda
孝博 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5222313A priority Critical patent/JPH0758138A/ja
Publication of JPH0758138A publication Critical patent/JPH0758138A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ボンディングワイヤを使用しつつ特性インピ
ーダンスを制御できるようにする。 【構成】 半導体チップ１に信号線用パッド９と電源線
用パッド２１を隣接させて設ける、信号線ワイヤ２３，
電源線ワイヤ２４を、信号線ワイヤ２３の特性インピー
ダンスが所望値となる間隔をおいて並べて接着剤２５で
相互に固定した。両ワイヤの間隔を変えることで特性イ
ンピーダンスが制御される。したがって、リンギング等
の波形歪みが生じるのを抑えることができる。ＴＡＢ技
術に比較すると型が不要となるので安価であり、しかも
製造時間削減を図れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、インピーダンス制御を
可能とするワイヤボンディング構造に関するものであ
る。
【０００２】
【従来の技術】システム動作の高周波数化が図られた半
導体装置においては、信号伝送線路でインピーダンスの
整合を図ることがシステムを正常に動作させる上で重要
である。従来、半導体装置の半導体チップと基板とを電
気的に接続する信号伝送線路としては、ボンディングワ
イヤを用いたものが多い。従来のワイヤボンディング構
造を図４および図５によって説明する。
【０００３】図４は従来のワイヤボンディング構造の縦
断面図、図５は図４におけるV−V線断面図である。これ
らの図において、１は半導体チップ、２は半導体チップ
パッケージ誘電体で、前記半導体チップ１はこの半導体
チップパッケージ誘電体２上の半導体チップパッケージ
グランドプレーン３にダイボンド４を介して接合されて
いる。
【０００４】５は半導体チップ１と隣接するように設け
られた半導体チップパッケージ誘電体で、この半導体チ
ップパッケージ誘電体５上に半導体チップパッケージ信
号線用パッド６が形成されている。この半導体チップパ
ッケージ信号用パッド６が不図示の外部装置等に接続さ
れている。
【０００５】８はボンディングワイヤで、このボンディ
ングワイヤ８は、半導体チップ１上の半導体チップ信号
線用パッド９と、前記半導体チップパッケージ信号線用
パッド６との間に架け渡され、両パッドを電気的に接続
している。
【０００６】このボンディングワイヤ８を使用した従来
のワイヤボンディング構造では、半導体チップ１上に設
けられた信号線パッド９と、半導体チップパッケージ２
あるいは半導体チップ実装基板上に設けられた信号線パ
ッド６とを信号線用ボンディングワイヤ８で接続してい
た。なお、図４および図５に示したワイヤボンディング
構造はインピーダンス制御に重点をおいた構造にはなっ
ていなかった。
【０００７】また、インピーダンス制御を目的としたボ
ンディング構造としては、図６および図７に示すものが
ある。図６は信号伝送線路がＴＡＢによって構成された
従来のボンディング構造を示す縦断面図、図７は図６に
おけるVII−VII線断面図である。これらの図において前
記図４および図５で説明したものと同一もしくは同等部
材については、同一符号を付し詳細な説明は省略する。
【０００８】図６および図７において、１０はＴＡＢ
（テープ オートメイテッド ボンディング）誘電体
で、このＴＡＢ誘電体１０は電源線用ワイヤ１１および
信号線用ワイヤ１２を保持すると共に、下面にＴＡＢグ
ランドプレーン１３が設けられている。すなわち、半導
体チップ１上に設けられた信号線用パッド９と、半導体
チップパッケージ２あるいは半導体チップ実装基板上に
設けられた信号線用パッド６とを前記電源線用ワイヤ１
１や前記信号線用ワイヤ１２によって接続していた。
【０００９】このＴＡＢを用いたボンディング構造にお
いてインピーダンス整合を図るには、電源線用ワイヤ１
１と信号線用ワイヤ１２との間隔やＴＡＢ誘電体１０の
厚み寸法等を調整することによって行っていた。
【００１０】
【発明が解決しようとする課題】上述した図４および図
５に示したワイヤボンディング構造では、特性インピー
ダンスの基準となるグランドプレーン３とボンディング
ワイヤ８との間隔が一定ではなく、また、その距離もボ
ンディングワイヤ８の線径に較べて大きいため、ボンデ
ィングワイヤ８の特性インピーダンスを所望の値に制御
することは不可能であった。特性インピーダンスの整合
をとることができないと、動作速度の速い信号を扱うと
きにはリンギングなどの伝送波形歪みを招くことにな
る。
【００１１】また、図６および図７に示したＴＡＢによ
るボンディング構造では、信号線用ワイヤ１２の特性イ
ンピーダンスを制御するには半導体チップ１や半導体チ
ップ実装部品の品種毎にＴＡＢを製造しなければならな
い。すなわち、ワイヤボンディング法を採用するより特
性インピーダンスを制御し易いものの、ＴＡＢ部分の製
造コストが高くなると共に製造時間が長く必要となると
いう問題があった。
【００１２】本発明はこのような問題点を解消するため
になされたもので、ボンディングワイヤを使用しつつ特
性インピーダンスを制御できるようにすることを目的と
する。
【００１３】
【課題を解決するための手段】本発明に係るワイヤボン
ディング構造は、半導体チップに信号用パッドと電源用
パッドを隣接させて設け、これらのパッドに接続される
ボンディングワイヤどうしを、信号用パッドに接続され
るボンディングワイヤの特性インピーダンスが予め定め
た値となる間隔をおいて並べて接着剤によって相互に固
定したものである。
【００１４】
【作用】信号用パッドに接続されたボンディングワイヤ
と電源用パッドに接続されたボンディングワイヤとの間
隔を変えることによって信号用パッド側ボンディングワ
イヤの特性インピーダンスが制御される。
【００１５】
【実施例】以下、本発明の一実施例を図１ないし図３に
よって詳細に説明する。図１は本発明に係るワイヤボン
ディング構造を示す平面図、図２は本発明に係るワイヤ
ボンディング構造の縦断面図、図３は図２におけるIII
−III線断面図である。これらの図において前記図４な
いし図７で説明したものと同一もしくは同等部材につい
ては、同一符号を付し詳細な説明は省略する。
【００１６】これらの図に示したワイヤボンディング構
造は、半導体チップパッケージあるいは半導体チップ実
装基板の誘電体２の上にグランドプレーン３が形成さ
れ、このグランドプレーン３上に半導体チップ１や基板
としての半導体チップパッケージ誘電体５が設けられて
いる。また、半導体チップ１上の信号線用パッド９に隣
接する部位には例えばグランド電位となる電源線用パッ
ド２１が形成されている。これと共に、半導体チップパ
ッケージ誘電体５の信号線用パッド６に隣接する部位に
は電源線用パッド２２が形成されている。
【００１７】そして、前記信号線用パッド９，６はボン
ディングワイヤ２３（以下、このボンディングワイヤを
信号線ワイヤ２３という）によって互いに接続され、前
記電源線用パッド２１，２２はボンディングワイヤ２４
（以下、このボンディングワイヤを電源線ワイヤ２４と
いう）によって互いに接続されている。これらの信号線
ワイヤ２３と電源線ワイヤ２４は共通のキャピラリによ
ってボンディングされ、接着剤２５によって互いに接着
固定されている。なお、接着剤２５は絶縁性の高いもの
を使用するということはいうまでもない。このボンディ
ングは以下のようにして行う。
【００１８】すなわち、先ず、半導体チップ１側の信号
線用パッド９と電源線用パッド２１とに、ボンディング
ワイヤが２本供給される構造のキャピラリ（図示せず）
を押し付けて同時に第１ボンディングを行う。次いで、
キャピラリを半導体チップパッケージ誘電体５側へ移動
させ、信号線用パッド６，２２に対して信号線ワイヤ２
３、電源ワイヤ２４を接合させて第２ボンディングを行
い、その後、両ワイヤの端部を切断する。このように２
本のボンディングワイヤを共通のキャピラリでボンディ
ングすることで、両ボンディングワイヤの長さを略等し
くすることができる。そして、信号線ワイヤ２３、電源
ワイヤ２４を接着剤２５によって相互に固定する。な
お、接着剤２５で信号線ワイヤ２３と電源ワイヤ２４と
を接着する時期としては、第２ボンディング終了後でも
よいし、第２ボンディングを行う以前でもよい。
【００１９】そして、信号線ワイヤ２３と電源ワイヤ２
４とをパッド間に架け渡すときには、両ワイヤ２３，２
４の間隔を、信号線ワイヤ２３の特性インピーダンスが
予め定めた値となる間隔に保ったまま行う。信号線ワイ
ヤ２３の特性インピーダンスは、電源線ワイヤ２４との
距離に比例することが分かっている。このため、所望の
特性インピーダンスを得るためには、図３中に符号Ｄで
示す信号線ワイヤ２３と電源線ワイヤ２４との距離を調
整すればよい。
【００２０】したがって、信号線ワイヤ２３と電源線ワ
イヤ２４との間隔を変えることによって信号線ワイヤ２
３の特性インピーダンスを制御できるから、システム動
作の高周波数化が図られた半導体装置をワイヤボンディ
ング技術を用いて製造することができる。
【００２１】
【発明の効果】以上説明したように本発明に係るワイヤ
ボンディング構造は、半導体チップに信号用パッドと電
源用パッドを隣接させて設け、これらのパッドに接続さ
れるボンディングワイヤどうしを、信号用パッドに接続
されるボンディングワイヤの特性インピーダンスが予め
定めた値となる間隔をおいて並べて接着剤によって相互
に固定したため、信号用パッドに接続されたボンディン
グワイヤと電源用パッドに接続されたボンディングワイ
ヤとの間隔を変えることによって信号用パッド側ボンデ
ィングワイヤの特性インピーダンスが制御される。
【００２２】したがって、従来のワイヤボンディング構
造ではリンギング等の波形歪みが生じるようなシステム
動作の高周波数化が図られた半導体装置あっても、本発
明ワイヤボンディング構造を採用することによりワイヤ
ボンディング技術を利用して製造することができるよう
になる。また、同様の効果が得られるＴＡＢ技術に較べ
ると既存の製造設備を利用でき、かつ品種毎に型を製造
する必要もないため、製造コストや製造時間を削減しつ
つ特性改善を図れる。
【図面の簡単な説明】
【図１】本発明に係るワイヤボンディング構造を示す平
面図である。
【図２】本発明に係るワイヤボンディング構造の縦断面
図である。
【図３】図２におけるIII−III線断面図である。
【図４】従来のワイヤボンディング構造の縦断面図であ
る。
【図５】図４におけるV−V線断面図である。
【図６】信号伝送線路がＴＡＢによって構成された従来
のボンディング構造を示す縦断面図である。
【図７】図６におけるVII−VII線断面図である。
【符号の説明】
１ 半導体チップ ２ 半導体チップパッケージ誘電体 ５ 半導体チップパッケージ誘電体 ６ 信号線用パッド ９ 信号線用パッド ２１ 電源線用パッド ２２ 電源線用パッド ２３ 信号線ワイヤ ２４ 電源線ワイヤ ２５ 接着剤
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 ワイヤボンディング構造およびそのボ
ンディング方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】本発明は、インピーダンス制御を
可能とするワイヤボンディング構造およびそのボンディ
ング方法に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【課題を解決するための手段】本発明に係るワイヤボン
ディング構造は、半導体チップに信号用パッドと電源用
パッドを隣接させて設け、これらのパッドに接続される
ボンディングワイヤどうしを、信号用パッドに接続され
るボンディングワイヤの特性インピーダンスが予め定め
た値となる間隔をおいて並べて接着剤によって相互に固
定したものである。また、上記ワイヤボンディング構造
において、信号用パッドに接続される信号線ワイヤと電
源用パッドに接続される電源線ワイヤとを共通のキャピ
ラリで同時にボンディングするものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】
【発明の効果】以上説明したように本発明に係るワイヤ
ボンディング構造は、半導体チップに信号用パッドと電
源用パッドを隣接させて設け、これらのパッドに接続さ
れるボンディングワイヤどうしを、信号用パッドに接続
されるボンディングワイヤの特性インピーダンスが予め
定めた値となる間隔をおいて並べて接着剤によって相互
に固定したため、信号用パッドに接続されたボンディン
グワイヤと電源用パッドに接続されたボンディングワイ
ヤとの間隔を変えることによって信号用パッド側ボンデ
ィングワイヤの特性インピーダンスが制御される。ま
た、２本のボンディングワイヤを共通のキャピラリでボ
ンディングすることで、両ボンディングワイヤの長さを
略等しくすることができる。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップに信号用パッドと電源用パ
    ッドを隣接させて設け、これらのパッドに接続されるボ
    ンディングワイヤどうしを、信号用パッドに接続される
    ボンディングワイヤの特性インピーダンスが予め定めた
    値となる間隔をおいて並べて接着剤によって相互に固定
    したことを特徴とするワイヤボンディング構造。
JP5222313A 1993-08-16 1993-08-16 ワイヤボンディング構造およびそのボンディング方法 Pending JPH0758138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5222313A JPH0758138A (ja) 1993-08-16 1993-08-16 ワイヤボンディング構造およびそのボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5222313A JPH0758138A (ja) 1993-08-16 1993-08-16 ワイヤボンディング構造およびそのボンディング方法

Publications (1)

Publication Number Publication Date
JPH0758138A true JPH0758138A (ja) 1995-03-03

Family

ID=16780407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5222313A Pending JPH0758138A (ja) 1993-08-16 1993-08-16 ワイヤボンディング構造およびそのボンディング方法

Country Status (1)

Country Link
JP (1) JPH0758138A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935854B1 (ko) * 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US11335661B2 (en) 2018-03-22 2022-05-17 Nippon Telegraph And Telephone Corporation Wire bonding structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604084A (ja) * 1983-06-23 1985-01-10 Fuji Xerox Co Ltd 転写型感熱記録装置
JPS6484622A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604084A (ja) * 1983-06-23 1985-01-10 Fuji Xerox Co Ltd 転写型感熱記録装置
JPS6484622A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit package

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994195B2 (en) 2009-03-13 2015-03-31 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US7923851B2 (en) 2009-03-13 2011-04-12 Tessera Research Llc Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8253259B2 (en) 2009-03-13 2012-08-28 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8269357B2 (en) 2009-03-13 2012-09-18 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8575766B2 (en) 2009-03-13 2013-11-05 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US9030031B2 (en) 2009-03-13 2015-05-12 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) * 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8802502B2 (en) 2010-09-16 2014-08-12 Tessera, Inc. TSOP with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US11335661B2 (en) 2018-03-22 2022-05-17 Nippon Telegraph And Telephone Corporation Wire bonding structure

Similar Documents

Publication Publication Date Title
JP2601867B2 (ja) 半導体集積回路実装基板、その製造方法および半導体集積回路装置
JPH09321212A (ja) 半導体装置およびその製造方法
US7572678B2 (en) Methods of making and using a floating lead finger on a lead frame
JP3290533B2 (ja) 電力増幅器
JPH0758138A (ja) ワイヤボンディング構造およびそのボンディング方法
JPH04266056A (ja) ダイナミックインピーダンス低減用素子を備えたモールドケース集積回路
JP4616968B2 (ja) インターポーザを使用した高周波用半導体装置
JPS622628A (ja) 半導体装置
JP2000183099A (ja) ボンディング用リボン
US4527330A (en) Method for coupling an electronic device into an electrical circuit
JP3192238B2 (ja) 半導体装置の組立方法
JPH03165549A (ja) 半導体集積回路装置
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム
JPH0474461A (ja) リードフレーム
JP2891234B2 (ja) 半導体装置
JPH071845Y2 (ja) 集積回路パツケ−ジ
JPH01132150A (ja) 半導体チップのキャリア基板
JP2718299B2 (ja) 大規模集積回路
JP2541336B2 (ja) 集積回路装置の接続方法
JPS63258054A (ja) 半導体集積回路装置
JPH07114217B2 (ja) テープキャリア方式の半導体装置
JP2846987B2 (ja) 高周波用半導体装置
JPH071844Y2 (ja) 集積回路パツケ−ジ
JPH01143230A (ja) 半導体装置
JPH0758243A (ja) 半導体パッケージ