JPH09213868A - マイクロ波半導体集積回路用リ−ドフレ−ム - Google Patents
マイクロ波半導体集積回路用リ−ドフレ−ムInfo
- Publication number
- JPH09213868A JPH09213868A JP1440196A JP1440196A JPH09213868A JP H09213868 A JPH09213868 A JP H09213868A JP 1440196 A JP1440196 A JP 1440196A JP 1440196 A JP1440196 A JP 1440196A JP H09213868 A JPH09213868 A JP H09213868A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- terminal
- signal
- lead frame
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 フルモ−ルドパッケ−ジにおいて、信号端子
間のアイソレ−ションを向上させ、高周波でもフルモ−
ルドパッケ−ジを使用し得るマイクロ波半導体集積回路
用リ−ドフレ−ムを提供すること。 【解決手段】 信号端子1，4，6，8，9，12，13，15，1
7，20のうち8，9及び12，13は、パッケ−ジ内で１本に
なっており、マイクロ波帯での入力インピ−ダンスが得
られるように構成されている。また、信号端子8，9及び
12，13は、接地端子である7，10及び11，14で囲み、そ
して、そのうちの接地端子10と11は最外端子となってい
る。一方、半導体チップ22は、マウントアイランド21に
マウント材で接着されており、ボンディングワイヤ23で
リ−ドと接続されており、これらをモ−ルド材で封入し
てなるリ−ドフレ−ム。このように、同一の信号端子を
パッケ−ジ内でマウントアイランドと一体の接地用リ−
ドで挟み、その接地端子を最外端子に構成することで、
信号端子間のアイソレ−ションを向上させることができ
る。
間のアイソレ−ションを向上させ、高周波でもフルモ−
ルドパッケ−ジを使用し得るマイクロ波半導体集積回路
用リ−ドフレ−ムを提供すること。 【解決手段】 信号端子1，4，6，8，9，12，13，15，1
7，20のうち8，9及び12，13は、パッケ−ジ内で１本に
なっており、マイクロ波帯での入力インピ−ダンスが得
られるように構成されている。また、信号端子8，9及び
12，13は、接地端子である7，10及び11，14で囲み、そ
して、そのうちの接地端子10と11は最外端子となってい
る。一方、半導体チップ22は、マウントアイランド21に
マウント材で接着されており、ボンディングワイヤ23で
リ−ドと接続されており、これらをモ−ルド材で封入し
てなるリ−ドフレ−ム。このように、同一の信号端子を
パッケ−ジ内でマウントアイランドと一体の接地用リ−
ドで挟み、その接地端子を最外端子に構成することで、
信号端子間のアイソレ−ションを向上させることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置用リ−
ドフレ−ムに係り、特に信号端子と接地端子とを有する
マイクロ波半導体集積回路用リ−ドフレ−ムに関する。
ドフレ−ムに係り、特に信号端子と接地端子とを有する
マイクロ波半導体集積回路用リ−ドフレ−ムに関する。
【０００２】
【従来の技術】従来の半導体装置用リ−ドフレ−ムにつ
いては、例えば特開昭64−84626号公報や特開昭63−202
948号公報に記載のリ−ドフレ−ムが知られている。以
下、これらの従来の半導体装置用リ−ドフレ−ムについ
て図面を参照して説明するが、本明細書において、特開
昭64−84626号公報に記載の半導体装置用リ−ドフレ−
ムを“従来例１”と称し、特開昭63−202948号公報に記
載のそれを“従来例２”と称する。
いては、例えば特開昭64−84626号公報や特開昭63−202
948号公報に記載のリ−ドフレ−ムが知られている。以
下、これらの従来の半導体装置用リ−ドフレ−ムについ
て図面を参照して説明するが、本明細書において、特開
昭64−84626号公報に記載の半導体装置用リ−ドフレ−
ムを“従来例１”と称し、特開昭63−202948号公報に記
載のそれを“従来例２”と称する。
【０００３】（従来例１）図３は、従来例１の半導体装
置用リ−ドフレ−ムを説明する図であって、そのうち
(Ａ)は、インナ−リ−ド部の拡大図であり、(Ｂ)は、
(Ａ)のＡ−Ａ線断面図である。図中、31はポリイミドフ
イルム、32はインナ−リ−ド(リ−ド端子)、33はスル−
ホ−ル、34は共通のパタ−ン、35は半導体チップ、36は
ボンディングパット、37はバンプ、38はフイルムキャリ
ア側のパタ−ンである。
置用リ−ドフレ−ムを説明する図であって、そのうち
(Ａ)は、インナ−リ−ド部の拡大図であり、(Ｂ)は、
(Ａ)のＡ−Ａ線断面図である。図中、31はポリイミドフ
イルム、32はインナ−リ−ド(リ−ド端子)、33はスル−
ホ−ル、34は共通のパタ−ン、35は半導体チップ、36は
ボンディングパット、37はバンプ、38はフイルムキャリ
ア側のパタ−ンである。
【０００４】従来例１における信号端子(インナ−リ−
ド32)は、接地ラインで挟み、所定のインピ−ダンスに
なる様に設計されており、更に、信号ラインを接地用ラ
インで挟んでいることで、信号ライン間のアイソレ−シ
ョンの向上を図っている。また、半導体チップ35のマウ
ントは、ボンディングワイヤの影響を避けるため、ボン
ディングワイヤレス直接ソルダ−にて、信号ラインとボ
ンディングパット36とを接続している。
ド32)は、接地ラインで挟み、所定のインピ−ダンスに
なる様に設計されており、更に、信号ラインを接地用ラ
インで挟んでいることで、信号ライン間のアイソレ−シ
ョンの向上を図っている。また、半導体チップ35のマウ
ントは、ボンディングワイヤの影響を避けるため、ボン
ディングワイヤレス直接ソルダ−にて、信号ラインとボ
ンディングパット36とを接続している。
【０００５】（従来例２）図４は、従来例２の半導体装
置用リ−ドフレ−ムを示す図であって、図４中の41〜50
はリ−ド端子、51は突出部、52は半導体チップ、53はボ
ンディングワイヤである。
置用リ−ドフレ−ムを示す図であって、図４中の41〜50
はリ−ド端子、51は突出部、52は半導体チップ、53はボ
ンディングワイヤである。
【０００６】従来例２において、半導体チップ52は、マ
ウントアイランドにマウント材にてマウントしており、
突出部51は、半導体チップ52の端面近くのマウントアイ
ランドに形成され、ボンディングワイヤ53にて接続され
ている。また、接地用リ−ド端子は、マウントアイラン
ドと一体化しているので、組立構造によるア−ス電位上
昇や寄生インダクタンスによる電気特性の低下を低減し
ている。
ウントアイランドにマウント材にてマウントしており、
突出部51は、半導体チップ52の端面近くのマウントアイ
ランドに形成され、ボンディングワイヤ53にて接続され
ている。また、接地用リ−ド端子は、マウントアイラン
ドと一体化しているので、組立構造によるア−ス電位上
昇や寄生インダクタンスによる電気特性の低下を低減し
ている。
【０００７】
【発明が解決しようとする課題】ところで、前記従来例
１の半導体装置用リ−ドフレ−ムでは、ボンディングワ
イヤレスのため、組立工程時の歩留まりが低下するとい
う問題点を有している。その理由は、ボンディングワイ
ヤレスのものであり、図３(Ａ)，(Ｂ)に示したように、
ボンディングパッド36とリ−ド(インナ−リ−ド32)とを
バンプ37により直接的に接続する構成からなるため、マ
ウント工程時の位置精度が必要とされるからである。
１の半導体装置用リ−ドフレ−ムでは、ボンディングワ
イヤレスのため、組立工程時の歩留まりが低下するとい
う問題点を有している。その理由は、ボンディングワイ
ヤレスのものであり、図３(Ａ)，(Ｂ)に示したように、
ボンディングパッド36とリ−ド(インナ−リ−ド32)とを
バンプ37により直接的に接続する構成からなるため、マ
ウント工程時の位置精度が必要とされるからである。
【０００８】一方、前記従来例２の半導体装置用リ−ド
フレ−ムでは、モ−ルドにおいてはリ−ドでのロスが大
きく、10ＧＨｚを超える周波数ではモ−ルドは実現でき
ないという欠点を有している。その理由は、信号用のリ
−ドは、図４に示したように、各１本づつであるため、
封止材による寄生容量等による影響を受けるからであ
る。
フレ−ムでは、モ−ルドにおいてはリ−ドでのロスが大
きく、10ＧＨｚを超える周波数ではモ−ルドは実現でき
ないという欠点を有している。その理由は、信号用のリ
−ドは、図４に示したように、各１本づつであるため、
封止材による寄生容量等による影響を受けるからであ
る。
【０００９】本発明は、上記問題点及び欠点に鑑み成さ
れたものであって、その目的とするところは、フルモ−
ルドパッケ−ジにおいて、信号端子間のアイソレ−ショ
ンを向上させ、高周波でもフルモ−ルドパッケ−ジを使
用し得る半導体装置用リ−ドフレ−ム、特に信号端子と
接地端子とを有するマイクロ波半導体集積回路用リ−ド
フレ−ムを提供することにある。
れたものであって、その目的とするところは、フルモ−
ルドパッケ−ジにおいて、信号端子間のアイソレ−ショ
ンを向上させ、高周波でもフルモ−ルドパッケ−ジを使
用し得る半導体装置用リ−ドフレ−ム、特に信号端子と
接地端子とを有するマイクロ波半導体集積回路用リ−ド
フレ−ムを提供することにある。
【００１０】
【課題を解決するための手段】本発明に係るリ−ドフレ
−ムは、信号端子と接地端子とを有するマイクロ波半導
体集積回路用リ−ドフレ−ムであって、その信号端子を
マウントアイランドと一体の接地端子で挟み、端子の最
外端子にその接地端子を構成することを特徴とし、これ
により前記目的とするマイクロ波半導体集積回路用リ−
ドフレ−ムを提供するものである。
−ムは、信号端子と接地端子とを有するマイクロ波半導
体集積回路用リ−ドフレ−ムであって、その信号端子を
マウントアイランドと一体の接地端子で挟み、端子の最
外端子にその接地端子を構成することを特徴とし、これ
により前記目的とするマイクロ波半導体集積回路用リ−
ドフレ−ムを提供するものである。
【００１１】即ち、本発明に係るリ−ドフレ−ムは、
「対向する辺に信号端子を持ち、マウントアイランドと
一体化された接地端子を最外周の信号端子よりも外側に
配置し、信号端子の周りに接地端子を設け、リ−ド間の
アイソレ−ションを向上させることを特徴とするマイク
ロ波半導体集積回路用リ−ドフレ−ム。」(請求項１)を
要旨とする。
「対向する辺に信号端子を持ち、マウントアイランドと
一体化された接地端子を最外周の信号端子よりも外側に
配置し、信号端子の周りに接地端子を設け、リ−ド間の
アイソレ−ションを向上させることを特徴とするマイク
ロ波半導体集積回路用リ−ドフレ−ム。」(請求項１)を
要旨とする。
【００１２】
【発明の実施の形態】本発明に係るリ−ドフレ−ムは、
具体的には、フルモ−ルドパッケ−ジにおいて、信号端
子間のアイソレ−ションを20ｄＢ以上取るため、マウン
トアイランドと一体の接地用端子で挟み、端子の最外端
子にその接地端子を構成し、高周波でもフルモ−ルドパ
ッケ−ジを使用することができるようにしたものであ
る。即ち、例えば10ＧＨｚを超える信号を扱う製品のモ
−ルドパッケ−ジとして、信号端子間のアイソレ−ショ
ンを取るため、信号端子を接地端子で囲み、端子の最外
端子にその接地端子を構成する構造からなるものであ
る。
具体的には、フルモ−ルドパッケ−ジにおいて、信号端
子間のアイソレ−ションを20ｄＢ以上取るため、マウン
トアイランドと一体の接地用端子で挟み、端子の最外端
子にその接地端子を構成し、高周波でもフルモ−ルドパ
ッケ−ジを使用することができるようにしたものであ
る。即ち、例えば10ＧＨｚを超える信号を扱う製品のモ
−ルドパッケ−ジとして、信号端子間のアイソレ−ショ
ンを取るため、信号端子を接地端子で囲み、端子の最外
端子にその接地端子を構成する構造からなるものであ
る。
【００１３】
【作用】本発明に係るリ−ドフレ−ムは、同一の信号端
子をパッケ−ジ内でマウントアイランドと一体の接地用
リ−ドで挟み、その接地端子を最外端子に構成すること
で、信号端子間のアイソレ−ションを向上させることが
できる作用が生じる。
子をパッケ−ジ内でマウントアイランドと一体の接地用
リ−ドで挟み、その接地端子を最外端子に構成すること
で、信号端子間のアイソレ−ションを向上させることが
できる作用が生じる。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明するが、本発明は、以下の実施例により限
定されるものではなく、前記した本発明の要旨を逸脱し
ない範囲内で種々の変形、変更が可能なものである。
て詳細に説明するが、本発明は、以下の実施例により限
定されるものではなく、前記した本発明の要旨を逸脱し
ない範囲内で種々の変形、変更が可能なものである。
【００１５】（実施例）図１は、本発明の一実施例であ
るリ−ドフレ−ムを示す図である。図１中の1〜20はリ
−ド端子、21はマウントアイランド、22は半導体チッ
プ、23はボンディングワイヤである。
るリ−ドフレ−ムを示す図である。図１中の1〜20はリ
−ド端子、21はマウントアイランド、22は半導体チッ
プ、23はボンディングワイヤである。
【００１６】本実施例において、1，4，6，8，9，12，1
3，15，17，20は信号端子であって、そのうち8，9及び1
2，13は、パッケ−ジ内で１本になっており、マイクロ
波帯での入力インピ−ダンスが得られるように構成され
ている。
3，15，17，20は信号端子であって、そのうち8，9及び1
2，13は、パッケ−ジ内で１本になっており、マイクロ
波帯での入力インピ−ダンスが得られるように構成され
ている。
【００１７】上記信号端子8，9及び12，13は、接地端子
である7，10及び11，14で囲み、そして、そのうちの接
地端子10と11は最外端子となっている。一方、半導体チ
ップ22は、マウントアイランド21にマウント材で接着さ
れており、ボンディングワイヤ23でリ−ドと接続されて
おり、これらをモ−ルド材で封入し、気密を図ってい
る。
である7，10及び11，14で囲み、そして、そのうちの接
地端子10と11は最外端子となっている。一方、半導体チ
ップ22は、マウントアイランド21にマウント材で接着さ
れており、ボンディングワイヤ23でリ−ドと接続されて
おり、これらをモ−ルド材で封入し、気密を図ってい
る。
【００１８】本実施例に係るリ−ドフレ−ムの用途とし
ては、例えば２入力２出力のＤＢＳ用ＭＭＩＣに好適で
ある。この場合、信号端子8，9のピンを第１のＲＦ信号
の入力端子、信号端子6のピンを第１のロ−カル信号入
力端子、信号端子１のピンを第１のＩＦ信号出力端子と
し、一方、信号端子12，13を第２のＲＦ信号入力端子、
信号端子15のピンを第２のロ−カル信号入力端子、信号
端子20のピンを第２のＩＦ信号出力端子とすることがで
きる。
ては、例えば２入力２出力のＤＢＳ用ＭＭＩＣに好適で
ある。この場合、信号端子8，9のピンを第１のＲＦ信号
の入力端子、信号端子6のピンを第１のロ−カル信号入
力端子、信号端子１のピンを第１のＩＦ信号出力端子と
し、一方、信号端子12，13を第２のＲＦ信号入力端子、
信号端子15のピンを第２のロ−カル信号入力端子、信号
端子20のピンを第２のＩＦ信号出力端子とすることがで
きる。
【００１９】ところで、ＲＦ周波数は10〜13ＧＨｚであ
り、第１と第２のＲＦ信号入力端子間は、20ｄＢ以上の
アイソレ−ションを必要とするので、本実施例に係るリ
−ドフレ−ムのように信号端子の両側を接地端子で囲
み、その接地端子は最外端子に構成する必要がある。ま
た、ＩＦ周波数は0.9〜2.2ＧＨｚであるので、従来の技
術で20ｄＢ以上のアイソレ−ションが得られる。
り、第１と第２のＲＦ信号入力端子間は、20ｄＢ以上の
アイソレ−ションを必要とするので、本実施例に係るリ
−ドフレ−ムのように信号端子の両側を接地端子で囲
み、その接地端子は最外端子に構成する必要がある。ま
た、ＩＦ周波数は0.9〜2.2ＧＨｚであるので、従来の技
術で20ｄＢ以上のアイソレ−ションが得られる。
【００２０】次に、本実施例に係るリ−ドフレ−ムの特
性について、図２に基づいて説明する。なお、図２は対
向する端子間のアイソレ−ションを示す図であって、そ
のうち(Ａ)は、信号端子１と信号端子20との間のアイソ
レ−ションを示し、(Ｂ)は、信号端子8，9と信号端子1
2，13との間のアイソレ−ションを示す。
性について、図２に基づいて説明する。なお、図２は対
向する端子間のアイソレ−ションを示す図であって、そ
のうち(Ａ)は、信号端子１と信号端子20との間のアイソ
レ−ションを示し、(Ｂ)は、信号端子8，9と信号端子1
2，13との間のアイソレ−ションを示す。
【００２１】図２(Ａ)から、20ｄＢ以上のアイソレ−シ
ョンを得るには、５ＧＨｚが上限であり、それ以上の周
波数では十分な特性が得られていないことが理解でき
る。一方、図２(Ｂ)において、13ＧＨｚ程度まで20ｄＢ
以上のアイソレ−ションが得られている。
ョンを得るには、５ＧＨｚが上限であり、それ以上の周
波数では十分な特性が得られていないことが理解でき
る。一方、図２(Ｂ)において、13ＧＨｚ程度まで20ｄＢ
以上のアイソレ−ションが得られている。
【００２２】本実施例に係るリ−ドフレ−ムの用途とし
て２入力２出力ＤＢＳ用ＭＭＩＣに適用した例では、前
記したように、第１のＲＦ信号端子を8，9のピン、第２
のＲＦ信号端子を12，13のピンにしており、図２(Ｂ)の
結果から、リ−ドフレ−ムによるアイソレ−ションへの
影響はない。また、第１のＩＦ信号端子を1のピン、第
２のＩＦ信号端子を20のピンにすることは、図２(Ａ)よ
り、リ−ドフレ−ムによるアイソレ−ションの影響はな
く、フルモ−ルドパッケ− ジでの実現が可能であるこ
とが理解できる。
て２入力２出力ＤＢＳ用ＭＭＩＣに適用した例では、前
記したように、第１のＲＦ信号端子を8，9のピン、第２
のＲＦ信号端子を12，13のピンにしており、図２(Ｂ)の
結果から、リ−ドフレ−ムによるアイソレ−ションへの
影響はない。また、第１のＩＦ信号端子を1のピン、第
２のＩＦ信号端子を20のピンにすることは、図２(Ａ)よ
り、リ−ドフレ−ムによるアイソレ−ションの影響はな
く、フルモ−ルドパッケ− ジでの実現が可能であるこ
とが理解できる。
【００２３】なお、従来技術では、端子間のアイソレ−
ションは、図２(Ａ)のような特性で、ＤＢＳ用ＭＭＩＣ
等の10ＧＨｚを超える信号を扱うフルモ−ルドパッケ−
ジのリ−ドフレ−ムには、本実施例に係るリ−ドフレ−
ムの構成を少なくとも１ケ所用いなければ実現しないこ
とが理解できる。
ションは、図２(Ａ)のような特性で、ＤＢＳ用ＭＭＩＣ
等の10ＧＨｚを超える信号を扱うフルモ−ルドパッケ−
ジのリ−ドフレ−ムには、本実施例に係るリ−ドフレ−
ムの構成を少なくとも１ケ所用いなければ実現しないこ
とが理解できる。
【００２４】
【発明の効果】本発明は、以上詳記したとおり、リ−ド
フレ−ムの信号端子をマウントアイランドと一体の接地
端子で挟み、端子の最外端子にその接地端子を構成する
ことを特徴とし、これにより、10ＧＨｚを超えてもアイ
ソレ−ションを十分取れるという効果が生じる。
フレ−ムの信号端子をマウントアイランドと一体の接地
端子で挟み、端子の最外端子にその接地端子を構成する
ことを特徴とし、これにより、10ＧＨｚを超えてもアイ
ソレ−ションを十分取れるという効果が生じる。
【００２５】その結果、本発明によれば、10ＧＨｚを超
える信号をフルモ−ルドパッケ−ジで扱えるようになる
という顕著な効果が生じる。その理由は、10ＧＨｚを超
える信号が入力される端子は、接地端子で囲み、端子の
最外端子にその接地端子を構成しているからである。
える信号をフルモ−ルドパッケ−ジで扱えるようになる
という顕著な効果が生じる。その理由は、10ＧＨｚを超
える信号が入力される端子は、接地端子で囲み、端子の
最外端子にその接地端子を構成しているからである。
【図１】本発明の一実施例であるリ−ドフレ−ムを示す
図。
図。
【図２】対向する端子間のアイソレ−ションを示す本発
明の実施例の特性図であって、そのうち(Ａ)は、信号端
子1と信号端子20との間のアイソレ−ションを示し、
(Ｂ)は、信号端子8，9と端子12，13との間のアイソレ−
ションを示す図。
明の実施例の特性図であって、そのうち(Ａ)は、信号端
子1と信号端子20との間のアイソレ−ションを示し、
(Ｂ)は、信号端子8，9と端子12，13との間のアイソレ−
ションを示す図。
【図３】従来例１の半導体装置用リ−ドフレ−ムを説明
する図であって、そのうち(Ａ)は、インナ−リ−ド部の
拡大図であり、(Ｂ)は、(Ａ)のＡ−Ａ線断面図。
する図であって、そのうち(Ａ)は、インナ−リ−ド部の
拡大図であり、(Ｂ)は、(Ａ)のＡ−Ａ線断面図。
【図４】従来例２の半導体装置用リ−ドフレ−ムを示す
図。
図。
１〜２０ リ−ド端子 ２１ マウンドアイランド ２２ 半導体チップ ２３ ボンディングワイヤ ３１ ポリイミドフイルム ３２ インナ−リ−ド(リ−ド端子) ３３ スル−ホ−ル ３４ 共通のパタ−ン ３５ 半導体チップ ３６ ボンディングパット ３７ バンプ ３８ フイルムキャリア側のパタ−ン ４１〜５０ リ−ド端子 ５１ 突出部 ５２ 半導体チップ ５３ ボンディングワイヤ
Claims (1)
- 【請求項１】 対向する辺に信号端子を持ち、マウント
アイランドと一体化された接地端子を最外周の信号端子
よりも外側に配置し、信号端子の周りに接地端子を設
け、リ−ド間のアイソレ−ションを向上させることを特
徴とするマイクロ波半導体集積回路用リ−ドフレ−ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1440196A JPH09213868A (ja) | 1996-01-30 | 1996-01-30 | マイクロ波半導体集積回路用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1440196A JPH09213868A (ja) | 1996-01-30 | 1996-01-30 | マイクロ波半導体集積回路用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213868A true JPH09213868A (ja) | 1997-08-15 |
Family
ID=11860034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1440196A Pending JPH09213868A (ja) | 1996-01-30 | 1996-01-30 | マイクロ波半導体集積回路用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213868A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621140B1 (en) | 2002-02-25 | 2003-09-16 | Rf Micro Devices, Inc. | Leadframe inductors |
| US6798045B2 (en) | 1998-07-28 | 2004-09-28 | Infineon Technologies Ag | Lead frame, circuit board with lead frame, and method for producing the lead frame |
| JP2006032775A (ja) * | 2004-07-20 | 2006-02-02 | Denso Corp | 電子装置 |
| EP2258837A1 (en) | 2004-09-10 | 2010-12-08 | Novozymes North America, Inc. | Methods for preventing, removing, reducing, or disrupting biofilm |
| US8193091B2 (en) | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247382A (en) * | 1975-10-13 | 1977-04-15 | Toshiba Corp | Varactor diode device |
| JPS63318764A (ja) * | 1987-06-22 | 1988-12-27 | Shinko Electric Ind Co Ltd | 高周波用半導体装置と該装置用リ−ドフレ−ム |
| JPH0254245B2 (ja) * | 1983-05-09 | 1990-11-21 | Nissan Motor |
-
1996
- 1996-01-30 JP JP1440196A patent/JPH09213868A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247382A (en) * | 1975-10-13 | 1977-04-15 | Toshiba Corp | Varactor diode device |
| JPH0254245B2 (ja) * | 1983-05-09 | 1990-11-21 | Nissan Motor | |
| JPS63318764A (ja) * | 1987-06-22 | 1988-12-27 | Shinko Electric Ind Co Ltd | 高周波用半導体装置と該装置用リ−ドフレ−ム |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798045B2 (en) | 1998-07-28 | 2004-09-28 | Infineon Technologies Ag | Lead frame, circuit board with lead frame, and method for producing the lead frame |
| US8193091B2 (en) | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
| US6621140B1 (en) | 2002-02-25 | 2003-09-16 | Rf Micro Devices, Inc. | Leadframe inductors |
| US6765284B2 (en) | 2002-02-25 | 2004-07-20 | Rf Micro Devices, Inc. | Leadframe inductors |
| US6927481B2 (en) | 2002-02-25 | 2005-08-09 | Rf Micro Devices, Inc. | Leadframe inductors |
| JP2006032775A (ja) * | 2004-07-20 | 2006-02-02 | Denso Corp | 電子装置 |
| JP4590961B2 (ja) * | 2004-07-20 | 2010-12-01 | 株式会社デンソー | 電子装置 |
| EP2258837A1 (en) | 2004-09-10 | 2010-12-08 | Novozymes North America, Inc. | Methods for preventing, removing, reducing, or disrupting biofilm |
| EP2258836A1 (en) | 2004-09-10 | 2010-12-08 | Novozymes North America, Inc. | Methods for preventing, removing, reducing, or disrupting biofilm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8126501B2 (en) | Semiconductor device and electronic device | |
| US7312511B2 (en) | Semiconductor device with electrically isolated ground structures | |
| US7247937B2 (en) | Mounting pad structure for wire-bonding type lead frame packages | |
| EP1047130B1 (en) | Radio frequency semiconductor apparatus | |
| US5512781A (en) | Semiconductor package device for super high-frequency band | |
| US6046501A (en) | RF-driven semiconductor device | |
| US5523621A (en) | Semiconductor device having a multilayer ceramic wiring substrate | |
| US5532514A (en) | High frequency semiconductor device | |
| JPH09213868A (ja) | マイクロ波半導体集積回路用リ−ドフレ−ム | |
| JPH0563136A (ja) | 混成集積回路装置 | |
| JP2817693B2 (ja) | 樹脂封止型半導体装置 | |
| JP4206185B2 (ja) | 高周波半導体装置 | |
| JPH02291140A (ja) | 超高周波帯実装構造 | |
| JP2970626B2 (ja) | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 | |
| JP2002110889A (ja) | 半導体装置及びその製造方法 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPS60223145A (ja) | 半導体装置 | |
| JPH02119166A (ja) | 樹脂封止型半導体装置 | |
| JPH06169047A (ja) | 半導体装置 | |
| JP2006066640A (ja) | マルチチップｉｃモジュール，実装基板および電子機器 | |
| JPH05251581A (ja) | 高周波パッケージ | |
| JPH06140528A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JPH04252056A (ja) | 半導体装置搭載装置 | |
| JPH09102519A (ja) | 半導体集積回路装置 | |
| JP2002118196A (ja) | 半導体パッケージ |