JPH0563136A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0563136A
JPH0563136A JP3246692A JP24669291A JPH0563136A JP H0563136 A JPH0563136 A JP H0563136A JP 3246692 A JP3246692 A JP 3246692A JP 24669291 A JP24669291 A JP 24669291A JP H0563136 A JPH0563136 A JP H0563136A
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
semiconductor pellet
electrode
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3246692A
Other languages
English (en)
Inventor
Kenichi Ishii
研一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3246692A priority Critical patent/JPH0563136A/ja
Publication of JPH0563136A publication Critical patent/JPH0563136A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Non-Reversible Transmitting Devices (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【目的】 半導体ペレットに設けられた電極と基板に設
けられた内部電極との間におけるインダクタンス分が小
さく、放熱性が優れており、高周波用混成集積回路装置
に好適の混成集積回路装置を提供することを目的とす
る。 【構成】 半導体ペレット４の電極面にはバンプ６が設
けられており、半導体ペレット４はこのバンプ６を介し
て基板１の凹部内に設けられた内部電極１０に接合され
ている。この半導体ペレット４の電極形成面に対向する
面には、接着材８により金属板３が接合されている。こ
の金属板３により、基板１の凹部は閉塞されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、特に高周波用混成集積
回路装置に好適の混成集積回路装置に関する。
【０００２】
【従来の技術】図３は従来のＬＣＣ（リードレスチップ
キャリア）パッケージ型の混成集積回路装置を示す断面
図である。
【０００３】セラミック又は有機材料からなる基板２１
の上面中央部には凹部が設けられており、半導体ペレッ
ト２４はこの凹部内にその電極形成面を上にして接着材
２８により接合されている。
【０００４】基板２１の側部には複数の端面スルーホー
ル２２及びこの端面スルーホール２２に対応した外部電
極３０が設けられている。これらの外部電極３０は前記
凹部内に設けられた内部電極２７に電気的に接続されて
いる。そして、この内部電極２７と半導体ペレット２４
に設けられた電極とは、金線２６により電気的に接続さ
れている。
【０００５】基板２１上面の凹部周囲には樹脂枠２９が
設けられている。そして、凹部内には樹脂２３が充填さ
れており、半導体ペレット２４及び金線２６はこの樹脂
２３により封止されている。
【０００６】なお、基板２１の下面には接地パターン２
５が設けられており、この接地パターン２５は接地電位
に保持されるようになっている。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
混成集積回路装置においては、低周波且つ低電力で動作
する装置については不都合はないものの、高周波用混成
集積回路においては、以下に示す問題点がある。
【０００８】アナログ系の混成集積回路装置においては
100ＭＨｚ以上、ディジタル系の混成集積回路装置にお
いては１ＧＨｚ以上の高周波信号の場合に、信号の周波
数が高いので、配線インピーダンスのインダクタンス分
が信号伝達率に大きな影響を及ぼす。金線２６による接
続方法（ワイヤボンディング法）では、金線２６の長さ
が約 3mm程度のループ形状を描くため、インダクタンス
分が数ｎＨと大きくなり、信号伝達率が悪く、信号の入
力及び出力が困難になる。また、一般的に、高周波用の
半導体部品は、高速性を重視するため、消費電力が大き
く、自己発熱量が大きいという傾向がある。従来の高周
波用混成集積回路装置においては、放熱性が十分である
とはいえない。
【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、半導体チップと基板との間におけるインダ
クタンス分が小さく、放熱性が優れた混成集積回路装置
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る混成集積回
路装置は、一方の面に凹部が設けられていると共にこの
凹部内に内部電極が設けられた基板と、電極面にバンプ
が設けられておりこのバンプを介して前記基板の前記内
部電極に接合された半導体ペレットと、この半導体ペレ
ットの前記電極形成面に対向する面に接合されて前記基
板の凹部を閉塞する金属板とを有することを特徴とす
る。
【００１１】
【作用】本発明においては、半導体チップに設けられた
電極と基板の凹部内に設けられた内部電極とがバンプ
（金属突起）を介して接合されている。従って、半導体
チップの電極と基板の内部電極との間の距離が極めて短
く、金線により接続する場合に比してインダクタンス分
を著しく低減することができる。また、この半導体チッ
プの電極形成面に対向する面には金属板が接合されてお
り、この金属板により、前記基板の凹部が閉塞されてい
る。即ち、従来、半導体ペレットで発生した熱は、セラ
ミック又は有機材料からなる基板を介して放散されるの
に対し、本発明においては、熱伝導率が優れた金属板を
介して放熱される。従って、本発明に係る混成集積回路
装置は、放熱性が良好である。
【００１２】この場合に、前記金属板は、接地電位に保
持することによりシールド板として作用する。従って、
前記金属板は接地電位に保持することが好ましい。
【００１３】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
【００１４】図１（ａ）は本発明をＬＣＣパッケージ型
混成集積回路装置に適用した第１の実施例を示す断面
図、図１（ｂ）は同じくその平面図である。
【００１５】基板１はその上面中央部に凹部が設けられ
ており、この凹部の底面縁部には複数の内部電極１０が
形成されている。また、基板１の側部には複数の端面ス
ルーホール２及び各端面スルーホール２に対応した外部
電極９，９ｂが設けられている。内部電極１０は、これ
らの外部電極９，９ａに電気的に接続されている。
【００１６】半導体ペレット４は、基板１の凹部内に配
置され、電極面に設けられたバンプ６により内部電極１
０に接合されている。また、半導体ペレット４の電極形
成面に対向する面には、接着材８により金属板３が接合
されている。この金属板３は基板１の上面の凹部周辺に
絶縁ペースト７で接合されている。
【００１７】金属板３は、接地電極である外部電極９ｂ
に電気的に接続されている。また、基板１の下面中央に
は接地パターン５が設けられており、この接地パターン
５も接地電位に保持されるようになっている。
【００１８】本実施例においては、半導体ペレット４の
電極と基板１の内部電極１０とがバンプ６を介して接合
されているため、半導体ペレット４の電極と内部電極１
０との間の距離が数10μｍと極めて短い。このため、半
導体ペレット４の電極と内部電極１０との間におけるイ
ンダクタンス分をｐＨオーダーまで小さくすることがで
きる。また、半導体ペレット４は金属板３に接合されて
いるため、半導体ペレット４で発生した熱はこの金属板
３を介して放散される。従って、本実施例に係る混成集
積回路装置は、放熱性が極めて優れている。更に、半導
体ペレット４は接地電位に保持される金属板３及び接地
パターン５に挟まれて配置されているため、シールド性
も優れている。なお、金属板３に例えば放熱用フィンを
有する金属板を接合することにより、放熱性をより一層
向上させることができる。
【００１９】図２は、本発明を一般的な混成集積回路装
置に適用した第２の実施例を示す断面図である。
【００２０】セラミック又は有機材料からなる基板１１
はその上面の一部に凹部が形成されている。この凹部内
には内部電極１７が設けられている。また、この基板１
１の上面には所定の形状で配線パターン１８が形成され
ている。そして、内部電極１７は特定の配線パターン１
８に電気的に接続されている。
【００２１】凹部内には、第１の実施例と同様に半導体
ペレット１４がバンプ１６を介して内部電極１７に接合
されて配置されている。そして、この半導体ペレット１
４の電極形成面に対向する面には金属板１５が接合され
ている。基板１１の凹部は、この金属板１５により閉塞
されている。
【００２２】また、基板１１上には、チップコンデンサ
１２及びＩＣ１３等の表面実装用の部品が搭載されてい
る。
【００２３】本実施例においても、第１の実施例と同様
に、半導体ペレット１４と基板１１との間におけるイン
ダクタンス分を低減できると共に放熱性が優れていると
いう効果を得ることができる。
【００２４】
【発明の効果】以上説明したように本発明においては、
半導体ペレットと基板とが基板に設けられた凹部内にお
いてバンプを介して接合されているから、半導体ペレッ
トと基板との間におけるインダクタンス分が極めて小さ
い。また、本発明においては、半導体ペレットに金属板
が接合されているから、放熱性が優れている。更に、こ
の金属板を接地電位に接続することにより、シールド効
果を得ることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施例に係る混成集積
回路装置を示す断面図、（ｂ）は同じくその平面図であ
る。
【図２】本発明の第２の実施例に係る混成集積回路装置
を示す断面図である。
【図３】従来の混成集積回路装置の一例を示す断面図で
ある。
【符号の説明】
１，１１，２１；基板 ２，２２；端面スルーホール ３，１５；金属板 ４，１４，２４；半導体ペレット ５，２５；接地パターン ６，１６；バンプ ９，３０；外部電極 １０，１７，２７；内部電極 １８；配線パターン ２３；樹脂 ２６；金線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｐ 1/30 Ｚ 4241−5Ｊ 3/08 4241−5Ｊ 7352−4Ｍ Ｈ０１Ｌ 23/12 Ｊ 7352−4Ｍ Ｌ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 一方の面に凹部が設けられていると共に
    この凹部内に内部電極が設けられた基板と、電極面にバ
    ンプが設けられておりこのバンプを介して前記基板の前
    記内部電極に接合された半導体ペレットと、この半導体
    ペレットの前記電極形成面に対向する面に接合されて前
    記基板の凹部を閉塞する金属板とを有することを特徴と
    する混成集積回路装置。
  2. 【請求項２】 前記金属板は接地電位に保持されること
    を特徴とする請求項１に記載の混成集積回路装置。
JP3246692A 1991-08-31 1991-08-31 混成集積回路装置 Pending JPH0563136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3246692A JPH0563136A (ja) 1991-08-31 1991-08-31 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3246692A JPH0563136A (ja) 1991-08-31 1991-08-31 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH0563136A true JPH0563136A (ja) 1993-03-12

Family

ID=17152210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3246692A Pending JPH0563136A (ja) 1991-08-31 1991-08-31 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0563136A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996016444A1 (fr) * 1994-11-21 1996-05-30 Iwaki Electronics Co., Ltd. Dispositif a circuit integre
US6239497B1 (en) 1997-07-23 2001-05-29 Nec Corporation Substrate for packing semiconductor device and method for packing a semiconductor device in the substrate
WO2002080634A1 (en) * 2001-03-29 2002-10-10 Tdk Corporation High-frequency module
JP2003110049A (ja) * 2001-09-28 2003-04-11 Fujitsu Ten Ltd 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
JP2006310433A (ja) * 2005-04-27 2006-11-09 Kyocera Corp 電子部品収納容器
JP2007109998A (ja) * 2005-10-17 2007-04-26 Omron Corp センサ機器
JP2007324851A (ja) * 2006-05-31 2007-12-13 Nippon Dempa Kogyo Co Ltd 表面実装用の温度補償水晶発振器
JP2008294587A (ja) * 2007-05-22 2008-12-04 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996016444A1 (fr) * 1994-11-21 1996-05-30 Iwaki Electronics Co., Ltd. Dispositif a circuit integre
US6239497B1 (en) 1997-07-23 2001-05-29 Nec Corporation Substrate for packing semiconductor device and method for packing a semiconductor device in the substrate
WO2002080634A1 (en) * 2001-03-29 2002-10-10 Tdk Corporation High-frequency module
US6980066B2 (en) 2001-03-29 2005-12-27 Tdk Corporation High-frequency module
JP2003110049A (ja) * 2001-09-28 2003-04-11 Fujitsu Ten Ltd 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
WO2003032385A1 (fr) * 2001-09-28 2003-04-17 Fujitsu Ten Limited Boitier de microcircuit haute frequence, unite haute frequence l'utilisant et procede de fabrication
US7339269B2 (en) 2001-09-28 2008-03-04 Fujitsu Ten Limited High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof
JP2006310433A (ja) * 2005-04-27 2006-11-09 Kyocera Corp 電子部品収納容器
JP4578312B2 (ja) * 2005-04-27 2010-11-10 京セラ株式会社 電子部品収納容器
JP2007109998A (ja) * 2005-10-17 2007-04-26 Omron Corp センサ機器
JP2007324851A (ja) * 2006-05-31 2007-12-13 Nippon Dempa Kogyo Co Ltd 表面実装用の温度補償水晶発振器
JP2008294587A (ja) * 2007-05-22 2008-12-04 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US7268426B2 (en) High-frequency chip packages
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US6124636A (en) MMIC package
US5065281A (en) Molded integrated circuit package incorporating heat sink
US5073817A (en) Resin encapsulated semiconductor device with heat radiator
JPH0548000A (ja) 半導体装置
US20020114133A1 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
JPH0817964A (ja) 半導体装置及びその製造方法及び基板
US6046495A (en) Semiconductor device having a tab tape and a ground layer
JP4075204B2 (ja) 積層型半導体装置
US6483186B1 (en) High power monolithic microwave integrated circuit package
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
US5523621A (en) Semiconductor device having a multilayer ceramic wiring substrate
US6046501A (en) RF-driven semiconductor device
JPH0563136A (ja) 混成集積回路装置
JP3148718B2 (ja) 熱的及び電気的に増強された半導体パッケージ
JPS5931042A (ja) 高周波高出力半導体装置
JPH05275580A (ja) 半導体装置
JPH05211256A (ja) 半導体装置
JPH0348436A (ja) 高周波半導体装置
JP2538072B2 (ja) 半導体装置
JPH09148373A (ja) 無線通信モジュール
JP2685039B2 (ja) 半導体装置
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム