JP2003110049A - 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法 - Google Patents

高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法

Info

Publication number
JP2003110049A
JP2003110049A JP2001301928A JP2001301928A JP2003110049A JP 2003110049 A JP2003110049 A JP 2003110049A JP 2001301928 A JP2001301928 A JP 2001301928A JP 2001301928 A JP2001301928 A JP 2001301928A JP 2003110049 A JP2003110049 A JP 2003110049A
Authority
JP
Japan
Prior art keywords
package
high frequency
frequency
chassis
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001301928A
Other languages
English (en)
Inventor
Hiroaki Matsuki
博明 松木
Masayoshi Ikuno
雅義 生野
Tomohiko Tamaoki
智彦 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2001301928A priority Critical patent/JP2003110049A/ja
Priority to US10/220,409 priority patent/US7339269B2/en
Priority to EP01982852A priority patent/EP1432027A4/en
Priority to KR1020027010411A priority patent/KR20030063107A/ko
Priority to PCT/JP2001/010103 priority patent/WO2003032385A1/ja
Publication of JP2003110049A publication Critical patent/JP2003110049A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Abstract

(57)【要約】 【課題】 高周波ＩＣパッケージと高周波ユニットを簡
単で小型なものとし、その製造方法の工程数を低減す
る。 【解決手段】 高周波ＩＣパッケージ５の封止１４の外
に、高周波ＩＣチップの特性を決める部品９を配置す
る。部品は、パッケージの基板７、回路基板４又は筐体
シャーシ１に配置することができる。部品を封止の外に
設けることにより、パッケージ及びそれを搭載する高周
波ユニット６を小型化できる。部品を回路基板に設ける
場合は、部品をその他の表面実装部品と共に実装するこ
とができ、製造工程を低減できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波ＩＣパッケ
ージ、高周波ＩＣパッケージを使用する高周波ユニット
及び、高周波ユニットの製造方法に関するものである。
【０００２】
【従来の技術】車載用高周波レーダに使用するミリ波又
はマイクロ波ユニット（高周波ユニット）は、筐体シャ
ーシに、表面に各種部品を実装した回路基板と、ＭＭＩ
Ｃパッケージ（ＭＭＩＣ：モノリシックマイクロ波Ｉ
Ｃ、Monolithic Microwave Integrated Circuit)（高周
波ＩＣパッケージ）を搭載して構成される。
【０００３】図１は、従来の高周波ユニットの構成を示
し、（Ａ）は概略平面図、（Ｂ）は（Ａ）のＢ−Ｂ線か
ら見た断面図である。筐体シャーシ１に、導電性接着剤
（以下、単に「接着剤」という。）２、３により、回路
基板４と６個の高周波ＩＣパッケージ（ＭＭＩＣパッケ
ージ）５が搭載される。回路基板４には更にコネクタ２
５などの他の部品が実装され、筐体シャーシ１に導波管
２６が形成されることにより、高周波ユニット６が構成
される。接着剤は、はんだや金スズ等を使用しても良
い。
【０００４】図２を用いて、高周波ＩＣパッケージ５の
構成を説明する。（Ａ）は側面断面図であり、（Ｂ）
は、キャップ１４を取り除いた状態の高周波ＩＣパッケ
ージを下から見た図である。高周波ＩＣパッケージ５の
基板７の下面に、高周波ＩＣチップ８に接続される配線
パターン１１が形成される。基板７の上面に、外部の回
路と接続するための配線パターン１２が形成される。下
面の配線パターン１１が、バイアホール１３を通して上
面の配線パターン１２と接続される。
【０００５】基板７の下面の配線パターン１１上に高周
波ＩＣチップ８が実装される。配線パターン１１上にバ
イパスコンデンサ９が実装される。バイパスコンデンサ
９は、高周波ＩＣの特性を決める部品である。例えば高
周波ＩＣの発振を防止するために設けられる。基板７の
下面にグラウンドパターン１０が形成される。バイパス
コンデンサ９の一方の電極は、ワイヤボンディング接続
１５により、グラウンドパターン１０に接続される。高
周波ＩＣチップ８とバイパスコンデンサ９は、キャップ
１４にて封止される。
【０００６】
【発明が解決しようとする課題】上記従来の高周波ＩＣ
パッケージは、バイパスコンデンサ９を高周波ＩＣチッ
プ８と一緒にキャップ１４内に収納するため、ＭＣＭ実
装（マルチチップモジュール実装）を行わなければなら
ず、技術的に困難であった。また、パッケージが大型化
し、製造工程が多工程となるため、ローコスト化が困難
であった。また、このような高周波ＩＣパッケージを使
用したミリ波ユニットも、小型化及びローコスト化が困
難であった。
【０００７】本発明は、高周波ＩＣパッケージ及びこの
パッケージを使用する高周波ユニットの構成を簡単化及
び小型化することを目的とするものである。また、本発
明は、高周波ＩＣパッケージ及び高周波ユニットの製造
方法の工程数を低減することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたものである。本発明の第１の態様
は、基板上に高周波ＩＣチップを封止した高周波ＩＣパ
ッケージにおいて、高周波ＩＣチップの特性を決める部
品（特に特性補償用の部品）を高周波ＩＣパッケージの
封止の外側の基板上に実装する。上記の部品としては、
例えば、バイパスコンデンサ、カップリングコンデン
サ、温度補償コンデンサ、温度補償抵抗、インピーダン
ス調整用インダクタンスがある。
【０００９】前記部品は、高周波ＩＣパッケージを搭載
する基板の、高周波ＩＣチップを取り付けた面又は反対
側の面のいずれにも取り付けることができる。本発明に
よれば、従来は封止の内側に実装していた部品を封止の
外側に実装するため、高周波ＩＣパッケージを小型化で
きると共に、ＭＣＭ実装を不要とし、チップ接続不良を
減少させ、歩留りを向上させることができる。
【００１０】本発明の第２の態様は、高周波ＩＣパッケ
ージと、その周辺回路を搭載する回路基板と、高周波Ｉ
Ｃパッケージと回路基板とを搭載する筐体シャーシから
構成される高周波ユニットにおいて、高周波ＩＣパッケ
ージの特性を決める部品を、周辺回路を搭載する回路基
板に実装する。
【００１１】本発明の第３の態様は、高周波ＩＣパッケ
ージとその周辺回路を搭載する回路基板と、高周波ＩＣ
パッケージと回路基板とを搭載する筐体シャーシから構
成される高周波ユニットにおいて、高周波ＩＣパッケー
ジの特性を決める部品を、筐体シャーシに実装する。本
発明の第２及び第３の態様によれば、マウンターによる
自動搭載により高周波ＩＣパッケージの特性を決める部
品を実装することが可能となる。これにより、上記第１
の態様に比べて工程数を低減し、ローコスト化すること
ができる。
【００１２】
【発明の実施の形態】本発明をミリ波ユニットに適用し
た例について図を用いて説明する。なお、以下の例で
は、高周波ＩＣチップの特性を決める部品としてバイパ
スコンデンサを使用する例について説明するが、前にも
説明したように、カップリングコンデンサ、温度補償コ
ンデンサ、温度補償抵抗、インピーダンス調整用インダ
クタンス等を部品として使用することができる。
【００１３】（実施形態１）図３、図４を用いて、本発
明を適用した高周波ＩＣパッケージの構成を説明する。
図３（Ａ）は高周波ユニットの構成を示す概略平面図
で、（Ｂ）は（Ａ）のＢ−Ｂ線から見た詳細断面図であ
る。図４は高周波ＩＣパッケージを上から見た状態を示
す。
【００１４】高周波ユニット６は、筐体シャーシ１に、
回路基板４と例えば２個の高周波ＩＣパッケージ５が、
導電性接着剤（以下、単に「接着剤」という。）２、３
により搭載されて構成される。回路基板４には更にコネ
クタ２５などの他の部品が実装され、筐体シャーシ１に
導波管２６が形成される。更に、図３において二点鎖線
で示した回路基板４上の領域３８には、高周波ＩＣパッ
ケージ５の入力側の電源回路、出力側のアンプ回路等、
高周波ＩＣパッケージ５に対する入出力回路（周辺回
路）を構成する表面実装部品が配置される。
【００１５】なお、本発明においては、回路基板４と２
個の高周波ＩＣパッケージ５とを筐体シャーシ１に接着
する接着剤２、３の代わりに、ハンダや金スズ等の他の
接合部材により接合することが可能である。また、回路
基板４と２個の高周波ＩＣパッケージ５との接合手段は
別に設けて、図に示す部分では単に電気的に接触させる
ようにしても良い。
【００１６】高周波ＩＣパッケージ５の基板７の下面
に、高周波ＩＣチップ８を実装するための配線パターン
１１が形成される。上面に外部の回路と接続するための
配線パターン１２及びグラウンドパターン１９が形成さ
れる。配線パターン１１と１２の間は、バイアホール１
３を通して接続される。基板７の下面の配線パターン１
１上に高周波ＩＣチップ８が実装され、高周波ＩＣチッ
プ８と各配線パターン１１との間の接続がされる。高周
波ＩＣチップ８はキャップ１４にて封止される。なお、
本発明における封止は、キャップ１４による封止に限ら
れず、モールド等による封止であってもよい。このよう
な封止は高周波ＩＣチップ８を保護するための部材を意
味する。
【００１７】基板７の上面側、即ち高周波ＩＣチップ８
の反対側の面に、高周波ＩＣパッケージ５の高周波発振
防止用のバイパスコンデンサ９が実装される。バイパス
コンデンサ９は、例えば角型であって、単層セラミック
などの誘電体１６と２枚の電極１７、１８から形成され
る。配線パターン１２から、グラウンドパターン１９と
対向する突出部２３が形成される。バイパスコンデンサ
９の一方の電極１７がグラウンドパターン１９と、他方
の電極１８が突出部２３と、それぞれ接着剤２１により
接続される。バイパスコンデンサ９が接続される配線パ
ターン１２は、外部の電源回路と接続するためバイアス
パターンとなる。これにより、バイパスコンデンサ９
が、バイアスパターンとグラウンドの間に接続される。
【００１８】基板７の上面側に、更に、高周波ＩＣパッ
ケージ５の信号線に挿入されるカップリングコンデンサ
３１が実装される。カップリングコンデンサ３１は、バ
イパスコンデンサ９と同様に、２枚の電極１７、１８を
有する。カップリングコンデンサ３１は、配線パターン
１２の中間に実装される。カップリングコンデンサ３１
と接続される配線パターン１２は、信号線パターンを形
成する。
【００１９】高周波ＩＣパッケージ５の配線パターン１
２と回路基板４の配線パターン２４との間が、ワイヤボ
ンディング接続１５により接続される。なお、本発明に
おいては、ワイヤボンディング接続１５の代わりにリボ
ンを用いたボンディング接続、あるいは、ボンディング
接続以外のその他の任意の接続手段を用いることができ
る。
【００２０】図５を用いて、図３の高周波ユニット６の
製造工程を説明する。なお、以下の工程は１例であり、
その順序は適宜変更が可能なものである。回路基板４
に、クリームはんだ等によるはんだ印刷を行い（工程
１）、ＳＭＤ（表面実装部品）をはんだ印刷上に搭載し
（工程２）、はんだ印刷のリフローによりＳＭＤを回路
基板４上に固着する（工程３）。筐体シャーシ１に接着
剤３を塗布して（工程４）、高周波ＩＣパッケージ５を
搭載し（工程５）、接着剤３を硬化して、高周波ＩＣパ
ッケージ５を筐体シャーシ１上に固着する（工程６）。
【００２１】筐体シャーシ１と高周波ＩＣパッケージ５
上に接着剤２，２１を塗布し（工程７）、回路基板４を
筐体シャーシ１に搭載し（工程８）、バイパスコンデン
サ９、カップリングコンデンサ３１を高周波ＩＣパッケ
ージ５に搭載し（工程９）、接着剤２，２１を硬化して
（工程１０）、バイパスコンデンサ９、カップリングコ
ンデンサ３１と回路基板４を固着する。最後に、高周波
ＩＣパッケージ５の配線パターン１２と回路基板４の配
線パターン２４との間をワイヤボンディング接続１５で
接続する（工程１１）。
【００２２】本実施形態１によれば、バイパスコンデン
サ９、カップリングコンデンサ３１をキャップ１４内に
実装しないため、高周波ＩＣパッケージ５を小型化する
ことができる。また、高周波ＩＣチップ８とバイパスコ
ンデンサ９とカップリングコンデンサ３１をＭＣＭ実装
する必要がなくなり、チップの接続不良が減少し、歩留
りが向上する。
【００２３】（実施形態１／変形例１）図６を用いて、
実施形態１の第１の変形例について説明する。図６
（Ａ）は高周波ＩＣパッケージを上から見た状態を示
し、（Ｂ）は（Ａ）のＢ−Ｂ線から見た断面図である。
なお、以下の説明においては、上記の実施形態１と異な
る点を中心として説明をし、重複する説明は省略する。
【００２４】バイパスコンデンサ９として、単層セラミ
ック等の誘電体１６の上下に電極１７、１８を配置した
上下電極型単層セラミックコンデンサを採用する。下電
極１８がグラウンドパターン１９の上に接着剤２７によ
り接着されて実装される。上電極１７が、ワイヤボンデ
ィング接続１５により、配線パターン１２に接続され
る。グラウンドパターン１９はバイアホール１３により
基板７下面のグラウンドパターン１０に接続される。カ
ップリングコンデンサ３１は（Ｂ）に示されていない
が、バイパスコンデンサ９と同様に構成される。
【００２５】（実施形態１／変形例２）図７を用いて、
実施形態１の第２の変形例について説明する。図７は、
高周波ＩＣパッケージを上から見た状態を示す。本例が
上記変形例１と異なる点について説明すると、バイパス
コンデンサ９が、配線パターン１２上に実装され、基板
７下面のグラウンドパターン１０に接続されるバイアホ
ール１３との間がワイヤボンディング接続１５で接続さ
れる。また、カップリングコンデンサ３１は、バイアホ
ール１３側の配線パターン１２に実装されている。
【００２６】（実施形態２）上記実施形態１の高周波Ｉ
Ｃパッケージ５は、上記のような利点があるものの、バ
イパスコンデンサ９及びカップリングコンデンサ３１を
接着剤２１により高周波ＩＣパッケージ５上に実装する
工程（図５、工程７、９、１０）が必要となっている。
本実施形態２は、この工程を削除するものである。
【００２７】図８は、高周波ユニット６の側面断面図で
ある。以下の説明では、上述の実施形態１と異なる点を
中心に説明し、重複する説明を省略する。本実施形態２
では、バイパスコンデンサ９は回路基板４に実装され
る。バイパスコンデンサ９の２枚の電極１７、１８が、
回路基板４の下面側に形成された配線パターン２９の上
に、リフローにより実装され、はんだ２７により固着さ
れる。バイパスコンデンサ９がリフローにより固着され
る点は、回路基板４上のその他の表面実装部品と同様で
ある。
【００２８】配線パターン２９は、バイアホール３０を
通して上面の配線パターン２８と接続される。下面の配
線パターン２９は、回路基板４が接着剤２により筐体シ
ャーシ１に実装されたとき、筐体シャーシ１と電気的に
接続されてグラウンドされる。また、高周波ＩＣパッケ
ージ５の配線パターン１２が、回路基板４の上面の配線
パターン２８とワイヤボンディング接続１５により接続
される。これにより、バイパスコンデンサ９は、高周波
ＩＣパッケージ５のバイアスパターンとグラウンドの間
に接続される。
【００２９】図８では、カップリングコンデンサの図示
は省略しているが、バイパスコンデンサ９と同様の手段
により回路基板４の下面に配置される。また、図８に示
すように、筐体シャーシ１の高周波ＩＣパッケージ５を
実装する部分と回路基板４を実装する部分に段差３３を
形成することにより、高周波ＩＣパッケージ５と回路基
板４の高さをそろえることができる。これにより高周波
ＩＣパッケージ５と回路基板４を面一にすることがで
き、ワイヤボンディングを容易に行うことができる。
【００３０】図９を用いて、図８に示した高周波ユニッ
ト６の製造工程を説明する。なお、以下の工程も１例で
あり、その順序は適宜変更可能なものである。回路基板
４に、クリームはんだ等によりはんだ印刷を行い（工程
１）、バイパスコンデンサ９、カップリングコンデンサ
３１を含むＳＭＤ（表面実装部品）をはんだ印刷上に搭
載し（工程２）、リフローによりＳＭＤを回路基板４上
に固着する（工程３）。筐体シャーシ１に接着剤２，３
を塗布して（工程４）、筐体シャーシ１に高周波ＩＣパ
ッケージ５を搭載し（工程５）回路基板４を搭載し（工
程６）、接着剤２，３を硬化する（工程７）。最後に、
高周波ＩＣパッケージ５の配線パターン１２と回路基板
４の配線パターン２８との間をワイヤボンディング接続
１５により接続する（工程８）。
【００３１】本実施形態２によれば、バイパスコンデン
サ９及びカップリングコンデンサ３１を、他の表面実装
部品と同時にマウンターで自動搭載し、リフローにより
実装する。したがって、前述の実施形態１における図５
の工程図と比較すると明らかなように、接着剤の塗布及
び硬化の工程（工程７，９，１０）を省略することがで
きる。
【００３２】（実施形態２／変形例１）上記実施形態２
の高周波ユニット６は、上記のような利点があるもの
の、高周波ＩＣチップ８からバイパスコンデンサ９を経
由したグラウンドまでの距離が大きくなる。これによ
り、高周波発振を効果的に防止できなくなることがある
という問題が発生する。本変形例１は、高周波ＩＣチッ
プ８とグラウンドまでの距離を短縮するものである。
【００３３】図１０は、高周波ＩＣパッケージを高周波
ユニット６に実装した状態の側面断面図であり、図１１
は、図１０における接続関係を示す図である。以下の説
明では、上述の実施形態２と異なる点についてのみ説明
する。バイパスコンデンサ９として、上下電極型単層セ
ラミックコンデンサが採用される。回路基板４の、高周
波ＩＣパッケージ５に近い位置の上下面であって、グラ
ウンドである筐体シャーシ１の直上に位置するように配
線パターン２８、２９が形成され、配線パターン２８の
直下、および配線パターン２９の直上にバイアホール３
０が形成され、バイアホール３０により両配線パターン
２８、２９間が接続される。即ち、筐体シャーシ１の段
差部における下段面上に配線パターン２９が形成され、
更にこの部分より直上に配線パターン２８が形成され
る。従って、バイパスコンデンサ９と筐体シャーシ１と
が鉛直方向において重なる部分にバイアホール３０が形
成されることになる。
【００３４】回路基板４の上面の配線パターン２８の上
に、バイパスコンデンサ９の下電極１８がリフローはん
だ２７により実装される。バイパスコンデンサ９の上電
極１７は、ワイヤボンディング接続１５により高周波Ｉ
Ｃパッケージ５の配線パターン１２及び回路基板４の配
線パターン２４と接続される。
【００３５】図１０に示した高周波ユニット６の製造工
程は、前述の図９に示したとおりである。本変形例１で
は、バイパスコンデンサ９はリフローにより他の部品と
同時に実装できるという上記実施形態２と同様の効果が
得られる。さらに、バイパスコンデンサ９の構造及び配
置を改善したことにより、高周波ＩＣチップ８とグラウ
ンドとの間の電気的距離を短縮化したので、高周波発振
を確実に防止することができる。
【００３６】高周波ＩＣパッケージ５の配線パターン１
２とバイパスコンデンサ９と回路基板４の配線パターン
２４との接続関係は、図１１に示すように、種々変更可
能である。図１１（Ａ）は図１０に示した例であり、バ
イパスコンデンサ９の上電極１７が、高周波ＩＣパッケ
ージ５の配線パターン１２及び回路基板４の配線パター
ン２４と接続される。（Ｂ）では、高周波ＩＣパッケー
ジ５の配線パターン１２が、バイパスコンデンサ９の上
電極１７及び回路基板４の配線パターン２４と接続され
る。（Ｃ）では、回路基板４の配線パターン２４が、高
周波ＩＣパッケージ５の配線パターン１２及びバイパス
コンデンサ９の上電極１７と接続される。
【００３７】（実施形態３）図１２及び図１３を用いて
本発明の第３の実施形態について説明する。以下の説明
においては、上記実施形態２の図１０と異なる点を中心
として説明をし、重複する説明は省略する。図１２は高
周波ＩＣパッケージを高周波ユニット６に実装した状態
を側面から見た状態を示す。
【００３８】筐体シャーシ１は、その上端３２が高周波
ＩＣパッケージ５と回路基板４の間に露出するように形
成される。上下電極型単層セラミックコンデンサとして
形成されたバイパスコンデンサ９が、筐体シャーシ１の
上端３７の上にリフローにより実装され、はんだ２７に
より固着される。本例によれば、バイパスコンデンサ９
の下電極１８が直接グラウンドされるので、バイパスコ
ンデンサ９とグラウンドとの間の配線パターンを省略す
ることができる。
【００３９】高周波ＩＣパッケージ５の配線パターン１
２とバイパスコンデンサ９と回路基板４の配線パターン
２４との接続関係は図１３に示すように、種々変更可能
である。図１３（Ａ）は図１２に示した例であり、バイ
パスコンデンサ９の上電極１７が、高周波ＩＣパッケー
ジ５の配線パターン１２及び回路基板４の配線パターン
２４と接続される。（Ｂ）では、高周波ＩＣパッケージ
５の配線パターン１２が、バイパスコンデンサ９の上電
極１７及び回路基板４の配線パターン２４と接続され
る。（Ｃ）では、回路基板４の配線パターン２４が、高
周波ＩＣパッケージ５の配線パターン１２及びバイパス
コンデンサ９の上電極１７と接続される。
【００４０】
【発明の効果】本発明によれば、高周波ＩＣパッケージ
及びこのパッケージを使用する高周波ユニットの構成を
簡単化及び小型化することができる。また、本発明によ
れば、高周波ＩＣパッケージ及び高周波ユニットの製造
方法の工程数を削除することができる。
【図面の簡単な説明】
【図１】従来の高周波ユニットの構成を示す図である。
【図２】図１における高周波ＩＣチップの構成を示す図
である。
【図３】本発明の実施形態１における高周波ユニットの
構成を示す図である。
【図４】図３における高周波ＩＣパッケージの構成を示
す図である。
【図５】図３の高周波ユニットの製造工程を示す図であ
る。
【図６】本発明の実施形態１の変形例１の高周波ＩＣパ
ッケージの構成を示す図である。
【図７】本発明の実施形態１の変形例２の高周波ＩＣパ
ッケージの構成を示す図である。
【図８】本発明の実施形態２の高周波ユニットの構成を
示す図である。
【図９】図８の高周波ユニットの製造工程を示す図であ
る。
【図１０】本発明の実施形態２の変形例１の高周波ＩＣ
パッケージの構成を示す図である。
【図１１】図１０における接続関係を示す図である。
【図１２】本発明の実施形態３の高周波ユニットの構成
を示す図である。
【図１３】図１２における接続関係を示す図である。
【符号の説明】
１…筐体シャーシ ２…接着剤 ３…接着剤 ４…回路基板 ５…高周波ＩＣパッケージ ６…高周波ユニット ７…基板 ８…高周波ＩＣチップ ９…バイパスコンデンサ １０…グラウンドパターン １１、１２…配線パターン １３…バイアホール １４…キャップ １５…ワイヤボンディング接続 １６…誘電体 １７、１８…電極 １９…グラウンドパターン ２１…接着剤 ２２…バイアホール ２３…突出部 ２４…配線パターン ２５…コネクタ ２６…導波管 ２７…はんだ ２８，２９…配線パターン ３０…バイアホール ３１…カップリングコンデンサ ３２…筐体シャーシの上端 ３３…段差
フロントページの続き (72)発明者 玉置 智彦 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 基板、 この基板上において封止がなされた高周波ＩＣチップ、
    及び この高周波ＩＣチップの特性を決める部品であって、前
    記高周波ＩＣチップの封止の外側に設けられた部品、 を具備することを特徴とする高周波ＩＣパッケージ。
  2. 【請求項２】 前記部品が、上下に電極を有する請求項
    １に記載の高周波ＩＣパッケージ。
  3. 【請求項３】 前記部品の下電極が、前記基板上に形成
    された配線パターン上に設けられた請求項２に記載の高
    周波ＩＣパッケージ。
  4. 【請求項４】 前記部品がカップリングコンデンサであ
    り、前記下電極が、前記基板上の配線パターン上に設け
    られ、上電極が、前記基板上に形成された他の配線パタ
    ーンと接続手段により接続された請求項３に記載の高周
    波ＩＣパッケージ。
  5. 【請求項５】 前記部品がバイパスコンデンサであり、
    前記下電極が、前記基板上に形成されたバイアスパター
    ン上又はグラウンドパターンの一方に設けられ、前記上
    電極が、前記基板上に形成されたバイアスパターン又は
    グラウンドパターンに接続手段により接続された請求項
    ３に記載の高周波ＩＣパッケージ。
  6. 【請求項６】 前記部品が、前記基板上であって、前記
    高周波ＩＣチップが設けられる面の反対側の面に設けら
    れた請求項１に記載の高周波ＩＣパッケージ。
  7. 【請求項７】 基板上において封止がなされた高周波Ｉ
    Ｃチップを有する高周波ＩＣパッケージ、 この高周波ＩＣパッケージと接続される周辺回路を搭載
    した回路基板、 前記高周波ＩＣパッケージと周辺回路を搭載した回路基
    板を搭載する筐体シャーシ、及び前記高周波ＩＣチップ
    の特性を決める部品であって、前記周辺回路を搭載した
    回路基板に設けられた部品、 を具備することを特徴とする高周波ユニット。
  8. 【請求項８】 前記部品が、上下に電極を有する請求項
    ７に記載の高周波ユニット。
  9. 【請求項９】 前記部品がバイパスコンデンサであり、
    前記下電極が、前記周辺回路を搭載した回路基板上に形
    成されたグラウンドパターン上に設けられ、前記上電極
    が前記高周波ＩＣパッケージを搭載した回路基板上に形
    成されたバイアスパターンと接続手段により接続された
    請求項８に記載の高周波ユニット。
  10. 【請求項１０】 前記上電極と前記周辺回路とを接続す
    る接続手段を具備する請求項９に記載の高周波ユニッ
    ト。
  11. 【請求項１１】 前記部品がバイパスコンデンサであ
    り、前記下電極が前記周辺回路を搭載した回路基板上に
    形成されたバイアスパターン上に設けられ、前記上電極
    が前記高周波ＩＣパッケージを搭載した基板上に形成さ
    れたグラウンドパターンと接続された請求項８に記載の
    高周波ユニット。
  12. 【請求項１２】 前記グラウンドパターンは、前記周辺
    回路を搭載した回路基板に形成した孔を通して最短距離
    で前記筐体シャーシと電気的に接続される請求項９に記
    載の高周波ユニット。
  13. 【請求項１３】 前記孔は、前記筐体シャーシの直上
    で、前記グラウンドパターンの直下に形成された請求項
    １２に記載の高周波ユニット。
  14. 【請求項１４】 基板上において封止がなされた高周波
    ＩＣチップを有する高周波ＩＣパッケージ、 この高周波ＩＣパッケージと接続される周辺回路を搭載
    した回路基板、 前記高周波ＩＣパッケージと前記周辺回路を搭載した回
    路基板を搭載する筐体シャーシ、及び前記高周波ＩＣチ
    ップの特性を決める部品であって、前記筐体シャーシに
    設けられ部品、 を具備することを特徴とする高周波ユニット。
  15. 【請求項１５】 前記部品が、上下に電極を有する請求
    項１４に記載の高周波ユニット。
  16. 【請求項１６】 前記部品がバイパスコンデンサであ
    り、前記下電極が前記筐体シャーシ上に設けられ、前記
    上電極が前記高周波ＩＣパッケージを搭載する基板上に
    形成された配線パターンと接続された請求項１５に記載
    の高周波ユニット。
  17. 【請求項１７】 前記上電極と前記周辺回路とを接続す
    る接続手段を具備する請求項１５に記載の高周波ユニッ
    ト。
  18. 【請求項１８】 基板上において封止がなされた高周波
    ＩＣチップを有する高周波ＩＣパッケージ、 この高周波ＩＣパッケージと接続される周辺回路を搭載
    した回路基板、及び前記高周波ＩＣパッケージと前記周
    辺回路を搭載する回路基板を搭載する筐体シャーシであ
    って、前記高周波ＩＣパッケージの表面上の高さと前記
    周辺回路を搭載した回路基板の表面上の高さを合わせる
    ための段差を有する筐体シャーシ、を具備することを特
    徴とする高周波ユニット。
  19. 【請求項１９】 基板上に高周波ＩＣチップを実装して
    封止する工程、及び前記高周波ＩＣチップの特性を決め
    る部品を前記基板上に実装する工程、 を具備することを特徴とする高周波ＩＣパッケージの製
    造方法。
  20. 【請求項２０】 高周波ＩＣパッケージと接続される周
    辺回路を搭載した回路基板又は筐体シャーシ上に、高周
    波ＩＣチップの特性を決める部品を実装する工程、及び
    前記回路基板に高周波ＩＣパッケージを実装する工程、 を具備することを特徴とする高周波ＩＣパッケージの製
    造方法。
JP2001301928A 2001-09-28 2001-09-28 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法 Pending JP2003110049A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001301928A JP2003110049A (ja) 2001-09-28 2001-09-28 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
US10/220,409 US7339269B2 (en) 2001-09-28 2001-11-19 High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof
EP01982852A EP1432027A4 (en) 2001-09-28 2001-11-19 HIGH FREQUENCY MICROCIRCUIT HOUSING, HIGH FREQUENCY UNIT USING IT, AND METHOD OF MANUFACTURING THE SAME
KR1020027010411A KR20030063107A (ko) 2001-09-28 2001-11-19 고주파 ｉｃ 패키지, 고주파 ｉｃ 패키지를 사용하는 고주파 유닛 및 그 제조 방법
PCT/JP2001/010103 WO2003032385A1 (fr) 2001-09-28 2001-11-19 Boitier de microcircuit haute frequence, unite haute frequence l'utilisant et procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001301928A JP2003110049A (ja) 2001-09-28 2001-09-28 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法

Publications (1)

Publication Number Publication Date
JP2003110049A true JP2003110049A (ja) 2003-04-11

Family

ID=19122263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001301928A Pending JP2003110049A (ja) 2001-09-28 2001-09-28 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法

Country Status (5)

Country Link
US (1) US7339269B2 (ja)
EP (1) EP1432027A4 (ja)
JP (1) JP2003110049A (ja)
KR (1) KR20030063107A (ja)
WO (1) WO2003032385A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210480A (ja) * 2005-01-26 2006-08-10 Nec Electronics Corp 電子回路基板
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124744A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置
JPH04271161A (ja) * 1991-02-27 1992-09-28 Mitsubishi Electric Corp 半導体装置
JPH0563136A (ja) * 1991-08-31 1993-03-12 Nec Corp 混成集積回路装置
JPH05211276A (ja) * 1991-12-04 1993-08-20 Nec Corp マルチチップパッケージ
JPH07307412A (ja) * 1994-05-10 1995-11-21 Sumitomo Metal Ind Ltd バイパス用コンデンサ搭載積層パッケージ
JPH08321567A (ja) * 1995-03-20 1996-12-03 Matsushita Electron Corp 高周波集積回路装置およびその製造方法
JPH0982826A (ja) * 1995-09-18 1997-03-28 Nippon Telegr & Teleph Corp <Ntt> 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造
JPH09102433A (ja) * 1995-10-05 1997-04-15 Canon Inc バイパスコンデンサ及びその形成方法
JPH10261763A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 高周波半導体集積回路装置
JP2001085569A (ja) * 1999-09-17 2001-03-30 Toshiba Corp 高周波回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04142798A (ja) * 1990-10-04 1992-05-15 Toshiba Corp 高周波装置
US5422615A (en) 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JPH10135749A (ja) * 1996-10-29 1998-05-22 Nec Corp 高周波帯増幅器
US6130483A (en) * 1997-03-05 2000-10-10 Kabushiki Kaisha Toshiba MMIC module using flip-chip mounting
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JP3663953B2 (ja) * 1999-02-24 2005-06-22 松下電器産業株式会社 高周波モジュールとその製造方法
JP2001185442A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
JP2002164465A (ja) * 2000-11-28 2002-06-07 Kyocera Corp 配線基板、配線ボード、それらの実装構造、ならびにマルチチップモジュール
JP3896285B2 (ja) * 2002-01-24 2007-03-22 三菱電機株式会社 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124744A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置
JPH04271161A (ja) * 1991-02-27 1992-09-28 Mitsubishi Electric Corp 半導体装置
JPH0563136A (ja) * 1991-08-31 1993-03-12 Nec Corp 混成集積回路装置
JPH05211276A (ja) * 1991-12-04 1993-08-20 Nec Corp マルチチップパッケージ
JPH07307412A (ja) * 1994-05-10 1995-11-21 Sumitomo Metal Ind Ltd バイパス用コンデンサ搭載積層パッケージ
JPH08321567A (ja) * 1995-03-20 1996-12-03 Matsushita Electron Corp 高周波集積回路装置およびその製造方法
JPH0982826A (ja) * 1995-09-18 1997-03-28 Nippon Telegr & Teleph Corp <Ntt> 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造
JPH09102433A (ja) * 1995-10-05 1997-04-15 Canon Inc バイパスコンデンサ及びその形成方法
JPH10261763A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 高周波半導体集積回路装置
JP2001085569A (ja) * 1999-09-17 2001-03-30 Toshiba Corp 高周波回路装置

Also Published As

Publication number Publication date
US20030094694A1 (en) 2003-05-22
EP1432027A4 (en) 2009-10-21
KR20030063107A (ko) 2003-07-28
EP1432027A1 (en) 2004-06-23
WO2003032385A1 (fr) 2003-04-17
US7339269B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
EP0595346B1 (en) Composite microwave module assembly and its connection structure
US5752182A (en) Hybrid IC
US6218214B1 (en) Integrated circuit package for flip chip and method of forming same
US6455925B1 (en) Power transistor package with integrated flange for surface mount heat removal
EP0578028A1 (en) High frequency semiconductor device
JP2003007910A (ja) 半導体装置
JP2001127237A (ja) 高周波モジュール
JP3570887B2 (ja) 高周波用配線基板
JP2003110049A (ja) 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
JP2002164658A (ja) モジュール基板
EP0910163B1 (en) Oscillator module
JP2003218472A (ja) モジュールおよび表面実装モジュール
JPS62124780A (ja) 光半導体モジユ−ル
JPH11214908A (ja) 誘電体共振器および誘電体共振器装置
JP3529323B2 (ja) 高周波ユニット及び高周波ユニットの製造方法
JP2001352000A (ja) インターポーザを使用した高周波用半導体装置
JP4194896B2 (ja) 高周波ｉｃパッケージを使用する高周波ユニット
JP4395909B2 (ja) Ｉｃパッケージ及びｉｃチップ
JPH1093012A (ja) 高周波集積回路装置
JPH05211279A (ja) 混成集積回路
JP3137212B2 (ja) フレキシブル配線板
JP4051321B2 (ja) 電子部品装置の製造方法
JP2802375B2 (ja) 電気素子・光素子混載回路の周波数特性伸張法
JP2000151222A (ja) 高周波モジュール
JP2001345592A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405