JPH10135749A - 高周波帯増幅器 - Google Patents
高周波帯増幅器Info
- Publication number
- JPH10135749A JPH10135749A JP8286963A JP28696396A JPH10135749A JP H10135749 A JPH10135749 A JP H10135749A JP 8286963 A JP8286963 A JP 8286963A JP 28696396 A JP28696396 A JP 28696396A JP H10135749 A JPH10135749 A JP H10135749A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- dielectric substrate
- ground
- input
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10409—Screws
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Microwave Amplifiers (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 高周波帯増幅器において増幅器各特性及び性
能を安定良好にする。 【解決手段】 接地用放熱フィン4が共通接地面部材2
7に密着してトランジスタ1が実装されるとともに第1
及び第2の誘電体基板6及び17が共通接地面部材上に
実装されている。第1及び第2の誘電体基板の共通接地
面部材側にはそれぞれ第1及び第2の接地導体8及び1
9が形成され、トランジスタ入力端子と第1の誘電体基
板上の入力整合回路とが接続されるとともにトランジス
タ出力端子と第2の誘電体基板上の出力整合回路とが接
続されている。第1の接地導体と共通接地面部材との間
から接地用放熱フィンと共通接地面部材との間を経て第
2の接地導体と共通接地面部材との間に亘って連続して
薄膜導電性シート5が挿入され、第1の誘電体基板、接
地用放熱フィン、及び第2の誘電体基板を薄膜導電性シ
ートを介して共通接地面部材に密着させる。
能を安定良好にする。 【解決手段】 接地用放熱フィン4が共通接地面部材2
7に密着してトランジスタ1が実装されるとともに第1
及び第2の誘電体基板6及び17が共通接地面部材上に
実装されている。第1及び第2の誘電体基板の共通接地
面部材側にはそれぞれ第1及び第2の接地導体8及び1
9が形成され、トランジスタ入力端子と第1の誘電体基
板上の入力整合回路とが接続されるとともにトランジス
タ出力端子と第2の誘電体基板上の出力整合回路とが接
続されている。第1の接地導体と共通接地面部材との間
から接地用放熱フィンと共通接地面部材との間を経て第
2の接地導体と共通接地面部材との間に亘って連続して
薄膜導電性シート5が挿入され、第1の誘電体基板、接
地用放熱フィン、及び第2の誘電体基板を薄膜導電性シ
ートを介して共通接地面部材に密着させる。
Description
【0001】
【発明の属する技術分野】本発明は、電気的接地端子と
しての機能を有する放熱フィンを密着させるためのディ
スクリート・トランジスタ入出力端子と各入出力誘電体
基板上の整合用マイクロストリップ線路とを接続した高
周波帯増幅器に関し、特に、トランジスタ入出力付近の
接地面の高周波的不連続に起因する高周波接地経路への
寄生インダクタンスの発生による増幅器特性の不安定要
素を除去するため回路実装に関する。
しての機能を有する放熱フィンを密着させるためのディ
スクリート・トランジスタ入出力端子と各入出力誘電体
基板上の整合用マイクロストリップ線路とを接続した高
周波帯増幅器に関し、特に、トランジスタ入出力付近の
接地面の高周波的不連続に起因する高周波接地経路への
寄生インダクタンスの発生による増幅器特性の不安定要
素を除去するため回路実装に関する。
【0002】
【従来の技術】この種の高周波帯増幅器として、例え
ば、実開昭62−21618号公報に記載された高周波
電力増幅器が知られている。ここで、図5(a)を参照
して、従来の高周波帯増幅器について概説する(第1の
従来技術と呼ぶ)。図示の例では、誘電体基板37上に
50Ωマイクロストリップ線路9及び21が形成される
とともに入力整合スタブ46及び出力整合スタブ20が
形成されている。これらマイクロストリップ線路9及び
21と入力整合スタブ46及び出力整合スタブ20とは
整合回路として用いられる。基板37にはトランジスタ
1の実装部周囲に沿って穴開け加工が施されて、取り付
けネジ28によって基板37は共通接地面27上に取り
付けられている。そして、接地用放熱フィン4を有する
トランジスタ1が上述の穴を介して取り付けネジ28に
よって共通接地面27に取り付けられている。トランジ
スタ入力端子2と入力整合スタブ46及びトランジスタ
出力端子3と出力整合スタブ20とはそれぞれ半田接続
されている。
ば、実開昭62−21618号公報に記載された高周波
電力増幅器が知られている。ここで、図5(a)を参照
して、従来の高周波帯増幅器について概説する(第1の
従来技術と呼ぶ)。図示の例では、誘電体基板37上に
50Ωマイクロストリップ線路9及び21が形成される
とともに入力整合スタブ46及び出力整合スタブ20が
形成されている。これらマイクロストリップ線路9及び
21と入力整合スタブ46及び出力整合スタブ20とは
整合回路として用いられる。基板37にはトランジスタ
1の実装部周囲に沿って穴開け加工が施されて、取り付
けネジ28によって基板37は共通接地面27上に取り
付けられている。そして、接地用放熱フィン4を有する
トランジスタ1が上述の穴を介して取り付けネジ28に
よって共通接地面27に取り付けられている。トランジ
スタ入力端子2と入力整合スタブ46及びトランジスタ
出力端子3と出力整合スタブ20とはそれぞれ半田接続
されている。
【0003】トランジスタ1には、図示のように、複数
のビア(VIA)ホール39が形成されており、さら
に、接地パターン11及びトランジスタエミッタ接地端
子45を備えている。また、マイクロストリップ線路9
及び21にはそれぞれ電圧カット用チップコンデンサ1
5及び25が配置されている。
のビア(VIA)ホール39が形成されており、さら
に、接地パターン11及びトランジスタエミッタ接地端
子45を備えている。また、マイクロストリップ線路9
及び21にはそれぞれ電圧カット用チップコンデンサ1
5及び25が配置されている。
【0004】さらに、従来の高周波帯増幅器として図5
(b)に示すものも知られている(第2の従来技術と呼
ぶ)。図示の例において、図5(b)に示す例と同一の
構成要素については同一の参照番号を付す。この例では
第1及び第2の誘電体基板6及び17を備えており、第
1の誘電体基板6にマイクロストリップ線路9と入力整
合スタブ46とが形成され、第2の誘電体基板17にマ
イクロストリップ線路21と出力整合スタブ46とが形
成されている。第1及び第2の誘電体基板6及び17は
トランジスタ1を挟んで別々に共通接地面27上に取り
付けられており、トランジスタ入力端子2及びトランジ
スタ出力端子3はそれぞれ入力整合スタブ46及び出力
整合スタブ20に半田接続されている。
(b)に示すものも知られている(第2の従来技術と呼
ぶ)。図示の例において、図5(b)に示す例と同一の
構成要素については同一の参照番号を付す。この例では
第1及び第2の誘電体基板6及び17を備えており、第
1の誘電体基板6にマイクロストリップ線路9と入力整
合スタブ46とが形成され、第2の誘電体基板17にマ
イクロストリップ線路21と出力整合スタブ46とが形
成されている。第1及び第2の誘電体基板6及び17は
トランジスタ1を挟んで別々に共通接地面27上に取り
付けられており、トランジスタ入力端子2及びトランジ
スタ出力端子3はそれぞれ入力整合スタブ46及び出力
整合スタブ20に半田接続されている。
【0005】
【発明が解決しようとする課題】上述の第1の従来技術
において、トランジスタ1との各種整合状態をとるた
め、トランジスタ入出力端子2及び3直近の基板上には
分布あるいは集中定数を用いた主要整合回路を配置する
必要がある。通常、誘電体基板基板6,17,及び37
裏面の接地導体を共通接地面27へ密着する際には、前
述のように、はネジ締めを用いているから、トランジス
タ入出力端子2及び3直近の入力整合スタブ46及び出
力整合スタブ20を避けてネジ28を配置せざるを得な
い。
において、トランジスタ1との各種整合状態をとるた
め、トランジスタ入出力端子2及び3直近の基板上には
分布あるいは集中定数を用いた主要整合回路を配置する
必要がある。通常、誘電体基板基板6,17,及び37
裏面の接地導体を共通接地面27へ密着する際には、前
述のように、はネジ締めを用いているから、トランジス
タ入出力端子2及び3直近の入力整合スタブ46及び出
力整合スタブ20を避けてネジ28を配置せざるを得な
い。
【0006】このため、ネジの位置は必然的にトランジ
スタ入出力端子2及び3から離れることになる。従っ
て、図6に示すように、トランジスタ入出力端子2及び
3の直下の基板端面に位置する裏面接地導体8及び19
と共通接地面27との電気的接地を得るため接触が弱く
なる(図6において接触点35で示す)。
スタ入出力端子2及び3から離れることになる。従っ
て、図6に示すように、トランジスタ入出力端子2及び
3の直下の基板端面に位置する裏面接地導体8及び19
と共通接地面27との電気的接地を得るため接触が弱く
なる(図6において接触点35で示す)。
【0007】加えて、基板裏面の表面処理(半田コー
ト、半田メッキ等)及び共通接地面の平面度粗さも相ま
って、基板不連続部において電気的接地状態の不連続性
・不確実性が生じるばかりでなく、温度変化によって不
安定な接触が発生する。
ト、半田メッキ等)及び共通接地面の平面度粗さも相ま
って、基板不連続部において電気的接地状態の不連続性
・不確実性が生じるばかりでなく、温度変化によって不
安定な接触が発生する。
【0008】このような不安定な接触が生じると、図6
に示すように、高周波的接地リターン電流29の流れは
トランジスタ入出力接続部裏面8,19付近の接地経路
の不連続性でフォワード電流30より長い経路を辿るこ
とになり、等価2端子対回路で表現すると、図7に示す
ように、整合条件としては重要な部分であるトランジス
タ入出力端子2及び3直近の接地リターン経路に寄生イ
ンダクタンス36が負荷され、かつ、温度及び組み立て
時の接触不安定性(図6において接触点35の不確実
性)によって、このインダクタンス値自体が不安定に振
る舞い、これによって、整合状態が変化する。これによ
って、増幅器において利得・パワー・雑音変動及び周波
数特性変動、温度変動、諸特性の非再現性、並びに不要
発振が引き起される。
に示すように、高周波的接地リターン電流29の流れは
トランジスタ入出力接続部裏面8,19付近の接地経路
の不連続性でフォワード電流30より長い経路を辿るこ
とになり、等価2端子対回路で表現すると、図7に示す
ように、整合条件としては重要な部分であるトランジス
タ入出力端子2及び3直近の接地リターン経路に寄生イ
ンダクタンス36が負荷され、かつ、温度及び組み立て
時の接触不安定性(図6において接触点35の不確実
性)によって、このインダクタンス値自体が不安定に振
る舞い、これによって、整合状態が変化する。これによ
って、増幅器において利得・パワー・雑音変動及び周波
数特性変動、温度変動、諸特性の非再現性、並びに不要
発振が引き起される。
【0009】また、第2の従来技術のように、ディスク
リート・トランジスタ1の信号入出力端子2及び3両端
のエミッタ接地端子45を第2の誘電体基板17の裏面
導体に直接半田付け接続する例もあるが、一旦、トラン
ジスタ1と誘電体基板17とを仮組みしなければなら
ず、この組み立て性は悪く、共通接地面27で基板17
裏面のエミッタ端子45の半田付け部を避けるため複雑
な構造となってしまう。
リート・トランジスタ1の信号入出力端子2及び3両端
のエミッタ接地端子45を第2の誘電体基板17の裏面
導体に直接半田付け接続する例もあるが、一旦、トラン
ジスタ1と誘電体基板17とを仮組みしなければなら
ず、この組み立て性は悪く、共通接地面27で基板17
裏面のエミッタ端子45の半田付け部を避けるため複雑
な構造となってしまう。
【0010】さらに、トランジスタ・パッケージ形状に
よっては、この手法を使用して副次的に接地リターン経
路を最小とするができず、従って、汎用性に欠ける。
よっては、この手法を使用して副次的に接地リターン経
路を最小とするができず、従って、汎用性に欠ける。
【0011】上述のように、従来の高周波帯増幅器で
は、ディスクリート・トランジスタの整合をとる際、主
要整合回路をトランジスタ入出力接続部の直近に配置す
る必要性があるにもかかわらず、取り付けのためのネジ
位置を必然的に入出力接続部から離して配置せざるを得
ず、その結果、接地の重要性の高い入出力整合回路部裏
面の接地が甘くなり(弱くなり)、整合状態が不安定と
なる。
は、ディスクリート・トランジスタの整合をとる際、主
要整合回路をトランジスタ入出力接続部の直近に配置す
る必要性があるにもかかわらず、取り付けのためのネジ
位置を必然的に入出力接続部から離して配置せざるを得
ず、その結果、接地の重要性の高い入出力整合回路部裏
面の接地が甘くなり(弱くなり)、整合状態が不安定と
なる。
【0012】つまり、従来の高周波帯増幅器では、ディ
スクリート・トランジスタ入出力整合回路を配したマイ
クロストリップ基板(誘電体基板)の裏面接地導体を共
通接地面へ密着する際、ネジ締めを用いているから、整
合に対して重要である入出力接続部直下の基板裏面接地
導体と共通接地面との電気的接地が不連続・不安定とな
り増幅器諸特性を不安定とするという問題点がある。
スクリート・トランジスタ入出力整合回路を配したマイ
クロストリップ基板(誘電体基板)の裏面接地導体を共
通接地面へ密着する際、ネジ締めを用いているから、整
合に対して重要である入出力接続部直下の基板裏面接地
導体と共通接地面との電気的接地が不連続・不安定とな
り増幅器諸特性を不安定とするという問題点がある。
【0013】加えて、従来の高周波帯増幅器では、特殊
形状パッケージ及び端子配置のトランジスタを用いてい
るから、エミッタ接地端子を整合用基板裏面の接地導体
に直接半田付して、副次的に整合部接地連続性を図って
いるが、前述のように、組み立て性が悪く、しかも機構
的にも複雑となるという問題点がある。
形状パッケージ及び端子配置のトランジスタを用いてい
るから、エミッタ接地端子を整合用基板裏面の接地導体
に直接半田付して、副次的に整合部接地連続性を図って
いるが、前述のように、組み立て性が悪く、しかも機構
的にも複雑となるという問題点がある。
【0014】本発明の目的は、増幅器各特性及び性能が
安定良好な高周波帯増幅器を提供することにある。
安定良好な高周波帯増幅器を提供することにある。
【0015】本発明の他の目的は、温度による特性変化
及び組み立てによるバラツキを最小限に抑えることので
きる高周波帯増幅器を提供することにある。
及び組み立てによるバラツキを最小限に抑えることので
きる高周波帯増幅器を提供することにある。
【0016】本発明の他の目的は信頼性の高い高周波帯
増幅器を提供することにある。
増幅器を提供することにある。
【0017】
【課題を解決するための手段】本発明による高周波帯増
幅器は、共通接地面部材上に電気的接地端子としての機
能を有する放熱フィンを密着させて取り付けられたディ
スクリート・トランジスタと、マイクロストリップ構成
のトランジスタ入力整合回路を有し上記の共通接地面部
材上に実装される第1の誘電体基板と、マイクロストリ
ップ構成のトランジスタ出力整合回路を有し上記の共通
接地面部材上に実装される第2の誘電体基板とを有し、
トランジスタの入出力端子をそれぞれ上記のトランジス
タ入出力整合回路に接続して増幅器を構成するものであ
り、第1の誘電体基板の裏面接地導体と共通接地面部材
との間から接地用放熱フィンと共通接地面部材との間を
経て第2の誘電体基板の裏面接地導体と共通接地面部材
との間に亘って連続して1枚の薄膜導電性シートを挿入
し、第1の誘電体基板、放熱フィン、及び第2の誘電体
基板をネジを用いて薄膜導電性シートを介して共通接地
面に密着させ固定し、これによって、薄膜導電性シート
を圧着・固定することを特徴としている。
幅器は、共通接地面部材上に電気的接地端子としての機
能を有する放熱フィンを密着させて取り付けられたディ
スクリート・トランジスタと、マイクロストリップ構成
のトランジスタ入力整合回路を有し上記の共通接地面部
材上に実装される第1の誘電体基板と、マイクロストリ
ップ構成のトランジスタ出力整合回路を有し上記の共通
接地面部材上に実装される第2の誘電体基板とを有し、
トランジスタの入出力端子をそれぞれ上記のトランジス
タ入出力整合回路に接続して増幅器を構成するものであ
り、第1の誘電体基板の裏面接地導体と共通接地面部材
との間から接地用放熱フィンと共通接地面部材との間を
経て第2の誘電体基板の裏面接地導体と共通接地面部材
との間に亘って連続して1枚の薄膜導電性シートを挿入
し、第1の誘電体基板、放熱フィン、及び第2の誘電体
基板をネジを用いて薄膜導電性シートを介して共通接地
面に密着させ固定し、これによって、薄膜導電性シート
を圧着・固定することを特徴としている。
【0018】本発明によれば、第1の誘電体基板の入力
整合回路付近の裏面接地導体の端面、接地用放熱フィン
裏面全体、及び第2の誘電体基板の出力整合回路付近の
裏面接地導体の端面が1枚の薄膜導電性シートによって
連続する。つまり、第1及び第2の誘電体基板とトラン
ジスタとを共通接地面部材へネジ締めすると、薄膜導電
性シートが圧着され、これによって、薄膜導電性シート
を介して第1及び第2の誘電体基板とトランジスタとの
圧着接触が得られる。そして、高周波接地状態としては
トランジスタを含む入出力に渡って安定して連続とな
る。
整合回路付近の裏面接地導体の端面、接地用放熱フィン
裏面全体、及び第2の誘電体基板の出力整合回路付近の
裏面接地導体の端面が1枚の薄膜導電性シートによって
連続する。つまり、第1及び第2の誘電体基板とトラン
ジスタとを共通接地面部材へネジ締めすると、薄膜導電
性シートが圧着され、これによって、薄膜導電性シート
を介して第1及び第2の誘電体基板とトランジスタとの
圧着接触が得られる。そして、高周波接地状態としては
トランジスタを含む入出力に渡って安定して連続とな
る。
【0019】さらに、接地不連続部において薄膜導電性
シートが挿入圧着され、接地不連続部が解消することに
なる。つまり、第1の誘電体基板の裏面接地端と共通接
地面部材との間隙及び第2の誘電体基板の裏面接地端と
共通接地面部材との間隙を圧着された導電シートが吸収
することになる。これによって、第1及び第2の誘電体
基板とトランジスタの共通接地連続性が確保され、増幅
器の最適整合状態の安定化が実現できる。
シートが挿入圧着され、接地不連続部が解消することに
なる。つまり、第1の誘電体基板の裏面接地端と共通接
地面部材との間隙及び第2の誘電体基板の裏面接地端と
共通接地面部材との間隙を圧着された導電シートが吸収
することになる。これによって、第1及び第2の誘電体
基板とトランジスタの共通接地連続性が確保され、増幅
器の最適整合状態の安定化が実現できる。
【0020】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。
て説明する。
【0021】図1を参照して、図示のディスクリート・
トランジスタ1は、後述するように、共通接地面27上
に電気的接地端子としての機能を有する放熱フィン4を
密着させて取り付けることができる。第1の誘電体基板
6にはマイクロストリップ構成を含むトランジスタ入力
整合回路が設けられており、この第1の誘電体基板6は
共通接地面27上に実装される。つまり、第1の誘電体
基板6には50Ωマイクロストリップ線路9及び入力整
合用チップコンデンサ10が形成されている。同様に、
第2の誘電体基板17にはマイクロストリップ構成を含
むトランジスタ出力整合回路が設けられており、この第
2の誘電体基板17は共通接地面27上に実装される。
つまり、第2の誘電体基板17には出力整合スタブ20
及び50Ωマイクロストリップ線路21が形成されてい
る。
トランジスタ1は、後述するように、共通接地面27上
に電気的接地端子としての機能を有する放熱フィン4を
密着させて取り付けることができる。第1の誘電体基板
6にはマイクロストリップ構成を含むトランジスタ入力
整合回路が設けられており、この第1の誘電体基板6は
共通接地面27上に実装される。つまり、第1の誘電体
基板6には50Ωマイクロストリップ線路9及び入力整
合用チップコンデンサ10が形成されている。同様に、
第2の誘電体基板17にはマイクロストリップ構成を含
むトランジスタ出力整合回路が設けられており、この第
2の誘電体基板17は共通接地面27上に実装される。
つまり、第2の誘電体基板17には出力整合スタブ20
及び50Ωマイクロストリップ線路21が形成されてい
る。
【0022】トランジスタ入出力端子2及び3はそれぞ
れマイクロストリップ線路9及び出力整合スタブ20と
接続され、これによって、増幅器が構成される。
れマイクロストリップ線路9及び出力整合スタブ20と
接続され、これによって、増幅器が構成される。
【0023】図示のように、1枚の薄膜導電性シート5
が、第1の誘電体基板6の裏面接地導体8と共通接地面
27との間からトランジスタ接地用放熱フィン4の裏面
と共通接地面27との間を経て、第2の誘電体基板17
の裏面接地導体19と共通接地面27との間に渡って連
続的に挿入されており、第1の誘電体基板6、トランジ
スタ放熱フィン4、及び第2の誘電体基板17がネジ2
8によって前述したように挿入された薄膜導電性シート
5ととともに共通接地面27に共締め密着させられてい
る。つまり、シート5はネジ28によって圧着・固定さ
れた形態となっている。
が、第1の誘電体基板6の裏面接地導体8と共通接地面
27との間からトランジスタ接地用放熱フィン4の裏面
と共通接地面27との間を経て、第2の誘電体基板17
の裏面接地導体19と共通接地面27との間に渡って連
続的に挿入されており、第1の誘電体基板6、トランジ
スタ放熱フィン4、及び第2の誘電体基板17がネジ2
8によって前述したように挿入された薄膜導電性シート
5ととともに共通接地面27に共締め密着させられてい
る。つまり、シート5はネジ28によって圧着・固定さ
れた形態となっている。
【0024】ここで、図2も参照して、誘電体基板入力
端子16より与えられた信号はマイクロストリップ線路
9、電圧カット用コンデンサ15、及び入力側整合回路
(入力整合用チップコンデンサ)10を経て、ディスク
リート・トランジスタ入力端子2の接続部よりトランジ
スタ1に入力される。
端子16より与えられた信号はマイクロストリップ線路
9、電圧カット用コンデンサ15、及び入力側整合回路
(入力整合用チップコンデンサ)10を経て、ディスク
リート・トランジスタ入力端子2の接続部よりトランジ
スタ1に入力される。
【0025】トランジスタ1にて増幅された信号(増幅
信号)は、トランジスタ出力端子3の接続部から第2の
誘電体基板17上の出力整合スタブ20及びマイクロス
トリップ線路21、及び電圧カット用コンデンサ25を
経て、出力端子26へ出力される。
信号)は、トランジスタ出力端子3の接続部から第2の
誘電体基板17上の出力整合スタブ20及びマイクロス
トリップ線路21、及び電圧カット用コンデンサ25を
経て、出力端子26へ出力される。
【0026】この際、トランジスタ1の入出力端近傍に
配置された入力整合用チップコンデンサ10及び出力整
合スタブ20(入力整合用チップコンデンサ及び出力整
合スタブはともに整合回路と呼ばれるかもしれない)
は、増幅器の目的によって通常50Ωの特性インピーダ
ンスを有するマイクロストリップ線路9及び21に対し
て利得整合、パワー整合、効率整合、歪整合、雑音整合
等をとるように分布定数あるいは集中定数にて構成され
ており、整合回路10及び20とトランジスタ1が相互
に作用して所要の特性が得られる。
配置された入力整合用チップコンデンサ10及び出力整
合スタブ20(入力整合用チップコンデンサ及び出力整
合スタブはともに整合回路と呼ばれるかもしれない)
は、増幅器の目的によって通常50Ωの特性インピーダ
ンスを有するマイクロストリップ線路9及び21に対し
て利得整合、パワー整合、効率整合、歪整合、雑音整合
等をとるように分布定数あるいは集中定数にて構成され
ており、整合回路10及び20とトランジスタ1が相互
に作用して所要の特性が得られる。
【0027】第1の誘電体基板6及び17の裏面は入出
力整合回路10及び20の裏面を含み全面接地導体面と
なっており、挿入薄膜導電性シート5との圧着ネジ止め
によって、薄膜導電性シート5と第1及び第2の誘電体
6及び17の基板裏面導体面819とが電気的に接地さ
れている。さらに、トランジスタ1は薄膜導電性シート
5を間に挟んで放熱フィン4の共通接地面27へネジ止
め(共締め)されているから、放熱フィン4と薄膜導電
性シート5と間で電気的に接地されている。つまり、挿
入された1枚の薄膜導電シート5を介して、第1及び第
2の誘電体基板6及び17のトランジスタ入出力部裏面
接地部8及び19とトランジスタ1との電気的接地が断
続することなく最短な経路で繋がる。
力整合回路10及び20の裏面を含み全面接地導体面と
なっており、挿入薄膜導電性シート5との圧着ネジ止め
によって、薄膜導電性シート5と第1及び第2の誘電体
6及び17の基板裏面導体面819とが電気的に接地さ
れている。さらに、トランジスタ1は薄膜導電性シート
5を間に挟んで放熱フィン4の共通接地面27へネジ止
め(共締め)されているから、放熱フィン4と薄膜導電
性シート5と間で電気的に接地されている。つまり、挿
入された1枚の薄膜導電シート5を介して、第1及び第
2の誘電体基板6及び17のトランジスタ入出力部裏面
接地部8及び19とトランジスタ1との電気的接地が断
続することなく最短な経路で繋がる。
【0028】薄膜導電シート5と各接地面との電気的接
触については、薄膜導電シート5の材質として適度な厚
みを有する軟質導電材を用いることにより、トランジス
タ入出力用整合回路10,20から離れたネジ位置であ
っても、薄膜導電シート5の圧着によって薄膜導電シー
ト5の厚みが基板端面(第1の基板出力端及び第2の基
板入力端)7及び18に位置する裏面接地導体8及び1
9の表面処理を含む平面度粗さ及びネジ締めの際の基板
たわみとトランジスタ放熱フィン4接地裏面の平面度粗
さとを吸収する。この結果、共通接地面27の平面度粗
さが多少あったとしても、薄膜導電シート5によってほ
ぼ確実な電気的接地を第1の誘電体基板6からトランジ
スタ1を経て第2の誘電体基板17まで連続して確保さ
せることができる。
触については、薄膜導電シート5の材質として適度な厚
みを有する軟質導電材を用いることにより、トランジス
タ入出力用整合回路10,20から離れたネジ位置であ
っても、薄膜導電シート5の圧着によって薄膜導電シー
ト5の厚みが基板端面(第1の基板出力端及び第2の基
板入力端)7及び18に位置する裏面接地導体8及び1
9の表面処理を含む平面度粗さ及びネジ締めの際の基板
たわみとトランジスタ放熱フィン4接地裏面の平面度粗
さとを吸収する。この結果、共通接地面27の平面度粗
さが多少あったとしても、薄膜導電シート5によってほ
ぼ確実な電気的接地を第1の誘電体基板6からトランジ
スタ1を経て第2の誘電体基板17まで連続して確保さ
せることができる。
【0029】上述のような構成によって、図2に示すよ
うに、高周波的接地リターン電流29は第1の基板出力
端7及び第2の基板入力端18付近の接地経路において
最短かつ連続的な繋りに沿って流れることになり、従来
のように、等価2端子対表現をした際において、第1の
基板出力端7及び第2の基板入力端18直近の接地リタ
ーンに対して寄生インダクタンス36の負荷は発生しな
くなる。これより、温度及び組み立て時の接触不安定性
により寄生インダクタンス36が不安定に振る舞うこと
がなく、安定かつ最適な入出力整合状態が常に得られ
る。
うに、高周波的接地リターン電流29は第1の基板出力
端7及び第2の基板入力端18付近の接地経路において
最短かつ連続的な繋りに沿って流れることになり、従来
のように、等価2端子対表現をした際において、第1の
基板出力端7及び第2の基板入力端18直近の接地リタ
ーンに対して寄生インダクタンス36の負荷は発生しな
くなる。これより、温度及び組み立て時の接触不安定性
により寄生インダクタンス36が不安定に振る舞うこと
がなく、安定かつ最適な入出力整合状態が常に得られ
る。
【0030】従って、増幅器の利得・パワー・雑音・歪
・効率等の周波数特性及び温度に対する異常な変動、不
要発振がない再現性の良い安定した増幅状態が得られ
る。
・効率等の周波数特性及び温度に対する異常な変動、不
要発振がない再現性の良い安定した増幅状態が得られ
る。
【0031】再び、図1を参照して、本発明による高周
波帯増幅器の具体例について説明する。ここでは、S帯
(2660〜2690MHz帯)高出力増幅器とし、第
1の誘電体基板6は比誘電率q=4.8で、誘電正接t
anδ=0.0167、厚み1.6mmのガラスエポキ
シ基板を用いた。この第1の誘電体基板6上に50Ωイ
ンピーダンスの入力端子16より幅2mmの特性インピ
ーダンス50Ωのマイクロストリップ線路9を形成する
とともにトランジスタ1の入力利得整合を目した整合回
路を0.5pFと1pFのチップコンデンサ10を導電
パターン11に搭載した。なお接地パターン11には裏
面接地導体とをつなぐVIAホール39が設られてい
る。
波帯増幅器の具体例について説明する。ここでは、S帯
(2660〜2690MHz帯)高出力増幅器とし、第
1の誘電体基板6は比誘電率q=4.8で、誘電正接t
anδ=0.0167、厚み1.6mmのガラスエポキ
シ基板を用いた。この第1の誘電体基板6上に50Ωイ
ンピーダンスの入力端子16より幅2mmの特性インピ
ーダンス50Ωのマイクロストリップ線路9を形成する
とともにトランジスタ1の入力利得整合を目した整合回
路を0.5pFと1pFのチップコンデンサ10を導電
パターン11に搭載した。なお接地パターン11には裏
面接地導体とをつなぐVIAホール39が設られてい
る。
【0032】トランジスタ1としては、高出力増幅素子
であり、ネジ穴付き放熱フィン4がソース接地を兼ねる
ディスクリートGaAs高出力電界効果トランジスタを
用いた。従って、第1の誘電体基板6へは(トランジス
タGate(ゲート))入力端子2が半田付けで接続さ
れており、第1の誘電体基板6上の50Ωマイクロスト
リップ線路9の一端には幅0.18mmで当刻帯域周波
数(2.6GHz)の1/4波長線路12を結合させ
て、他端には1000pFのチップコンデンサ13を用
いてRF短絡状態を形成している。これによって、50
Ωマイクロストリップ線路9からはRF開放と見なされ
るバイアスフィード線路を構成してGateバイアスを
供給している。
であり、ネジ穴付き放熱フィン4がソース接地を兼ねる
ディスクリートGaAs高出力電界効果トランジスタを
用いた。従って、第1の誘電体基板6へは(トランジス
タGate(ゲート))入力端子2が半田付けで接続さ
れており、第1の誘電体基板6上の50Ωマイクロスト
リップ線路9の一端には幅0.18mmで当刻帯域周波
数(2.6GHz)の1/4波長線路12を結合させ
て、他端には1000pFのチップコンデンサ13を用
いてRF短絡状態を形成している。これによって、50
Ωマイクロストリップ線路9からはRF開放と見なされ
るバイアスフィード線路を構成してGateバイアスを
供給している。
【0033】符号14は外部からのGate用負荷圧印
加点を示し、印加されたGate負荷圧が入力側外部回
路にかからないように、10pFの電圧カットコンデン
サ15がマイクロストリップ線路9に直列に挿入されて
いる。
加点を示し、印加されたGate負荷圧が入力側外部回
路にかからないように、10pFの電圧カットコンデン
サ15がマイクロストリップ線路9に直列に挿入されて
いる。
【0034】第2の誘電体基板17には(トランジスタ
Drain(ドレイン))出力端子3が半田付けで接続
されており、トランジスタ放熱フィン4がSource
(ソース)となって接地されている。
Drain(ドレイン))出力端子3が半田付けで接続
されており、トランジスタ放熱フィン4がSource
(ソース)となって接地されている。
【0035】出力パワーを落とさないように、第2の誘
電体基板17は出力パワー整合回路(出力整合スタブ)
20から出力端子26へ信号を導くため、誘電正接の低
い(tanδ=0.0058)低ロステフロン・グラス
ファイバー基板が用いられる。ちなみに、第1の誘電体
基板6のロスは0.03dB/cmであり、第2の誘電
体基板17のロスは0.01dB/cmである。
電体基板17は出力パワー整合回路(出力整合スタブ)
20から出力端子26へ信号を導くため、誘電正接の低
い(tanδ=0.0058)低ロステフロン・グラス
ファイバー基板が用いられる。ちなみに、第1の誘電体
基板6のロスは0.03dB/cmであり、第2の誘電
体基板17のロスは0.01dB/cmである。
【0036】第2の誘電体基板17の比誘電率εr は
2.55、厚みは0.8mmであり、第2の誘電体基板
17上にはトランジスタ出力パワー整合を目した整合回
路20を分布定数的オープン(open)スタブで実現
し、特性インピーダンス50Ωに整合の後、幅2mmの
50Ωマイクロストリップ線路21を用いて出力端子2
6へ導いている。
2.55、厚みは0.8mmであり、第2の誘電体基板
17上にはトランジスタ出力パワー整合を目した整合回
路20を分布定数的オープン(open)スタブで実現
し、特性インピーダンス50Ωに整合の後、幅2mmの
50Ωマイクロストリップ線路21を用いて出力端子2
6へ導いている。
【0037】なお、第1の誘電体基板6と同様に、第2
の誘電体基板17上の50Ωマイクロストリップ線路2
1の一端には幅1mmで当該周波数(2.6GHz)の
1/4波長線路22を結合させ、他端には、1000p
Fのチップコンデンサ23を用いてRF短絡状態を形成
している。これによって、50Ωマイクロストリップ線
路21からはRF開放と見なせるバイアスフィード線路
を構成しDrainバイアスを供給している。なお、2
4は外部からのDrain用正電圧印加点を示し、入力
と同様に、印加されたDrain正電圧が出力側外部回
路にかからないように、10pFの電圧カットコンデン
サ25がマイクロストリップ線路21に直列に挿入され
ている。
の誘電体基板17上の50Ωマイクロストリップ線路2
1の一端には幅1mmで当該周波数(2.6GHz)の
1/4波長線路22を結合させ、他端には、1000p
Fのチップコンデンサ23を用いてRF短絡状態を形成
している。これによって、50Ωマイクロストリップ線
路21からはRF開放と見なせるバイアスフィード線路
を構成しDrainバイアスを供給している。なお、2
4は外部からのDrain用正電圧印加点を示し、入力
と同様に、印加されたDrain正電圧が出力側外部回
路にかからないように、10pFの電圧カットコンデン
サ25がマイクロストリップ線路21に直列に挿入され
ている。
【0038】第1の誘電体基板6のトランジスタ入力接
続部に近い端(第1の基板出力端)7の裏面で、銅素地
に半田コート表面処理された接地導体8と共通接地面2
7として用いられる取り付け用アルミ製鋳物筐体上面と
の間より、銅素地に金メッキしたトランジスタ・ソース
接地用放熱フィン4の裏面とアルミ製鋳物筐体の上面と
の間を経て、第2の誘電体基板17のトランジスタ出力
接続部に近い端(第2の基板入力端)18の裏面で同様
に銅素地に半田コート表面処理された接地導体19とア
ルミ製筐体の上面との間に渡って、連続した1枚の大き
さ2cm×2cmで厚み0.4mmの薄膜導電シート5
を挿入した後、第1の誘電体基板6、トランジスタ放熱
フィン4、第2の誘電体基板17に設けられた取り付け
用ネジ穴を用いて、2.3mm直径のネジ28にてアル
ミ製筐体に共締めして密着させる。
続部に近い端(第1の基板出力端)7の裏面で、銅素地
に半田コート表面処理された接地導体8と共通接地面2
7として用いられる取り付け用アルミ製鋳物筐体上面と
の間より、銅素地に金メッキしたトランジスタ・ソース
接地用放熱フィン4の裏面とアルミ製鋳物筐体の上面と
の間を経て、第2の誘電体基板17のトランジスタ出力
接続部に近い端(第2の基板入力端)18の裏面で同様
に銅素地に半田コート表面処理された接地導体19とア
ルミ製筐体の上面との間に渡って、連続した1枚の大き
さ2cm×2cmで厚み0.4mmの薄膜導電シート5
を挿入した後、第1の誘電体基板6、トランジスタ放熱
フィン4、第2の誘電体基板17に設けられた取り付け
用ネジ穴を用いて、2.3mm直径のネジ28にてアル
ミ製筐体に共締めして密着させる。
【0039】なお、第1の誘電体基板6及び第2の誘電
体基板17ともに3cm×2cmの寸法であり、トラン
ジスタ1の外形は6mm×17mm角である。入出力端
7及び18とトランジスタ1の間隙は最大0.3mmと
している。
体基板17ともに3cm×2cmの寸法であり、トラン
ジスタ1の外形は6mm×17mm角である。入出力端
7及び18とトランジスタ1の間隙は最大0.3mmと
している。
【0040】図2も参照して、前述のように、挿入され
た軟質導電性を有する1枚の薄膜導電シート5を挟んで
第1及び第2の誘電体基板6及び17上からアルミ鋳物
筐体へネジ止めを行うとともに薄膜導電シート5を挟ん
でトランジスタ1をアルミ筐体27へネジ止めすると、
前述のように、薄膜導電シート5が圧着される。
た軟質導電性を有する1枚の薄膜導電シート5を挟んで
第1及び第2の誘電体基板6及び17上からアルミ鋳物
筐体へネジ止めを行うとともに薄膜導電シート5を挟ん
でトランジスタ1をアルミ筐体27へネジ止めすると、
前述のように、薄膜導電シート5が圧着される。
【0041】1枚の薄膜導電シート5を介して第1及び
第2の誘電体基板6及び17のトランジスタ入出力整合
回路10及び20の近傍裏面に位置する接地導体8及び
19とトランジスタ放熱用フィン4との電気的接地は連
続かつ最短な経路により繋がる。
第2の誘電体基板6及び17のトランジスタ入出力整合
回路10及び20の近傍裏面に位置する接地導体8及び
19とトランジスタ放熱用フィン4との電気的接地は連
続かつ最短な経路により繋がる。
【0042】基板上のネジ位置が入出力整合回路10及
び20により表面トランジスタ接続部より離れている
が、薄膜導電シート5と各接地面との電気的接触は、薄
膜導電シート5の厚み(0.4mm)と圧着時の軟性が
各基板裏面の接地導体8及び19とアルミ筐体の平面度
粗さを吸収する。
び20により表面トランジスタ接続部より離れている
が、薄膜導電シート5と各接地面との電気的接触は、薄
膜導電シート5の厚み(0.4mm)と圧着時の軟性が
各基板裏面の接地導体8及び19とアルミ筐体の平面度
粗さを吸収する。
【0043】ここで、第1及び第2の誘電体基板6及び
17の裏面半田コート処理による表面粗さは通常最大
0.2mmであり、アルミ製鋳物筐体の上面を特に2次
加工平坦化処理しない場合の平面度が最大0.6mmで
あることを考慮すると、計0.8mmの最大間隙を埋め
る処置が必要である。
17の裏面半田コート処理による表面粗さは通常最大
0.2mmであり、アルミ製鋳物筐体の上面を特に2次
加工平坦化処理しない場合の平面度が最大0.6mmで
あることを考慮すると、計0.8mmの最大間隙を埋め
る処置が必要である。
【0044】薄膜導電シート5の圧着時のこれら間隙へ
の充填率を50%と置けば、厚み0.4mmの薄膜導電
シート5を挿入圧着すれば、図2に示すように、合わせ
面間隙による点接触状態は解消され、基板裏面の接地導
体8及び19と薄膜導電シート5との面による確実な電
気的接触が図れることになる。
の充填率を50%と置けば、厚み0.4mmの薄膜導電
シート5を挿入圧着すれば、図2に示すように、合わせ
面間隙による点接触状態は解消され、基板裏面の接地導
体8及び19と薄膜導電シート5との面による確実な電
気的接触が図れることになる。
【0045】また、基板たわみを考慮した場合には、各
々基板端横手方向2cmに対する最大許容たわみを3%
とすると、0.6mmのそりとなり、これをネジ位置間
ピッチ13mmで圧着すると、ピッチ間間隙は最大でも
0.4mm以下に圧縮される。この結果、同様にして、
0.4mm厚半田シート5の圧着によって十分そりによ
る間隙を吸収することができる。
々基板端横手方向2cmに対する最大許容たわみを3%
とすると、0.6mmのそりとなり、これをネジ位置間
ピッチ13mmで圧着すると、ピッチ間間隙は最大でも
0.4mm以下に圧縮される。この結果、同様にして、
0.4mm厚半田シート5の圧着によって十分そりによ
る間隙を吸収することができる。
【0046】また、トランジスタ1の放熱フィン4の接
地裏面の表面粗さは元々精度良く50μm以下であり、
アルミ鋳物筺体の上面平面粗さは最大0.6mmである
から、合わせ時の間隙は、当然第1及び第2の誘電体基
板6及び17とアルミ鋳物筺体の場合よりは少ない。こ
のため、厚み0.4mmの薄膜導電シート5の挿入圧着
でトランジスタ放熱フィン4の裏面と薄膜導電シート5
との面による電気的接触は言うまでもなく、トランジス
タ放熱用フィン4からアルミ筺体への熱抵抗も低く抑え
られ、良好な放熱状態を維持することができる。
地裏面の表面粗さは元々精度良く50μm以下であり、
アルミ鋳物筺体の上面平面粗さは最大0.6mmである
から、合わせ時の間隙は、当然第1及び第2の誘電体基
板6及び17とアルミ鋳物筺体の場合よりは少ない。こ
のため、厚み0.4mmの薄膜導電シート5の挿入圧着
でトランジスタ放熱フィン4の裏面と薄膜導電シート5
との面による電気的接触は言うまでもなく、トランジス
タ放熱用フィン4からアルミ筺体への熱抵抗も低く抑え
られ、良好な放熱状態を維持することができる。
【0047】以上説明したように、1枚の薄膜導電シー
ト5を介して電気的接地の連続性が確保される。これに
よって、図2に示すように、高周波的接地リターン電流
29は最短かつ連続した繋りに沿って流れ、不要な接地
リターンに対して寄性インダクタンスが発生しない。従
って、安定かつ最適な高出力増幅器特性が確保される。
ト5を介して電気的接地の連続性が確保される。これに
よって、図2に示すように、高周波的接地リターン電流
29は最短かつ連続した繋りに沿って流れ、不要な接地
リターンに対して寄性インダクタンスが発生しない。従
って、安定かつ最適な高出力増幅器特性が確保される。
【0048】上述したS帯(2660〜2690MHz
帯)高出力増幅器の入出力特性について図4を参照して
説明する。
帯)高出力増幅器の入出力特性について図4を参照して
説明する。
【0049】図4(b)は薄膜導電シート5を挿入しな
い従来例の場合を示しており、同一増幅器に対し5回の
再組み立てを行い、各組み立て直後の入出力特性を中心
周波数である2675MHzにて測定しバラツキを示し
たものである。
い従来例の場合を示しており、同一増幅器に対し5回の
再組み立てを行い、各組み立て直後の入出力特性を中心
周波数である2675MHzにて測定しバラツキを示し
たものである。
【0050】図4(a)は本発明の一増幅器に対し、5
回の再組み立てを行った場合の入出力特性であり、従来
例に比べて再現性良く、利得と飽和出力(4dB圧縮
点)ともに組み立てに寄らず安定した値に収束している
ことがわかる。そして、これよって、量産性を要求され
る増幅器に対する構成として極めて有効であることがわ
かる。
回の再組み立てを行った場合の入出力特性であり、従来
例に比べて再現性良く、利得と飽和出力(4dB圧縮
点)ともに組み立てに寄らず安定した値に収束している
ことがわかる。そして、これよって、量産性を要求され
る増幅器に対する構成として極めて有効であることがわ
かる。
【0051】図4(d)は従来例において、入力レベル
+15dBm一定とした際の帯域の出力パワーレベルの
周波数特性を5回の再組み立てで測定したものであり、
図4(c)は本発明について周波数特性の5回のバラツ
キを示したものである。この周波数特性のバラツキを見
ても本発明による増幅器の安定性・再現性の有効性が確
認できる。
+15dBm一定とした際の帯域の出力パワーレベルの
周波数特性を5回の再組み立てで測定したものであり、
図4(c)は本発明について周波数特性の5回のバラツ
キを示したものである。この周波数特性のバラツキを見
ても本発明による増幅器の安定性・再現性の有効性が確
認できる。
【0052】なお、トランジスタ入出力整合回路10及
び20の近傍の基板取り付けネジ28の位置を最適化し
た際、ネジ本数を減らすことも可能であり、この結果、
ネジ28の資材費、筺体上のタップ工事費、第1及び第
2の誘電体基板6及び17に対するネジ穴明け工事費、
及びネジ締めによる組み立て工数を低減できる。これに
よって、増幅器、パネル及びこれを含む装置のコスト削
減が図れる。
び20の近傍の基板取り付けネジ28の位置を最適化し
た際、ネジ本数を減らすことも可能であり、この結果、
ネジ28の資材費、筺体上のタップ工事費、第1及び第
2の誘電体基板6及び17に対するネジ穴明け工事費、
及びネジ締めによる組み立て工数を低減できる。これに
よって、増幅器、パネル及びこれを含む装置のコスト削
減が図れる。
【0053】次に、本発明による高周波帯増幅器の他の
例について説明する。
例について説明する。
【0054】図3を参照して、この例において、図1に
示す構成要素と同一の構成要素について同一の参照番号
が付されている。
示す構成要素と同一の構成要素について同一の参照番号
が付されている。
【0055】図示の例では、薄膜導電性シート5とし
て、半田シートの他に、例えば、インジウムシート、薄
膜銅板、又は薄膜アルミ板が用いられる。さらに、数1
0GHzといった高周波数になるに従って生じる基板ロ
スを考慮して、BTレジン、アルミナ、又はセラミック
を第1又は第2の誘電体基板6又は17に用いるように
してもよい。また、共通接地面材質としてはアルミの他
軽量化を目的としマグネシウム合金による鋳物を用いる
ようにしてもよい。
て、半田シートの他に、例えば、インジウムシート、薄
膜銅板、又は薄膜アルミ板が用いられる。さらに、数1
0GHzといった高周波数になるに従って生じる基板ロ
スを考慮して、BTレジン、アルミナ、又はセラミック
を第1又は第2の誘電体基板6又は17に用いるように
してもよい。また、共通接地面材質としてはアルミの他
軽量化を目的としマグネシウム合金による鋳物を用いる
ようにしてもよい。
【0056】さらに、第1及び第2の誘電体基板6及び
17が完全に独立した2つの基板で構成する他、図3
(a)に示すように、1枚の同材質基板37(ガラス、
エポキシ基板、テフロン・グラスファイバー基板、BT
レジン基板、アルミナ・セラミック基板)を用いてトラ
ンジスタ実装位置に放熱フィン4の外形周囲を穴開けし
て増幅器を構成する場合もある。この場合も、2枚の誘
電体基板を用いた際と同様に、1枚の軟質薄膜導電性シ
ート5を共通接地面27と基板37そしてトランジスタ
1の裏面との間に入出力部に跨がるように挿入する。こ
れによって、連続した電気的接地が確保され、増幅動作
の安定化が図れる。
17が完全に独立した2つの基板で構成する他、図3
(a)に示すように、1枚の同材質基板37(ガラス、
エポキシ基板、テフロン・グラスファイバー基板、BT
レジン基板、アルミナ・セラミック基板)を用いてトラ
ンジスタ実装位置に放熱フィン4の外形周囲を穴開けし
て増幅器を構成する場合もある。この場合も、2枚の誘
電体基板を用いた際と同様に、1枚の軟質薄膜導電性シ
ート5を共通接地面27と基板37そしてトランジスタ
1の裏面との間に入出力部に跨がるように挿入する。こ
れによって、連続した電気的接地が確保され、増幅動作
の安定化が図れる。
【0057】また、図3(b)に示すように、ディスク
リート・トランジスタを高周波モジュール38として適
用することも可能である。ここで、40は入力端子、4
31は出力端子、42及び43は電圧印加端子、44は
接地端子である。
リート・トランジスタを高周波モジュール38として適
用することも可能である。ここで、40は入力端子、4
31は出力端子、42及び43は電圧印加端子、44は
接地端子である。
【0058】なお、本発明による増幅器をN個(Nは2
以上の整数)直列に接続すれば、多段直列接続構成増幅
器として用いることができ、本発明による増幅器をN個
(Nは2以上の整数)並列に接続すれば、多段並列構成
増幅器として用いることができる。さらに、直列接続及
び並列接続を複合的に用いて多段増幅器として用いるよ
うにしてもよい。
以上の整数)直列に接続すれば、多段直列接続構成増幅
器として用いることができ、本発明による増幅器をN個
(Nは2以上の整数)並列に接続すれば、多段並列構成
増幅器として用いることができる。さらに、直列接続及
び並列接続を複合的に用いて多段増幅器として用いるよ
うにしてもよい。
【0059】
【発明の効果】以上説明したように、本発明では、第1
の誘電体基板の裏面接地導体と共通接地面との間から、
トランジスタ接地用放熱フィン裏面と共通接地面との間
を経て、第2の誘電体基板の裏面接地導体と共通接地面
との間に渡って、連続した1枚の薄膜導電性シートを挿
入した上で、第1の誘電体基板、トランジスタ放熱フィ
ン、第2の誘電体基板をネジを使用して共通接地面に密
着させ、シートを圧着・固定するようにしたから、入力
整合回路の裏面接地端と共通接地面及び出力整合回路の
裏面接地端と共通接地面との間隙を圧着された導電シー
トで吸収することができ、その結果、基板取り付けネジ
の位置が入出力整合回路近傍から離れたとしても第1の
誘電体基板の裏面接地導体、トランジスタ接地面、及び
第2の誘電体基板の裏面接地導体の共通接地が確保さ
れ、接地電流リターン経路に対する不要寄性インダクタ
ンスの発生がなくなる。従って、増幅器の整合状態を組
み立て状態又は温度変動による機構的変化に寄らず安定
に保つことができる。
の誘電体基板の裏面接地導体と共通接地面との間から、
トランジスタ接地用放熱フィン裏面と共通接地面との間
を経て、第2の誘電体基板の裏面接地導体と共通接地面
との間に渡って、連続した1枚の薄膜導電性シートを挿
入した上で、第1の誘電体基板、トランジスタ放熱フィ
ン、第2の誘電体基板をネジを使用して共通接地面に密
着させ、シートを圧着・固定するようにしたから、入力
整合回路の裏面接地端と共通接地面及び出力整合回路の
裏面接地端と共通接地面との間隙を圧着された導電シー
トで吸収することができ、その結果、基板取り付けネジ
の位置が入出力整合回路近傍から離れたとしても第1の
誘電体基板の裏面接地導体、トランジスタ接地面、及び
第2の誘電体基板の裏面接地導体の共通接地が確保さ
れ、接地電流リターン経路に対する不要寄性インダクタ
ンスの発生がなくなる。従って、増幅器の整合状態を組
み立て状態又は温度変動による機構的変化に寄らず安定
に保つことができる。
【0060】つまり、本発明では、放熱フィンが接地を
兼ねる構造のディスクリートトランジスタと入出力整合
基板(第1の入力整合誘電体基板と第2の出力整合誘電
体基板)とを共通接地面に各々実装する構成の増幅器に
おいて、トランジスタと入出力整合回路との高周波接地
を簡易なる手法で確実、安定かつ連続的な最短経路で接
続させるようにしたから、トランジスタ入出力整合状態
を最適としてその特性を最大限に引き出した状態を保持
し、増幅器の利得・パワー・雑音・歪・効率等の周波数
特性及び温度に対する異常な変動、不要発振がない再現
性の良い安定した増幅器を構成することができる。
兼ねる構造のディスクリートトランジスタと入出力整合
基板(第1の入力整合誘電体基板と第2の出力整合誘電
体基板)とを共通接地面に各々実装する構成の増幅器に
おいて、トランジスタと入出力整合回路との高周波接地
を簡易なる手法で確実、安定かつ連続的な最短経路で接
続させるようにしたから、トランジスタ入出力整合状態
を最適としてその特性を最大限に引き出した状態を保持
し、増幅器の利得・パワー・雑音・歪・効率等の周波数
特性及び温度に対する異常な変動、不要発振がない再現
性の良い安定した増幅器を構成することができる。
【0061】これによって、量産時の増幅器諸特性のバ
ラツキが抑えられ、生産性向上が図れるとともに、再現
性を確保できるという信頼性を備えることができる。
ラツキが抑えられ、生産性向上が図れるとともに、再現
性を確保できるという信頼性を備えることができる。
【0062】さらに、本発明では、接地面の連続性を確
保するため、トランジスタ等の特殊なパッケージ形状又
は端子配置を用いることなく、1枚の薄膜導電性シート
の追加のみで接地連続性を実現させる。従って、機構的
簡易性、組み立て性、低費用等の量産性の面で優れてい
る。
保するため、トランジスタ等の特殊なパッケージ形状又
は端子配置を用いることなく、1枚の薄膜導電性シート
の追加のみで接地連続性を実現させる。従って、機構的
簡易性、組み立て性、低費用等の量産性の面で優れてい
る。
【0063】つまり、本発明では、ディスクリート・ト
ランジスタ又はモジュール等のパッケージ形状又は端子
配置に寄らず、放熱フィンが接地端子としての機能を有
し共通接地筺体面に直接実装するような構成であれば、
増幅器の安定動作を保証できる点で、簡易かつ安価に汎
用性のある実装形態を提供できる。
ランジスタ又はモジュール等のパッケージ形状又は端子
配置に寄らず、放熱フィンが接地端子としての機能を有
し共通接地筺体面に直接実装するような構成であれば、
増幅器の安定動作を保証できる点で、簡易かつ安価に汎
用性のある実装形態を提供できる。
【0064】また、本発明では、基板裏面の接地導体面
及びトランジスタ放熱フィン接地面と共通接地面との間
に薄膜導電性シートを挿入し圧着固定するようにしたか
ら、特性安定に必要な接地面の連続性を確保するように
基板の裏面及びトランジスタ放熱フィン裏面の平面度粗
さを薄膜導電シートの厚みで吸収することができ、ネジ
締めによる圧力が面として接地面の圧着接続に寄与する
から、ネジ締め本数を減らすことができる。
及びトランジスタ放熱フィン接地面と共通接地面との間
に薄膜導電性シートを挿入し圧着固定するようにしたか
ら、特性安定に必要な接地面の連続性を確保するように
基板の裏面及びトランジスタ放熱フィン裏面の平面度粗
さを薄膜導電シートの厚みで吸収することができ、ネジ
締めによる圧力が面として接地面の圧着接続に寄与する
から、ネジ締め本数を減らすことができる。
【0065】つまり、本発明では、入出力基板を共通接
地筺体面へ取り付ける際、取り付けネジの位置を最適化
するようにしたから、特性の安定を確保しつつ基板取り
付けネジの本数を減らすことができる。その結果、ネジ
資材費、筺体上タップ工事費、基板穴明け工事費、ネジ
締めによる組み立て工数を低減でき、増幅器パネル及び
これを含む装置のコストを削減することができる。
地筺体面へ取り付ける際、取り付けネジの位置を最適化
するようにしたから、特性の安定を確保しつつ基板取り
付けネジの本数を減らすことができる。その結果、ネジ
資材費、筺体上タップ工事費、基板穴明け工事費、ネジ
締めによる組み立て工数を低減でき、増幅器パネル及び
これを含む装置のコストを削減することができる。
【図1】本発明による高周波帯増幅器の一例を示す図で
あり、(a)は上面図、(b)は分解図である。
あり、(a)は上面図、(b)は分解図である。
【図2】図1に示す高周波帯増幅器の動作を説明するた
め断面図である。
め断面図である。
【図3】本発明による高周波帯増幅器の他の例を示す上
面図であり、(a)は一枚の誘電体基板を用いた例を示
す図、(b)はモジュール化した状態を示す図である。
面図であり、(a)は一枚の誘電体基板を用いた例を示
す図、(b)はモジュール化した状態を示す図である。
【図4】図1に示す高周波帯増幅器の入出力特性と出力
レベル周波数特性を従来例ととともに示す図であり、
(a)は本発明による高周波帯増幅器の入出力特性を示
す図、(b)は従来の高周波帯増幅器の入出力特性を示
す図、(c)は本発明による高周波帯増幅器の出力レベ
ル周波数特性を示す図、(d)は従来の高周波帯増幅器
の出力レベル周波数特性を示す図である。
レベル周波数特性を従来例ととともに示す図であり、
(a)は本発明による高周波帯増幅器の入出力特性を示
す図、(b)は従来の高周波帯増幅器の入出力特性を示
す図、(c)は本発明による高周波帯増幅器の出力レベ
ル周波数特性を示す図、(d)は従来の高周波帯増幅器
の出力レベル周波数特性を示す図である。
【図5】従来の高周波帯増幅器の構成を説明するための
上面図である。
上面図である。
【図6】従来の高周波帯増幅器を説明するための断面図
である。
である。
【図7】従来の高周波帯増幅器を説明するための等価2
端子対回路を示す図である。
端子対回路を示す図である。
1 トランジスタ 2 トランジスタ入力端子 3 トランジスタ出力端子 4 トランジスタ放熱用接地フィン 5 薄膜導電性シート 6 第1の誘電体基板 7 第1の基板出力端 8 第1の基板出力端裏面接地導体 9 50Ωマイクロストリップ線路 10 入力整合用チップコンデンサ 11 接地パターン 12 1/4波長線路 13 短絡用チップコンデンサ 14 負電圧印加点 15 電圧カット用チップコンデンサ 16 入力端子 17 第2の誘電体基板 18 第2の基板入力端 19 第2の基板入力端裏面接地導体 20 出力整合スタブ 21 50Ωマイクロストリップ線路 22 1/4波長線路 23 短絡用チップコンデンサ 24 正電圧印加点 25 電圧カット用チップコンデンサ 26 出力端子 27 共通接地面筺体 28 取り付けネジ 29 接地リターン電流経路 30 フォワード電流経路 31 信号源 32 50Ω入力負荷インピーダンス 33 50Ω出力負荷インピーダンス 34 接地 35 接触点 36 寄性インダクタンス 37 基板 38 高周波モジュール 39 VIAホール 40 モジュール入力端子 41 モジュール出力端子 42 モジュール電圧印加端子 43 モジュール電圧印加端子 44 モジュール接地端子 45 トランジスタ・エミッタ接地端子 46 入力整合スタブ
Claims (5)
- 【請求項1】 トランジスタ入力端子、トランジスタ出
力端子、及び接地用放熱フィンを有するトランジスタ
と、トランジスタ入力整合回路を有する第1の誘電体基
板と、トランジスタ出力整合回路を有する第2の誘電体
基板とを備え、前記接地用放熱フィンを共通接地面部材
に密着させて前記トランジスタが実装され、前記第1及
び前記第2の誘電体基板が前記共通接地面部材上に実装
されており、前記第1及び前記第2の誘電体基板の前記
共通接地面部材側にはそれぞれ第1及び第2の接地導体
が形成され、前記トランジスタ入力端子と前記トランジ
スタ入力整合回路とが接続されるとともに前記トランジ
スタ出力端子とトランジスタ出力整合回路とが接続され
た増幅器において、前記第1の接地導体と前記共通接地
面部材との間から前記接地用放熱フィンと前記共通接地
面部材との間を経て前記第2の接地導体と前記共通接地
面部材との間に亘って連続して薄膜導電性シートが挿入
され、前記第1の誘電体基板、前記接地用放熱フィン、
及び前記第2の誘電体基板を前記薄膜導電性シートを介
して前記共通接地面部材に密着させて前記薄膜導電性シ
ートを圧着・固定させたことを特徴とする高周波帯増幅
器。 - 【請求項2】 請求項1に記載された高周波帯増幅器に
おいて、前記トランジスタはエミッタ又はベース接地の
ディスクリート・バイポーラ・トランジスタであること
を特徴とする高周波帯増幅器。 - 【請求項3】 請求項1に記載された高周波帯増幅器に
おいて、前記トランジスタはソース接地のディスクリー
ト・電界効果トランジスタであることを特徴とする高周
波帯増幅器。 - 【請求項4】 請求項1乃至3のいずれかに記載された
高周波帯増幅器において、前記第1及び前記第2の誘電
体基板は同一の誘電体基板であることを特徴とする高周
波帯増幅器。 - 【請求項5】 請求項1乃至4のいずれかに記載された
高周波帯増幅器において、前記トランジスタ入力整合回
路及び前記トランジスタ出力整合回路はそれぞれマイク
ロストリップ線路を備えていることを特徴とする高周波
帯増幅器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8286963A JPH10135749A (ja) | 1996-10-29 | 1996-10-29 | 高周波帯増幅器 |
US08/956,785 US5886574A (en) | 1996-10-29 | 1997-10-23 | High-frequency amplifier |
EP97250322A EP0840443B1 (en) | 1996-10-29 | 1997-10-29 | High-frequency amplifier |
KR1019970056102A KR100262711B1 (ko) | 1996-10-29 | 1997-10-29 | 고주파 증폭기 |
DE69718280T DE69718280T2 (de) | 1996-10-29 | 1997-10-29 | Hochfrequenzverstärker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8286963A JPH10135749A (ja) | 1996-10-29 | 1996-10-29 | 高周波帯増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10135749A true JPH10135749A (ja) | 1998-05-22 |
Family
ID=17711227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8286963A Pending JPH10135749A (ja) | 1996-10-29 | 1996-10-29 | 高周波帯増幅器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5886574A (ja) |
EP (1) | EP0840443B1 (ja) |
JP (1) | JPH10135749A (ja) |
KR (1) | KR100262711B1 (ja) |
DE (1) | DE69718280T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165114A (ja) * | 2004-12-03 | 2006-06-22 | Nec Corp | 半導体素子の実装方法及び実装構造、装置 |
JP2007267026A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 高出力増幅器 |
JP2007300153A (ja) * | 2006-04-27 | 2007-11-15 | Toshiba Corp | マイクロ波回路装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10322141A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器およびそれを用いた無線通信装置 |
US7186726B2 (en) * | 1998-06-30 | 2007-03-06 | Neuromed Pharmaceuticals Ltd. | Preferentially substituted calcium channel blockers |
JP3976297B2 (ja) * | 1999-09-29 | 2007-09-12 | 株式会社ルネサステクノロジ | 高周波回路モジュールおよび通信装置 |
JP2003110049A (ja) | 2001-09-28 | 2003-04-11 | Fujitsu Ten Ltd | 高周波icパッケージ、高周波icパッケージを使用する高周波ユニット及び、その製造方法 |
US6614308B2 (en) * | 2001-10-22 | 2003-09-02 | Infineon Technologies Ag | Multi-stage, high frequency, high power signal amplifier |
EP1986244B1 (en) * | 2002-11-12 | 2017-01-11 | Fujitsu Limited | Mounting structure |
CN101466197B (zh) * | 2007-12-21 | 2012-11-14 | 艾利森电话股份有限公司 | 电路板及设置于其上的功放、双通道收发单元、无线基站 |
RU2686671C1 (ru) * | 2018-04-24 | 2019-04-30 | Открытое акционерное общество "Научно-производственное объединение Ангстрем" | Корпус усилителя мощности |
KR102474542B1 (ko) * | 2022-06-17 | 2022-12-06 | 다온 주식회사 | 무선중계기를 위한 sspa 전력증폭장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3319943C2 (de) * | 1983-06-01 | 1985-08-08 | Siemens AG, 1000 Berlin und 8000 München | Hochfrequenz-Impulsverstärker |
JPS6221618A (ja) * | 1985-07-22 | 1987-01-30 | Hisaka Works Ltd | チ−ズ自動装填方法及び装置 |
JPS63220606A (ja) * | 1987-03-10 | 1988-09-13 | Fujitsu Ltd | マイクロ波モジユ−ルの実装構造 |
FR2644631B1 (fr) * | 1989-03-17 | 1991-05-31 | Labo Electronique Physique | Boitier pour circuit integre hyperfrequences |
US4965526A (en) * | 1989-07-14 | 1990-10-23 | Motorola Inc. | Hybrid amplifier |
JPH0653715A (ja) * | 1992-07-30 | 1994-02-25 | Mitsubishi Electric Corp | マイクロ波増幅器 |
-
1996
- 1996-10-29 JP JP8286963A patent/JPH10135749A/ja active Pending
-
1997
- 1997-10-23 US US08/956,785 patent/US5886574A/en not_active Expired - Fee Related
- 1997-10-29 DE DE69718280T patent/DE69718280T2/de not_active Expired - Fee Related
- 1997-10-29 KR KR1019970056102A patent/KR100262711B1/ko not_active IP Right Cessation
- 1997-10-29 EP EP97250322A patent/EP0840443B1/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165114A (ja) * | 2004-12-03 | 2006-06-22 | Nec Corp | 半導体素子の実装方法及び実装構造、装置 |
JP2007267026A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 高出力増幅器 |
JP2007300153A (ja) * | 2006-04-27 | 2007-11-15 | Toshiba Corp | マイクロ波回路装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0840443B1 (en) | 2003-01-08 |
DE69718280T2 (de) | 2004-01-22 |
KR100262711B1 (ko) | 2000-08-01 |
US5886574A (en) | 1999-03-23 |
KR19980033298A (ko) | 1998-07-25 |
DE69718280D1 (de) | 2003-02-13 |
EP0840443A1 (en) | 1998-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6455925B1 (en) | Power transistor package with integrated flange for surface mount heat removal | |
US3982271A (en) | Heat spreader and low parasitic transistor mounting | |
US5376909A (en) | Device packaging | |
JPH06125208A (ja) | マイクロ波集積回路およびその製造方法 | |
JPH10135749A (ja) | 高周波帯増幅器 | |
JPH0786460A (ja) | 半導体装置 | |
WO2004044982A1 (ja) | 実装構造 | |
US6762493B2 (en) | Microwave integrated circuit | |
JPS59143406A (ja) | 混成マイクロ波サブシステム | |
US20060033207A1 (en) | Microwave-monolithic-integrated-circuit-mounted substrate, transmitter device for transmission only and transceiver device for transmission/reception in microwave-band communication | |
US6384691B1 (en) | Millimeter wave low phase noise signal source module | |
EP2117070B1 (en) | Microwave device, high frequency device and high frequency apparatus | |
CN114171877A (zh) | 一种Ku频段功率合成模块及其装配方法 | |
JPH0615310U (ja) | 高周波回路基板 | |
JP2758273B2 (ja) | 高周波平面回路モジュールの実装構造 | |
JP2970530B2 (ja) | 高出力電力増幅器 | |
JP5003214B2 (ja) | 高周波装置、及び高周波機器 | |
JP2023170889A (ja) | 高周波モジュール | |
JPH0746007A (ja) | 電力用基板および高周波用電力増幅器 | |
JP3462080B2 (ja) | 高周波用半導体素子収納用パッケージ | |
JPH118332A (ja) | マイクロ波装置用パッケージ | |
WO2021141631A1 (en) | Thermal management package and method | |
JPH05160587A (ja) | 高周波回路装置 | |
JPH07240601A (ja) | 高周波回路基板の接続方法 | |
JP2002076178A (ja) | 高周波回路装置 |