JP3570887B2 - 高周波用配線基板 - Google Patents
高周波用配線基板 Download PDFInfo
- Publication number
- JP3570887B2 JP3570887B2 JP11821398A JP11821398A JP3570887B2 JP 3570887 B2 JP3570887 B2 JP 3570887B2 JP 11821398 A JP11821398 A JP 11821398A JP 11821398 A JP11821398 A JP 11821398A JP 3570887 B2 JP3570887 B2 JP 3570887B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- signal transmission
- dielectric substrate
- wiring board
- ground layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波用配線基板に関するもので、特に、マイクロ波帯からミリ波帯領域の高周波用の半導体素子を収納あるいは搭載する高周波用半導体パッケ−ジに好適であり、外部回路基板に対して精度の高い実装が容易に行うことのできる配線基板に関するものである。
【０００２】
【従来の技術】
従来、マイクロ波やミリ波の信号を取り扱う高周波用半導体パッケージは、一般には、誘電体基板と枠体により形成されたキャビティ内に半導体素子を収納して気密に封止されており、半導体素子はキャビティ内の誘電体基板表面に形成された第１の高周波伝送線路と接続されている。また、誘電体基板の裏面には、外部電気回路基板との接続部を具備する第２の高周波伝送線路が設けられている。
【０００３】
そして、キャビティ内の第１の高周波伝送線路と、誘電体基板裏面に形成された第２の高周波伝送線路は、キャビティ内の高周波伝送線路を枠体を貫通してキャビティ外に引き出し、これを更に誘電体基板の端面を経由して裏面に配設された高周波伝送線路と接続される。また、他の接続方法としては、第１の高周波伝送線路と第２の高周波伝送線路とを誘電体基板内を貫通するスルーホール導体によって接続することも提案されている。
【０００４】
そして、このような誘電体基板の裏面に形成された第２の高周波伝送線路の接続部を外部回路基板の実装部とを半田等の接着剤を介して接続し実装することにより、外部回路基板と半導体素子とは電気的な信号の伝達が行われる。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記の高周波用半導体パッケージをミリ波帯で用いた場合、ストリップ線路等の信号伝送線路を枠体を通してキャビティ外に引き出した際、枠体貫通部で信号線路がマイクロストリップ線路からストリップ線路へと変換されるため、信号線路幅を狭くする必要がある。その結果、この貫通部で反射損、放射損が発生しやすいため高周波信号の特性劣化が起こりやすくなるという問題があった。また、信号伝送線路を絶縁基板の端面で曲折することから、反射が大きくなり特性の劣化が生じた。
【０００６】
また、スルーホール導体を絶縁基板の底面に形成し、信号線路として用いると、４０ＧＨｚ以上で急激な特性の劣化が生じるため、高周波領域で使用することが困難であった。
【０００７】
そこで、本発明者等は、高周波用の半導体パッケージとして、電磁結合の機構を組み込み、低損失で信号線路を伝送することができるパッケージを提案した（特願平９−１８６２６８号）。しかしながら、この高周波用半導体パッケージを外部配線基板の配線層に実装する場合、高周波用半導体パッケージの信号線路をマイクロストリップ線路で形成し、外部回路基板の配線層をマイクロストリップ線路で形成して両者を接続し、信号を伝送すると、電磁界分布が高周波用半導体パッケージ部と外部回路基板部で逆方向に形成されるため、接続部でモードが不連続となることから伝送特性が劣化する傾向にある。
【０００８】
さらに、外部回路基板の配線層の線路幅は非常に狭いことから、この配線層に上記パッケージを実装する際、パッケージ側の接続部が誘電体基板の裏面に形成されているために実装時に位置ズレを起こし、これにより外部回路基板とパッケージとの実装部において伝送特性が劣化し、最悪の場合、高周波信号線路が断線する場合もあった。
【０００９】
従って、本発明は前記課題を解消せんとして成されたもので、その目的は高周波用半導体パッケージを外部回路基板に実装する際、実装部における高周波信号の伝送特性の劣化を低減するとともに、外部回路基板との実装時の位置ズレを最小限に抑制し高精度な実装を容易に行うことができる高周波用配線基板を提供することにある。
【００１０】
【課題を解決するための手段】
本発明者等は、高周波用配線基板において、高周波信号の特性劣化を発生することなく外部回路基板に表面実装が可能で、かつ位置ズレがなく容易に高周波用半導体パッケージを外部回路基板への表面実装することが可能な構成について検討を重ねた結果、誘電体基板の底面に中心導体とその両側にグランド層を形成したコプレーナ線路からなる接続部を形成し、接続部のグランド層と誘電体基板の表面あるいは内部に設けられたグランド層とをその誘電体基板の端面に形成された導体帯によって接続することにより、この導体帯が外部回路基板の配線層に実装する際の目印として機能し、実装時の位置合わせを容易にできることを見いだした。
【００１１】
即ち、本発明の高周波用配線基板は、誘電体基板と、該誘電体基板の表面に被着形成され、一端が半導体素子と接続される第１の信号伝送線路と、前記誘電体基板の裏面に形成され、その一端が外部回路基板との接続部を形成してなる第２の信号伝送線路とを具備し、前記第１の信号伝送線路の他端と、前記第２の信号伝送線路の他端との間で信号の伝達が行われる高周波用配線基板において、前記誘電体基板の表面および／または内部に第１のグランド層が被着形成されるとともに、前記第２の信号伝送線路の前記接続部が、中心導体と、その両側に被着形成された第２のグランド層により構成され、前記第１のグランド層と前記第２のグランド層が、前記誘電体基板の端面に形成された導体帯によって電気的に接続されてなるとともに、前記導体帯の線幅を第２のグランド層の線幅と同一幅に形成したこと、または前記導体帯の縁と、第２のグランド層の一方の縁が整合するように形成したことを特徴とするものである。
【００１２】
また、上記の配線基板においては、前記第１の信号伝送線路と、前記第２の信号伝送線路は、前記誘電体基板内のグランド層に設けられたスロット孔を介して、電磁的に結合されてなること、前記半導体素子は、蓋体によって、誘電体基板の表面に気密に封止されており、前記蓋体は、前記誘電体基板の表面にメタライズシール部によって接合されてなること、前記メタライズシール部が、前記導体帯と電気的に接続してなること、さらには、前記誘電体基板の端面における前記接続部の前記中心導体と整合する箇所にマーキングを設けることが望ましい。
さらに、本発明の高周波配線基板の実装構造は、上記の高周波用配線基板を、外部回路基板上に形成された、中心導体とその両側に形成された第３のグランド層を具備するコプレーナ線路またはグランド付きコプレーナ線路からなる第３の信号伝送線路に対して、前記高周波用配線基板の端面の導体帯と前記第３のグランド層とを整合させ、前記第２の信号伝送線路と、前記第３の信号伝送線路とを半田バンプによって接続したことを特徴とするものである。
【００１３】
本発明によれば、高周波用配線基板の外部回路基板との接続部を、中心導体と、その両側に被着形成されたグランド層を具備するコプレーナ線路により構成し、また外部回路基板側の実装部をコプレーナ線路により構成することで、両者の電磁界分布は、類似したモードから構成される。そのため、両者を半田バンプ等によって接続することにより高周波信号の伝送特性の劣化を抑えることができる。
【００１４】
また、半導体素子と電気的に接続された第１の信号伝送線路と、誘電体基板の底面に形成された第２の信号伝送線路とを、誘電体基板内部に設けたスロット孔を介して電磁結合させることにより、伝送線路を枠体を貫通してキャビティ外に引き出す必要がなく、枠体貫通部における反射損、放射損の発生を低減できる。しかも、従来のスルーホール導体やビアホール導体等による接続に伴う透過損失の影響を受けることがないため、高周波信号を伝送損失を抑制し、かつ必要な周波数の信号を伝送することができる。
【００１５】
また、誘電体基板内部あるいは表面に形成されたグランド層と、外部回路基板との接続部におけるグランド層、さらには、半導体素子を気密封止するための蓋体を誘電体基板表面に接合するために設けられたメタライズシール部とを配線基板の端面に形成した導体帯によって電気的に接続することにより、グランド層間の電位ばらつきを抑えることができ、しかも端面の導体帯が配線基板内の電磁波が系外に漏洩するのを防止するシールドとして発揮することができる。
【００１６】
また、配線基板の端面に形成された導体帯は、外部回路基板との接続部のグランド層と接続されているために、導体帯が接続部の位置を示す作用をなし、外部回路基板における実装部に対して、導体帯を整合させながら表面実装を行うことにより、実装時の位置ズレを最小限に抑えることができ、外部回路基板と配線基板との実装部における伝送特性の劣化を抑えることが可能となる。
【００１７】
【発明の実施の形態】
本発明の高周波用配線基板を図面に基づき詳述する。
図１は本発明の高周波用配線基板の典型的応用例として高周波用半導体パッケージを示す断面図である。図１によれば、高周波用半導体パッケージ１は、誘電体材料からなる誘電体基板２と蓋体３によりキャビティ４が形成されており、そのキャビティ４内にはＩＣ等の高周波用の半導体素子５が搭載されている。
【００１８】
蓋体３は、キャビティ４からの電磁波が外部に漏洩するのを防止できる材料から構成されていることが望ましく、セラミックス、セラミックス金属複合材料、ガラスセラミックス、ガラス有機樹脂系複合材料等が使用できる。さらに誘電体基板２の半導体素子５搭載部の周囲にＡｕ・Ｓｉ合金等のメタライズシール部６が形成され、蓋体３はこのシール部６に接合されている。
【００１９】
誘電体基板２の表面には、図２の誘電体基板２の半導体素子５搭載面側の配線図に示される通り、キャビティ４内の領域に、半導体素子５に信号を伝送するための中心導体７が被着形成されており、その一端は、半導体素子５と接続されている。
【００２０】
尚、半導体素子５は中心導体７上にＡｕ・Ｓｎ合金等によって直接搭載することにより小さな伝送損失で接続することができるが、中心導体７と半導体素子５は、その他、金リボンや複数のワイヤボンディングで接続したり、ポリイミド等の基板にＣｕ等の導体を形成した導体板等により接続することも可能である。
【００２１】
また、誘電体基板２内には導体層からなるグランド層８がほぼ誘電体基板２の全面にわたり形成され、誘電体基板２表面に形成された中心導体７とともに第１の信号伝送線路Ａとしてマイクロストリップ線路を形成している。
【００２２】
さらに、誘電体基板２の裏面には、図３の誘電体基板２の裏面の配線図に示される通り、中心導体９が形成されており、誘電体基板２内のグランド層８とともに第２の信号伝送線路Ｂとなるマイクロストリップ線路を形成している。また、この中心導体９の端部には、外部回路基板との接続部１０が形成されている。この接続部１０は、中心導体１０ａと、その両脇にグランド層１０ｂが設けられ、コプレーナ線路あるいはグランド付きコプレーナ線路を形成している。
【００２３】
そして、誘電体基板２内のグランド層８内には、導体が被着形成されないスロット孔１１が形成されており、第１の信号伝送線路Ａと第２の信号伝送線路Ｂとは、スロット孔１１を介して、各線路の中心導体７、９の端部が対峙するように形成することにより電磁結合され、両線路Ａ，Ｂ間で損失のない信号の伝達が行われる。
【００２４】
中心導体７と中心導体９は、グランド層８に形成されたスロット孔１１を介して、それぞれの導体の端部が伝送信号の波長λの１／２相当の長さで重なるような位置に形成されることが望ましい。
【００２５】
スロット孔１１の形状は、長辺と短辺とから成る長方形や楕円形状の細長い孔であり、該形状は使用周波数と周波数の帯域幅を特定することができる。そのため、スロット孔１１の長辺は伝送信号の波長λの１／２相当の長さにするのが望ましく、スロット孔１１の短辺は伝送信号の波長λの１／５相当の長さから１／５０相当の長さに設定するのが望ましい。
【００２６】
本発明によれば、図４のパッケージ１の端面図に示されるように、誘電体基板２の裏面に形成された第２の信号伝送線路Ｂの接続部１０におけるグランド層１０ｂを、誘電体基板２内部のグランド層８と誘電体基板２の端面に形成した導体帯（キャスタレーション）１２によって電気的に接続する。また、この導体帯１２は、誘電体基板２の表面に図２に示したように蓋体３を接合するためのメタライズシール部６を有する場合、そのシール部６とも電気的に接続することが望ましい。
【００２７】
この導体帯１２は、接続部１０のグランド層１０ｂの線幅と同一幅であるか、またはグランド層１０ｂの一方の縁と導体帯１２の縁が整合するように形成する。これにより、誘電体基板２の裏面のグランド層１０ｂの位置を基板の端面から容易に確認することができる。
【００２８】
さらに、本発明によれば、誘電体基板２の角部において、同様な導体帯１３を形成することにより、さらにパッケージ１の外部回路基板への実装時の位置合わせを容易に行うことができる。
【００２９】
なお、上記導体帯１２は、例えば、上記パッケージ１の配線基板を作製する過程において、誘電体基板２の周囲に切断しろ部分を形成した基板を作製し、その誘電体基板２の端面となる境界線上の導体帯形成箇所に、孔を明け、その孔内に真空吸引しながら導体インクを流し込み、適宜焼き付け処理した後、前記境界線にて切断することにより半径形状の切り欠き部内に導体が被着形成された導体帯１３を形成することができる。
【００３０】
また、上記パッケージ１に代表される配線基板における誘電体基板２としては、アルミナ（Ａｌ２ Ｏ３ ）、ガラスセラミックス、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３ Ｎ４ ）等のセラミックスや有機樹脂を構成要素とする有機質絶縁材によって構成されるが、高周波信号の伝送損失を小さくするためには、信号伝送線路の導体としてＡｇ、Ｃｕ、Ａｕ等の低抵抗導体を用いることが望ましく、この点からは前記絶縁基体は焼成温度が８００〜１０００℃程度のガラスセラミックスが最適であり、この組み合わせにより絶縁基体と信号伝送線路との同時焼成も可能となる。
【００３１】
次に、上記のパッケージ１を外部回路基板に実装する方法について説明する。図５に、図１のパッケージ１を実装する外部回路基板１４の表面の配線図を示した。外部回路基板１４の表面には、パッケージ１における誘電体基板２の裏面に形成された接続部１０と整合するように、第３の信号伝送線路Ｃとして中心導体１５ａとその両脇に一対のグランド層１５ｂを具備するコプレーナ線路あるいはさらに外部回路基板１４内部にグランド層（図示せず）を具備するグランド付きコプレーナ線路が被着形成されている。また、外部回路基板１４における実装部には、パッケージ１の角部と整合する部分に位置合わせ用印１６を形成してもよい。
【００３２】
なお、外部回路基板１４は、誘電損失がミリ波帯においても小さい材料を用いることが望ましく、セラミックス、ガラスセラミックス、ガラス有機樹脂系複合材料、石英等が好適に使用できる。また、基板１４表面に形成される線路は、Ａｇ、Ｃｕ、Ａｕ等の低抵抗導体からなることが望ましい。
【００３３】
図６は、パッケージ１を図５の外部回路基板１４の表面に実装した場合の斜視図である。図６に示すように、パッケージ１の端面の導体帯１２と、外部回路基板１４の第３の信号伝送線路Ｃのグランド層１５ｂとを整合させることにより、パッケージ１側の中心導体１０ａと、外部回路基板１４側の中心導体１５ａとを精度よく位置合わせすることができる。また、パッケージ１の角部と、外部回路基板１４における位置合わせ用印１６とを整合させることによりさらに精度のよい位置合わせを行うことができる。
【００３４】
そして、上記のように精度の高い位置合わせを行った状態で、パッケージ１の裏面に形成した接続部１０の中心導体１０ａ、グランド層１０ｂと、外部回路基板１４の第３の信号伝送線路Ｃの中心導体１５ａ、グランド層１５ｂとをそれぞれ半田バンプ１７（図１）等の接着材によって接着することにより、パッケージ１を外部回路基板１４に実装することができる。
【００３５】
また外部回路基板１１上は配線層１２と実装する際、角部の位置を合わせるために設けられる位置合わせ印１６は、線状あるいは円形状の導体精度の高い位置合わせを行うために、径または線幅が０．２ｍｍ以下で形成されるのが望ましく、さらに位置ズレを抑えるには径または線幅が０．１ｍｍ以下で形成されることが望ましい。
【００３６】
また、位置合わせをさらに確実にするために、図３に示すように、接続部１０の中心導体１０ａと整合する誘電体基板２の端面に、切り欠き形成や導体インクや着色インク層塗布形成などによりマーキング１８を設けることも可能である。
【００３７】
上記の実施態様における説明では、高周波信号の伝送線路等について説明したが、パッケージ１においては、誘電体基板２のキャビティ４領域に半導体素子５に電力を供給するための電源層（図示せず）が形成されており、電源層の一端は、半導体素子５とリボンやワイヤ、ＴＡＢ等によってそれぞれ電気的に接続され、他端は、誘電体基板２を貫通するスルーホール導体によって誘電体基板２の裏面まで導出され、導出されたスルーホール導体は、電極パッド等を介して外部回路基板１４に設けられた電源用の端子と半田等により接続されるものである。
【００３８】
このように、本発明によれば、高周波用半導体パッケージなどの配線基板を外部回路基板に実装する際、配線基板の裏面に形成した接続部を目視や画像認識装置で位置を確認しながら外部回路基板への位置合わせおよび実装を行うことができるために、実装作業を容易にするとともに、実装時に生じる位置ずれやそれに伴う信号の伝送不良などの不具合の発生を抑制することができる。
【００３９】
【発明の効果】
以上詳述した通り、本発明の配線基板は、半導体素子搭載面側と誘電体基板の底面に信号伝送線路を形成し、それらを電磁結合する高周波用半導体パッケージを、外部回路基板の配線層に実装する構造において、高周波用半導体パッケージの端面に外部回路基板と位置合わせをするためのキャスタレーションを設けた構造を採用することにより、実装時の位置ズレを最小に抑えることが出来、かつ伝送特性の劣化を低減できることできる。
【図面の簡単な説明】
【図１】本発明の配線基板を適用した高周波用半導体パッケージを外部回路基板に実装した実装構造を示す断面図である。
【図２】本発明における高周波用半導体パッケージの誘電体基板２の半導体素子搭載側の配線を説明するための図である。
【図３】本発明における高周波用半導体パッケージの誘電体基板２の裏面の配線を説明するための図である。
【図４】本発明における高周波用半導体パッケージの端面図である。
【図５】外部回路基板表面の配線を説明するための図である。
【図６】高周波用半導体パッケージを外部回路基板に表面実装した時の概略斜視図である。
【符号の説明】
１ 高周波用半導体パッケージ
２ 誘電体基板
３ 蓋体
４ キャビティ
５ 半導体素子
６ メタライズシール部
７，９，１０ａ，１５ａ 中心導体
８，１０ｂ，１５ｂ グランド層
１０ 接続部
１１ スロット孔
１２，１３ 導体帯
１４ 外部回路基板
１６ 位置合わせ印
１７ 半田バンプ
１８ マーキング
Ａ 第１の信号伝送線路
Ｂ 第２の信号伝送線路
Ｃ 第３の信号伝送線路
【発明の属する技術分野】
本発明は高周波用配線基板に関するもので、特に、マイクロ波帯からミリ波帯領域の高周波用の半導体素子を収納あるいは搭載する高周波用半導体パッケ−ジに好適であり、外部回路基板に対して精度の高い実装が容易に行うことのできる配線基板に関するものである。
【０００２】
【従来の技術】
従来、マイクロ波やミリ波の信号を取り扱う高周波用半導体パッケージは、一般には、誘電体基板と枠体により形成されたキャビティ内に半導体素子を収納して気密に封止されており、半導体素子はキャビティ内の誘電体基板表面に形成された第１の高周波伝送線路と接続されている。また、誘電体基板の裏面には、外部電気回路基板との接続部を具備する第２の高周波伝送線路が設けられている。
【０００３】
そして、キャビティ内の第１の高周波伝送線路と、誘電体基板裏面に形成された第２の高周波伝送線路は、キャビティ内の高周波伝送線路を枠体を貫通してキャビティ外に引き出し、これを更に誘電体基板の端面を経由して裏面に配設された高周波伝送線路と接続される。また、他の接続方法としては、第１の高周波伝送線路と第２の高周波伝送線路とを誘電体基板内を貫通するスルーホール導体によって接続することも提案されている。
【０００４】
そして、このような誘電体基板の裏面に形成された第２の高周波伝送線路の接続部を外部回路基板の実装部とを半田等の接着剤を介して接続し実装することにより、外部回路基板と半導体素子とは電気的な信号の伝達が行われる。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記の高周波用半導体パッケージをミリ波帯で用いた場合、ストリップ線路等の信号伝送線路を枠体を通してキャビティ外に引き出した際、枠体貫通部で信号線路がマイクロストリップ線路からストリップ線路へと変換されるため、信号線路幅を狭くする必要がある。その結果、この貫通部で反射損、放射損が発生しやすいため高周波信号の特性劣化が起こりやすくなるという問題があった。また、信号伝送線路を絶縁基板の端面で曲折することから、反射が大きくなり特性の劣化が生じた。
【０００６】
また、スルーホール導体を絶縁基板の底面に形成し、信号線路として用いると、４０ＧＨｚ以上で急激な特性の劣化が生じるため、高周波領域で使用することが困難であった。
【０００７】
そこで、本発明者等は、高周波用の半導体パッケージとして、電磁結合の機構を組み込み、低損失で信号線路を伝送することができるパッケージを提案した（特願平９−１８６２６８号）。しかしながら、この高周波用半導体パッケージを外部配線基板の配線層に実装する場合、高周波用半導体パッケージの信号線路をマイクロストリップ線路で形成し、外部回路基板の配線層をマイクロストリップ線路で形成して両者を接続し、信号を伝送すると、電磁界分布が高周波用半導体パッケージ部と外部回路基板部で逆方向に形成されるため、接続部でモードが不連続となることから伝送特性が劣化する傾向にある。
【０００８】
さらに、外部回路基板の配線層の線路幅は非常に狭いことから、この配線層に上記パッケージを実装する際、パッケージ側の接続部が誘電体基板の裏面に形成されているために実装時に位置ズレを起こし、これにより外部回路基板とパッケージとの実装部において伝送特性が劣化し、最悪の場合、高周波信号線路が断線する場合もあった。
【０００９】
従って、本発明は前記課題を解消せんとして成されたもので、その目的は高周波用半導体パッケージを外部回路基板に実装する際、実装部における高周波信号の伝送特性の劣化を低減するとともに、外部回路基板との実装時の位置ズレを最小限に抑制し高精度な実装を容易に行うことができる高周波用配線基板を提供することにある。
【００１０】
【課題を解決するための手段】
本発明者等は、高周波用配線基板において、高周波信号の特性劣化を発生することなく外部回路基板に表面実装が可能で、かつ位置ズレがなく容易に高周波用半導体パッケージを外部回路基板への表面実装することが可能な構成について検討を重ねた結果、誘電体基板の底面に中心導体とその両側にグランド層を形成したコプレーナ線路からなる接続部を形成し、接続部のグランド層と誘電体基板の表面あるいは内部に設けられたグランド層とをその誘電体基板の端面に形成された導体帯によって接続することにより、この導体帯が外部回路基板の配線層に実装する際の目印として機能し、実装時の位置合わせを容易にできることを見いだした。
【００１１】
即ち、本発明の高周波用配線基板は、誘電体基板と、該誘電体基板の表面に被着形成され、一端が半導体素子と接続される第１の信号伝送線路と、前記誘電体基板の裏面に形成され、その一端が外部回路基板との接続部を形成してなる第２の信号伝送線路とを具備し、前記第１の信号伝送線路の他端と、前記第２の信号伝送線路の他端との間で信号の伝達が行われる高周波用配線基板において、前記誘電体基板の表面および／または内部に第１のグランド層が被着形成されるとともに、前記第２の信号伝送線路の前記接続部が、中心導体と、その両側に被着形成された第２のグランド層により構成され、前記第１のグランド層と前記第２のグランド層が、前記誘電体基板の端面に形成された導体帯によって電気的に接続されてなるとともに、前記導体帯の線幅を第２のグランド層の線幅と同一幅に形成したこと、または前記導体帯の縁と、第２のグランド層の一方の縁が整合するように形成したことを特徴とするものである。
【００１２】
また、上記の配線基板においては、前記第１の信号伝送線路と、前記第２の信号伝送線路は、前記誘電体基板内のグランド層に設けられたスロット孔を介して、電磁的に結合されてなること、前記半導体素子は、蓋体によって、誘電体基板の表面に気密に封止されており、前記蓋体は、前記誘電体基板の表面にメタライズシール部によって接合されてなること、前記メタライズシール部が、前記導体帯と電気的に接続してなること、さらには、前記誘電体基板の端面における前記接続部の前記中心導体と整合する箇所にマーキングを設けることが望ましい。
さらに、本発明の高周波配線基板の実装構造は、上記の高周波用配線基板を、外部回路基板上に形成された、中心導体とその両側に形成された第３のグランド層を具備するコプレーナ線路またはグランド付きコプレーナ線路からなる第３の信号伝送線路に対して、前記高周波用配線基板の端面の導体帯と前記第３のグランド層とを整合させ、前記第２の信号伝送線路と、前記第３の信号伝送線路とを半田バンプによって接続したことを特徴とするものである。
【００１３】
本発明によれば、高周波用配線基板の外部回路基板との接続部を、中心導体と、その両側に被着形成されたグランド層を具備するコプレーナ線路により構成し、また外部回路基板側の実装部をコプレーナ線路により構成することで、両者の電磁界分布は、類似したモードから構成される。そのため、両者を半田バンプ等によって接続することにより高周波信号の伝送特性の劣化を抑えることができる。
【００１４】
また、半導体素子と電気的に接続された第１の信号伝送線路と、誘電体基板の底面に形成された第２の信号伝送線路とを、誘電体基板内部に設けたスロット孔を介して電磁結合させることにより、伝送線路を枠体を貫通してキャビティ外に引き出す必要がなく、枠体貫通部における反射損、放射損の発生を低減できる。しかも、従来のスルーホール導体やビアホール導体等による接続に伴う透過損失の影響を受けることがないため、高周波信号を伝送損失を抑制し、かつ必要な周波数の信号を伝送することができる。
【００１５】
また、誘電体基板内部あるいは表面に形成されたグランド層と、外部回路基板との接続部におけるグランド層、さらには、半導体素子を気密封止するための蓋体を誘電体基板表面に接合するために設けられたメタライズシール部とを配線基板の端面に形成した導体帯によって電気的に接続することにより、グランド層間の電位ばらつきを抑えることができ、しかも端面の導体帯が配線基板内の電磁波が系外に漏洩するのを防止するシールドとして発揮することができる。
【００１６】
また、配線基板の端面に形成された導体帯は、外部回路基板との接続部のグランド層と接続されているために、導体帯が接続部の位置を示す作用をなし、外部回路基板における実装部に対して、導体帯を整合させながら表面実装を行うことにより、実装時の位置ズレを最小限に抑えることができ、外部回路基板と配線基板との実装部における伝送特性の劣化を抑えることが可能となる。
【００１７】
【発明の実施の形態】
本発明の高周波用配線基板を図面に基づき詳述する。
図１は本発明の高周波用配線基板の典型的応用例として高周波用半導体パッケージを示す断面図である。図１によれば、高周波用半導体パッケージ１は、誘電体材料からなる誘電体基板２と蓋体３によりキャビティ４が形成されており、そのキャビティ４内にはＩＣ等の高周波用の半導体素子５が搭載されている。
【００１８】
蓋体３は、キャビティ４からの電磁波が外部に漏洩するのを防止できる材料から構成されていることが望ましく、セラミックス、セラミックス金属複合材料、ガラスセラミックス、ガラス有機樹脂系複合材料等が使用できる。さらに誘電体基板２の半導体素子５搭載部の周囲にＡｕ・Ｓｉ合金等のメタライズシール部６が形成され、蓋体３はこのシール部６に接合されている。
【００１９】
誘電体基板２の表面には、図２の誘電体基板２の半導体素子５搭載面側の配線図に示される通り、キャビティ４内の領域に、半導体素子５に信号を伝送するための中心導体７が被着形成されており、その一端は、半導体素子５と接続されている。
【００２０】
尚、半導体素子５は中心導体７上にＡｕ・Ｓｎ合金等によって直接搭載することにより小さな伝送損失で接続することができるが、中心導体７と半導体素子５は、その他、金リボンや複数のワイヤボンディングで接続したり、ポリイミド等の基板にＣｕ等の導体を形成した導体板等により接続することも可能である。
【００２１】
また、誘電体基板２内には導体層からなるグランド層８がほぼ誘電体基板２の全面にわたり形成され、誘電体基板２表面に形成された中心導体７とともに第１の信号伝送線路Ａとしてマイクロストリップ線路を形成している。
【００２２】
さらに、誘電体基板２の裏面には、図３の誘電体基板２の裏面の配線図に示される通り、中心導体９が形成されており、誘電体基板２内のグランド層８とともに第２の信号伝送線路Ｂとなるマイクロストリップ線路を形成している。また、この中心導体９の端部には、外部回路基板との接続部１０が形成されている。この接続部１０は、中心導体１０ａと、その両脇にグランド層１０ｂが設けられ、コプレーナ線路あるいはグランド付きコプレーナ線路を形成している。
【００２３】
そして、誘電体基板２内のグランド層８内には、導体が被着形成されないスロット孔１１が形成されており、第１の信号伝送線路Ａと第２の信号伝送線路Ｂとは、スロット孔１１を介して、各線路の中心導体７、９の端部が対峙するように形成することにより電磁結合され、両線路Ａ，Ｂ間で損失のない信号の伝達が行われる。
【００２４】
中心導体７と中心導体９は、グランド層８に形成されたスロット孔１１を介して、それぞれの導体の端部が伝送信号の波長λの１／２相当の長さで重なるような位置に形成されることが望ましい。
【００２５】
スロット孔１１の形状は、長辺と短辺とから成る長方形や楕円形状の細長い孔であり、該形状は使用周波数と周波数の帯域幅を特定することができる。そのため、スロット孔１１の長辺は伝送信号の波長λの１／２相当の長さにするのが望ましく、スロット孔１１の短辺は伝送信号の波長λの１／５相当の長さから１／５０相当の長さに設定するのが望ましい。
【００２６】
本発明によれば、図４のパッケージ１の端面図に示されるように、誘電体基板２の裏面に形成された第２の信号伝送線路Ｂの接続部１０におけるグランド層１０ｂを、誘電体基板２内部のグランド層８と誘電体基板２の端面に形成した導体帯（キャスタレーション）１２によって電気的に接続する。また、この導体帯１２は、誘電体基板２の表面に図２に示したように蓋体３を接合するためのメタライズシール部６を有する場合、そのシール部６とも電気的に接続することが望ましい。
【００２７】
この導体帯１２は、接続部１０のグランド層１０ｂの線幅と同一幅であるか、またはグランド層１０ｂの一方の縁と導体帯１２の縁が整合するように形成する。これにより、誘電体基板２の裏面のグランド層１０ｂの位置を基板の端面から容易に確認することができる。
【００２８】
さらに、本発明によれば、誘電体基板２の角部において、同様な導体帯１３を形成することにより、さらにパッケージ１の外部回路基板への実装時の位置合わせを容易に行うことができる。
【００２９】
なお、上記導体帯１２は、例えば、上記パッケージ１の配線基板を作製する過程において、誘電体基板２の周囲に切断しろ部分を形成した基板を作製し、その誘電体基板２の端面となる境界線上の導体帯形成箇所に、孔を明け、その孔内に真空吸引しながら導体インクを流し込み、適宜焼き付け処理した後、前記境界線にて切断することにより半径形状の切り欠き部内に導体が被着形成された導体帯１３を形成することができる。
【００３０】
また、上記パッケージ１に代表される配線基板における誘電体基板２としては、アルミナ（Ａｌ２ Ｏ３ ）、ガラスセラミックス、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３ Ｎ４ ）等のセラミックスや有機樹脂を構成要素とする有機質絶縁材によって構成されるが、高周波信号の伝送損失を小さくするためには、信号伝送線路の導体としてＡｇ、Ｃｕ、Ａｕ等の低抵抗導体を用いることが望ましく、この点からは前記絶縁基体は焼成温度が８００〜１０００℃程度のガラスセラミックスが最適であり、この組み合わせにより絶縁基体と信号伝送線路との同時焼成も可能となる。
【００３１】
次に、上記のパッケージ１を外部回路基板に実装する方法について説明する。図５に、図１のパッケージ１を実装する外部回路基板１４の表面の配線図を示した。外部回路基板１４の表面には、パッケージ１における誘電体基板２の裏面に形成された接続部１０と整合するように、第３の信号伝送線路Ｃとして中心導体１５ａとその両脇に一対のグランド層１５ｂを具備するコプレーナ線路あるいはさらに外部回路基板１４内部にグランド層（図示せず）を具備するグランド付きコプレーナ線路が被着形成されている。また、外部回路基板１４における実装部には、パッケージ１の角部と整合する部分に位置合わせ用印１６を形成してもよい。
【００３２】
なお、外部回路基板１４は、誘電損失がミリ波帯においても小さい材料を用いることが望ましく、セラミックス、ガラスセラミックス、ガラス有機樹脂系複合材料、石英等が好適に使用できる。また、基板１４表面に形成される線路は、Ａｇ、Ｃｕ、Ａｕ等の低抵抗導体からなることが望ましい。
【００３３】
図６は、パッケージ１を図５の外部回路基板１４の表面に実装した場合の斜視図である。図６に示すように、パッケージ１の端面の導体帯１２と、外部回路基板１４の第３の信号伝送線路Ｃのグランド層１５ｂとを整合させることにより、パッケージ１側の中心導体１０ａと、外部回路基板１４側の中心導体１５ａとを精度よく位置合わせすることができる。また、パッケージ１の角部と、外部回路基板１４における位置合わせ用印１６とを整合させることによりさらに精度のよい位置合わせを行うことができる。
【００３４】
そして、上記のように精度の高い位置合わせを行った状態で、パッケージ１の裏面に形成した接続部１０の中心導体１０ａ、グランド層１０ｂと、外部回路基板１４の第３の信号伝送線路Ｃの中心導体１５ａ、グランド層１５ｂとをそれぞれ半田バンプ１７（図１）等の接着材によって接着することにより、パッケージ１を外部回路基板１４に実装することができる。
【００３５】
また外部回路基板１１上は配線層１２と実装する際、角部の位置を合わせるために設けられる位置合わせ印１６は、線状あるいは円形状の導体精度の高い位置合わせを行うために、径または線幅が０．２ｍｍ以下で形成されるのが望ましく、さらに位置ズレを抑えるには径または線幅が０．１ｍｍ以下で形成されることが望ましい。
【００３６】
また、位置合わせをさらに確実にするために、図３に示すように、接続部１０の中心導体１０ａと整合する誘電体基板２の端面に、切り欠き形成や導体インクや着色インク層塗布形成などによりマーキング１８を設けることも可能である。
【００３７】
上記の実施態様における説明では、高周波信号の伝送線路等について説明したが、パッケージ１においては、誘電体基板２のキャビティ４領域に半導体素子５に電力を供給するための電源層（図示せず）が形成されており、電源層の一端は、半導体素子５とリボンやワイヤ、ＴＡＢ等によってそれぞれ電気的に接続され、他端は、誘電体基板２を貫通するスルーホール導体によって誘電体基板２の裏面まで導出され、導出されたスルーホール導体は、電極パッド等を介して外部回路基板１４に設けられた電源用の端子と半田等により接続されるものである。
【００３８】
このように、本発明によれば、高周波用半導体パッケージなどの配線基板を外部回路基板に実装する際、配線基板の裏面に形成した接続部を目視や画像認識装置で位置を確認しながら外部回路基板への位置合わせおよび実装を行うことができるために、実装作業を容易にするとともに、実装時に生じる位置ずれやそれに伴う信号の伝送不良などの不具合の発生を抑制することができる。
【００３９】
【発明の効果】
以上詳述した通り、本発明の配線基板は、半導体素子搭載面側と誘電体基板の底面に信号伝送線路を形成し、それらを電磁結合する高周波用半導体パッケージを、外部回路基板の配線層に実装する構造において、高周波用半導体パッケージの端面に外部回路基板と位置合わせをするためのキャスタレーションを設けた構造を採用することにより、実装時の位置ズレを最小に抑えることが出来、かつ伝送特性の劣化を低減できることできる。
【図面の簡単な説明】
【図１】本発明の配線基板を適用した高周波用半導体パッケージを外部回路基板に実装した実装構造を示す断面図である。
【図２】本発明における高周波用半導体パッケージの誘電体基板２の半導体素子搭載側の配線を説明するための図である。
【図３】本発明における高周波用半導体パッケージの誘電体基板２の裏面の配線を説明するための図である。
【図４】本発明における高周波用半導体パッケージの端面図である。
【図５】外部回路基板表面の配線を説明するための図である。
【図６】高周波用半導体パッケージを外部回路基板に表面実装した時の概略斜視図である。
【符号の説明】
１ 高周波用半導体パッケージ
２ 誘電体基板
３ 蓋体
４ キャビティ
５ 半導体素子
６ メタライズシール部
７，９，１０ａ，１５ａ 中心導体
８，１０ｂ，１５ｂ グランド層
１０ 接続部
１１ スロット孔
１２，１３ 導体帯
１４ 外部回路基板
１６ 位置合わせ印
１７ 半田バンプ
１８ マーキング
Ａ 第１の信号伝送線路
Ｂ 第２の信号伝送線路
Ｃ 第３の信号伝送線路
Claims (7)
- 誘電体基板と、該誘電体基板の表面に被着形成され、一端が半導体素子と接続される第１の信号伝送線路と、前記誘電体基板の裏面に形成され、その一端が外部回路基板との接続部を形成してなる第２の信号伝送線路とを具備し、前記第１の信号伝送線路の他端と、前記第２の信号伝送線路の他端との間で信号の伝達が行われる高周波用配線基板において、前記誘電体基板の表面および／または内部に第１のグランド層が被着形成されるとともに、前記第２の信号伝送線路の前記接続部が、中心導体と、その両側に被着形成された第２のグランド層により構成され、前記第１のグランド層と前記第２のグランド層が、前記誘電体基板の端面に形成された導体帯によって電気的に接続されてなるとともに、前記導体帯の線幅を第２のグランド層の線幅と同一幅に形成したことを特徴とする高周波用配線基板。
- 誘電体基板と、該誘電体基板の表面に被着形成され、一端が半導体素子と接続される第１の信号伝送線路と、前記誘電体基板の裏面に形成され、その一端が外部回路基板との接続部を形成してなる第２の信号伝送線路とを具備し、前記第１の信号伝送線路の他端と、前記第２の信号伝送線路の他端との間で信号の伝達が行われる高周波用配線基板において、前記誘電体基板の表面および／または内部に第１のグランド層が被着形成されるとともに、前記第２の信号伝送線路の前記接続部が、中心導体と、その両側に被着形成された第２のグランド層により構成され、前記第１のグランド層と前記第２のグランド層が、前記誘電体基板の端面に形成された導体帯によって電気的に接続されてなるとともに、前記導体帯の縁と、第２のグランド層の一方の縁が整合するように形成したことを特徴とする高周波配線基板。
- 前記第１の信号伝送線路と、前記第２の信号伝送線路は、前記誘電体基板内のグランド層に設けられたスロット孔を介して、電磁的に結合されてなることを特徴とする請求項１または請求項２記載の高周波用配線基板。
- 前記半導体素子は、蓋体によって、誘電体基板の表面に気密に封止されており、前記蓋体は、前記誘電体基板の表面にメタライズシール部によって接合されてなることを特徴とする請求項１乃至請求項３のいずれか記載の高周波用配線基板。
- 前記メタライズシール部が、前記導体帯と電気的に接続してなる請求項４記載の高周波用配線基板。
- 前記誘電体基板の端面における前記接続部の前記中心導体と整合する箇所にマーキングを設けたことを特徴とする請求項１乃至請求項５のいずれか記載の高周波用配線基板。
- 請求項１乃至請求項６のいずれか記載の高周波用配線基板を、外部回路基板上に形成された、中心導体とその両側に形成された第３のグランド層を具備するコプレーナ線路またはグランド付きコプレーナ線路からなる第３の信号伝送線路に対して、前記高周波用配線基板の端面の導体帯と前記第３のグランド層とを整合させ、前記第２の信号伝送線路と、前記第３の信号伝送線路とを半田バンプによって接続したことを特徴とする高周波用配線基板の実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11821398A JP3570887B2 (ja) | 1998-04-28 | 1998-04-28 | 高周波用配線基板 |
| US09/199,716 US6057600A (en) | 1997-11-27 | 1998-11-25 | Structure for mounting a high-frequency package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11821398A JP3570887B2 (ja) | 1998-04-28 | 1998-04-28 | 高周波用配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312760A JPH11312760A (ja) | 1999-11-09 |
| JP3570887B2 true JP3570887B2 (ja) | 2004-09-29 |
Family
ID=14731021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11821398A Expired - Lifetime JP3570887B2 (ja) | 1997-11-27 | 1998-04-28 | 高周波用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570887B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148601A (ja) * | 1999-11-19 | 2001-05-29 | Fujitsu General Ltd | 高周波回路装置 |
| JP2001189609A (ja) * | 1999-12-28 | 2001-07-10 | Mitsubishi Electric Corp | マイクロストリップ線路接続体 |
| JP2002026611A (ja) | 2000-07-07 | 2002-01-25 | Nec Corp | フィルタ |
| JP2002368156A (ja) | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP5600706B2 (ja) * | 2012-05-25 | 2014-10-01 | 日本電信電話株式会社 | 積層型開口面アンテナ |
| EP3493252B1 (en) * | 2016-07-28 | 2022-10-26 | KYOCERA Corporation | Substrate for mounting semiconductor element and semiconductor device |
| JP7455730B2 (ja) * | 2019-12-27 | 2024-03-26 | Ｎｇｋエレクトロデバイス株式会社 | 配線基板 |
| JPWO2022270429A1 (ja) * | 2021-06-21 | 2022-12-29 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164248A (ja) * | 1982-03-25 | 1983-09-29 | Nec Corp | チツプキヤリア半導体装置およびその組立体 |
| JP2657460B2 (ja) * | 1993-10-08 | 1997-09-24 | 富士電気化学株式会社 | 誘電体フィルタの製造方法 |
| JP3155901B2 (ja) * | 1995-03-14 | 2001-04-16 | 三菱電機株式会社 | 高周波基板装置 |
| JPH09134981A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | マイクロ波・ミリ波帯の機能モジュールパッケージ |
| JP3305589B2 (ja) * | 1996-08-30 | 2002-07-22 | 京セラ株式会社 | 高周波用半導体装置の実装構造 |
| JP3457802B2 (ja) * | 1996-04-26 | 2003-10-20 | 京セラ株式会社 | 高周波用半導体装置 |
-
1998
- 1998-04-28 JP JP11821398A patent/JP3570887B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312760A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| US6057600A (en) | Structure for mounting a high-frequency package | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| JP3827535B2 (ja) | 配線基板モジュール | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JPH11214580A (ja) | 高周波素子収納用パッケージ | |
| JPH11176988A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP3922551B2 (ja) | 高周波用伝送線路基板 | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3170017B2 (ja) | 半導体装置 | |
| JP3398314B2 (ja) | 高周波用パッケージおよびその接続構造 | |
| JP2004297465A (ja) | 高周波用パッケージ | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP2002190541A (ja) | 高周波回路用パッケージ | |
| JP3112253B2 (ja) | 高周波用半導体装置 | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP3176337B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP2001230342A (ja) | 高周波回路部品搭載用基板の実装構造 | |
| JP2000022043A (ja) | 高周波素子搭載基板の実装構造および高周波用モジュール構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |