JP3618046B2 - 高周波回路用パッケージ - Google Patents
高周波回路用パッケージ Download PDFInfo
- Publication number
- JP3618046B2 JP3618046B2 JP11758098A JP11758098A JP3618046B2 JP 3618046 B2 JP3618046 B2 JP 3618046B2 JP 11758098 A JP11758098 A JP 11758098A JP 11758098 A JP11758098 A JP 11758098A JP 3618046 B2 JP3618046 B2 JP 3618046B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- ground conductor
- insulating substrate
- conductor
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波帯で用いられる高周波用半導体素子や高周波回路等の高周波回路部品を収容するための高周波回路用パッケージに関するものである。
【０００２】
【従来の技術】
ＭＨｚ帯またはＧＨｚ帯の高周波帯で動作する高周波半導体素子や高周波回路等の高周波回路部品を収容するために用いられる高周波回路用パッケージには、従来、例えば図５に分解斜視図で、および図６にその要部平面図で示すようなものがあった。
【０００３】
図５および図６において、１はセラミック等から成り上面に高周波用半導体素子を搭載し収容する搭載部１ａを有する絶縁基板、２はセラミック等から成り絶縁基板１上に搭載部１ａを囲むように接合されて収容部の側壁となる絶縁枠体、３は収容部を気密封止するための蓋体であり、これら絶縁基板１と絶縁枠体２と蓋体３とにより高周波用半導体素子を収容するための収容部９が形成される。
【０００４】
４は搭載部１ａ近傍から絶縁基板１の外周近傍にかけて収容部９の内外を導通するように配設された高周波信号を伝送するための線路導体、５・５は線路導体４の両側に併設された同一面接地導体層であり、これら線路導体４および同一面接地導体層５・５の一部は絶縁基板１と絶縁枠体２とに挟まれて気密封止部を構成している。６は絶縁基板１の下面に形成された下部接地導体層、７は絶縁枠体２の上面に形成された上部接地導体層である。８は搭載部１ａに搭載され収容部９内に収容された高周波用半導体素子であり、その電極１０と線路導体４および同一面接地導体層５・５の収容部９内に露出した部位とがボンディングワイヤ１１を介して電気的に接続される。
【０００５】
このような従来の高周波回路用パッケージにおいては、高周波信号の入出力部の構成は、高周波信号が伝送される線路導体４と、これを挟んで絶縁基板１の同一面上で両側に併設された同一面接地導体層５・５と、絶縁基板１下面の下部接地導体層６と、絶縁枠体２上面の上部接地導体層７とから成り、線路導体４および同一面接地導体層５・５が絶縁枠体２と絶縁基板１とに挟持された部分（気密封止部）では上下グランド付きコプレーナ線路構造となり、絶縁枠体２の両側の部分では下グランド付きコプレーナ線路構造となっている。
【０００６】
なお、このような高周波信号の入出力部において、同一面接地導体層５・５と接地との電気的な接続は、例えば図６に示すように、絶縁枠体２の下に位置する絶縁基板１内に形成されたビア導体等の貫通導体１２により下部接地導体層６と電気的に接続することによって行なわれていた。
【０００７】
【発明が解決しようとする課題】
このような従来の高周波回路用パッケージにおいては、気密封止部では線路導体４の上部に存在する絶縁枠体２の誘電率に応じて線路導体４の特性インピーダンスがその両側の部分よりも低下するため、それらの間で特性インピーダンスの不整合が生じ、高周波信号の反射損失が増大して高周波信号の伝送特性が劣化するという問題点があった。
【０００８】
このため、気密封止部とその両側の部分とで特性インピーダンスの整合を図る技術が提案され、例えば特公平８−１２８８７ 号公報では、平衡型ストリップ線路構造（上下グランド付きコプレーナ線路構造）となる気密封止配線部分の配線の幅を、他のマイクロストリップ線路構造（下グランド付きコプレーナ線路構造）となる内部配線部分の配線の幅よりも狭くする方法が提案されている。
【０００９】
これによれば、気密封止配線部分の幅を内部配線部分の幅より狭くしたことにより、内部配線部分と気密封止配線部分との特性インピーダンスを整合させることができ、また、外部端子の特性インピーダンスとの整合をとることもできて、高速信号の伝搬特性を改善することができる利点があるというものである。
【００１０】
しかしながら、このような方法により気密封止配線部分の配線とその両側の部分に当たる内部配線部分の配線との特性インピーダンスを整合させた場合であっても、線路導体が気密封止部へ出入りする部分（図６中にＡおよびＢで示す絶縁枠体２の側壁直下の部分）では上部接地導体層７と同一面接地層５と下部接地導体層６とが直接接続されていないことにより接地状態が不安定となる傾向があるため、この部分で局部的に特性インピーダンスが変化して反射損失を生じることとなり、また、この部分で高周波信号のシールド効果が不十分となって放射損失を生じることとなるため、これらの損失によって高周波信号の伝送特性が劣化するという問題点があった。
【００１１】
本発明は上記問題点に鑑みて案出されたものであり、その目的は、高周波信号の入出力部における反射損失が低く、かつ電磁波シールドも可能で、高周波信号に対して低損失な伝送特性を有する高周波回路用パッケージを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の高周波回路用パッケージは、下面に下部接地導体層が形成され、上面に高周波回路部品が搭載される搭載部を有する絶縁基板と、該絶縁基板の前記搭載部近傍から外周近傍にかけて配設された線路導体および該線路導体の両側に併設された同一面接地導体層と、前記絶縁基板上に前記搭載部を囲むとともに前記線路導体および前記同一面接地導体層の一部を挟んで接合され、上面に上部接地導体層が形成された前記絶縁基板よりも誘電率が低い絶縁枠体とを具備し、前記絶縁枠体の内外側面に前記同一面接地導体層と前記上部接地導体層とを接続するキャスタレーション導体を形成するとともに、該キャスタレーション導体直下の前記絶縁基板にそれぞれ前記同一面接地導体層と前記下部接地導体層とを接続する貫通導体を形成したことを特徴とするものである。
【００１３】
本発明の高周波回路用パッケージによれば、高周波信号を伝送するための線路導体に対して、絶縁基板と絶縁枠体とに挟まれた気密封止部において、絶縁基板を介して下部接地導体層を、絶縁枠体を介して上部接地導体層を配し、また、その両側に同一面接地導体層を併設し、さらに、絶縁枠体の内外側面に同一面接地導体層と上部接地導体層とを接続するキャスタレーション導体を形成するとともに、このキャスタレーション導体直下の絶縁基板にそれぞれ同一面接地導体層と下部接地導体層とを接続する貫通導体を形成したことから、線路導体が絶縁枠体の内外側面において気密封止部に出入りする部分の線路構成が疑似導波管構造となる。その結果、線路導体を取り囲む接地のための導体について接地状態を安定させて反射損失を低減することができるとともに、電磁波シールド効果を高めて放射損失を抑制することができ、それにより、高周波信号の入出力部における高周波信号の伝送特性を低損失で良好なものとすることができる。
【００１４】
【発明の実施の形態】
以下、本発明を図面に基づき説明する。
【００１５】
図１は本発明の高周波回路用パッケージの実施の形態の一例を示す分解斜視図であり、図２はその要部平面図である。また、図３は図２のＣ−Ｃ’線断面図、図４は図２のＤ−Ｄ’線断面図である。
【００１６】
これらの図において２１は上面に高周波回路部品が搭載される搭載部２１ａを有する絶縁基板、２２は絶縁基板２１上に搭載部２１ａを囲むように接合されて内側に高周波回路部品を収容する収容部の側壁となる絶縁枠体である。これら絶縁基板２１と絶縁枠体２２とにより高周波用半導体素子を収容する収容部２９が形成され、高周波回路部品２８を搭載部２１ａに搭載し、この収容部２９を塞くようにして蓋体２３を絶縁枠体２２の上面に接合することにより、収容部２９の内部に高周波回路部品２８が気密封止されて収容される。
【００１７】
２４は搭載部２１ａ近傍から絶縁基板２１の外周近傍にかけて収容部２９の内外を導通するように配設された高周波信号を伝送するための線路導体、２５・２５は線路導体２４の両側に併設された同一面接地導体層であり、これら線路導体２４および同一面接地導体層２５・２５の一部は絶縁基板２１と絶縁枠体２２とに挟まれて気密封止部を構成している。２６は絶縁基板２１の下面に形成された下部接地導体層、２７は絶縁枠体２２の上面に形成された上部接地導体層である。２８は搭載部２１ａに搭載され収容部２９内に収容された高周波用半導体素子や高周波回路等の高周波回路部品であり、その電極３０と線路導体２４および同一面接地導体層２５・２５の収容部２９内に露出した部位とがボンディングワイヤ３１を介して電気的に接続される。
【００１８】
また、３２は絶縁枠体２２上面の上部接地導体層２７と同一面接地導体層２５・２５とを絶縁枠体２２の内外側面で電気的に接続するキャスタレーション導体であり、例えば絶縁枠体２２の内外側面に設けられた凹部表面に導体層を被着させることにより形成される。そして、３３は同一面接地導体層２５・２５と絶縁基板２１下面の下部接地導体層２６とをキャスタレーション導体３２の直下でそれぞれ電気的に接続するスルーホール導体やビア導体等の貫通導体である。
【００１９】
このような本発明の高周波回路用パッケージにおいては、絶縁基板２１と絶縁枠体２２とが線路導体２４および同一面接地導体層２５・２５の一部を挟んで接合されて構成された気密封止部において、線路導体２４が気密封止部に出入りする部分で、上部接地導体層２７とキャスタレーション導体３２・３２と同一面接地導体層２５・２５と貫通導体３３・３３と下部接地導体層２６とにより、高周波信号を伝送する線路導体２４を取り囲むようにして接地状態の連続した導体が形成されていることから、この部分の線路構成が疑似導波管線路の構成となる。その結果、線路導体２４を取り囲む接地のための導体について接地状態を安定させて気密封止部における高周波信号の反射損失を低減することができるとともに、電磁波シールド効果を高めて放射損失を抑制することができ、また、高次モードの発生を抑制することができる。
【００２０】
それにより、高周波信号の入出力部における高周波信号の反射損失および放射損失を抑え、伝送特性の劣化を抑えて、低損失で良好な伝送特性を有する高周波回路用パッケージとなる。
【００２１】
本発明の高周波回路用パッケージにおいて、絶縁基板２１および絶縁枠体２２としては、例えばアルミナやムライト等のセラミックス材料やガラスセラミックス等の無機系材料、あるいはテフロン（ＰＴＦＥ）・ガラスエポキシ・ポリイミド等の樹脂系材料などが用いられる。これら絶縁基板２１および絶縁枠体２２の形状・寸法（厚みや幅・長さ）は、使用される高周波信号の周波数や特性インピーダンスなどに応じて適宜設定される。
【００２２】
なお、絶縁枠体22と絶縁基板21とには通常は同じ材料を用いてもよいが、異なる材料を用いて絶縁枠体22の誘電率と絶縁基板21の誘電率とを異ならせている。絶縁基板21よりも絶縁枠体22の誘電率が低くなっており、絶縁枠体22の誘電率をなるべく真空の誘電率に近づけることができる。それにより、絶縁基板21と絶縁枠体22との接合部分とそれ以外の部分とにおける高周波信号の伝搬モードの変化が小さくなり、伝送損失が小さくなる。
【００２３】
線路導体２４は高周波線路導体用の金属材料、例えばＣｕやＭｏＭｎ＋Ｎｉ＋Ａｕ、Ｗ＋Ｎｉ＋Ａｕ、Ｃｒ＋Ｃｕ、Ｃｒ＋Ｃｕ＋Ｎｉ＋Ａｕ、Ｔａ２ Ｎ＋ＮｉＣｒ＋Ａｕ、Ｔｉ＋Ｐｄ＋Ａｕ、ＮｉＣｒ＋Ｐｄ＋Ａｕなどを用いて厚膜印刷法あるいは各種の薄膜形成方法やメッキ処理法などにより形成され、その厚みや幅も伝送される高周波信号の周波数や特性インピーダンスなどに応じて適宜設定される。なお、絶縁枠体２２と絶縁基板２１との接合部における線路導体２４の線路幅はそれ以外の部分での線路幅よりも狭くしてもよく、その場合、それらの幅は理想とする特性インピーダンスに対応する幅からそれ以外の部分での線路幅までの間で必要とする仕様に応じて適宜設定される。
【００２４】
また、同一面接地導体層２５は線路導体２４と同様の材料で同様の方法により形成すればよく、線路導体２４と同一面接地導体層２５との間隔は一般的な同一面接地導体層を設ける場合の標準的な設定とすればよい。さらに、絶縁枠体２２と絶縁基板２１との接合部において同一面接地導体層２５を線路導体２４に向けて等間隔に突出させるなどして特性インピーダンスの整合をより精密に行なってもよく、そのような場合には電磁界的影響度を考慮して必要とする特性に応じて適宜設定すればよい。
【００２５】
下部接地導体層２６および上部接地導体層２７は、線路導体２４や同一面接地導体層２５と同様の材料を用いて同様の方法により被着形成すればよい。なお、これらは導体被膜層として形成される場合の他に、他の導電部材、例えば金属板や金属ブロックを取着することにより形成してもよい。
【００２６】
キャスタレーション導体３２は、同一面接地導体層２５の直上の絶縁枠体２２の内外側面のそれぞれに形成された凹部等に上部接地導体層２７と同一面接地導体層２５とを電気的に接続するように形成され、上記の各導体層と同様の材料を用いて同様の方法により被着形成すればよく、また、他の導電部材、例えば金属板や金属ブロックを取着することにより形成してもよい。
【００２７】
また、貫通導体３３は、キャスタレーション導体３２直下の絶縁基板２１内にそれぞれ同一面接地導体層２５と下部接地導体層２６とを電気的に接続するように形成され、例えばスルーホール導体やビア導体を形成することにより、あるいは金属板や金属棒、金属パイプ等を埋設することにより形成すればよい。
【００２８】
本発明の高周波回路用パッケージの作製にあたっては、例えば絶縁基板２１および絶縁枠体２２がガラスセラミックスから成る場合であれば、まず絶縁基板２１となるガラスセラミツクスのグリーンシートを準備し、これに所定の打ち抜き加工を施して貫通導体となる貫通孔を形成した後、スクリーン印刷法により銅や銀などの低電気抵抗の導体ペーストを貫通孔に充填するとともに所定の線路導体パターンおよび導体層パターンの形状に印刷塗布する。次いで、別途準備したガラスセラミックスのグリーンシートをその側面にキャスタレーション導体３２を形成する凹部が形成されるようにして枠状に打ち抜くとともに、絶縁基板２１となるグリーンシートの上面に高周波用半導体素子２８の収容部２９が形成されるようにして積層して密着し、最後にこれらを約１０００℃で一体焼成することにより製作される。
【００２９】
また、キャスタレーション導体３２間のギャップｇは、下記式の範囲で表わされるギャップｇ０ よりも小さな値としておくと、共振による高周波信号の減衰を避けることができるため、線路導体２４を伝送させる高周波信号の周波数において、その伝送特性を優れたものとすることができる。
ｇ０ ＝Ｃ０ ／２ｆ・√εｒｅｆｆ
ただし、ｇ０ は共振の発生するキャスタレーション導体３２間ギャップ、Ｃ０ は光速、ｆは高周波信号の周波数、εｒｅｆｆは絶縁枠体２２および絶縁基板２１の比誘電率を合成した比誘電率である。
【００３０】
また、図１および図２に示した高周波回路用パッケージのように、キャスタレーション導体３２を絶縁枠体２２側面の凹部に形成する場合は、凹部を絶縁枠体２２の中央部に向かって深く形成するほど、より長い距離にわたって疑似導波管構造となるため接地状態がより安定するようになり、高周波信号の伝送特性をより優れたものとすることができる。従って、キャスタレーション導体３２が形成される絶縁枠体２２側面の凹部は、収容部２９内の気密封止を維持できる範囲でできる限り深く形成することが望ましい。
【００３１】
このような高周波回路用パッケージを用いて、その搭載部２１ａに高周波回路部品２８を搭載し、その電極３０をボンディングワイヤ３１やボンディングリボン等を介して収容部２９内に位置する線路導体２４および同一面接地導体層２５と電気的に接続し、絶縁枠体２１の上面にＦｅ−Ｎｉ−ＣｏやＦｅ−Ｎｉ４２アロイ等のＦｅ−Ｎｉ合金・無酸素銅・アルミニウム・ステンレス・Ｃｕ−Ｗ合金・Ｃｕ−Ｍｏ合金などから成る蓋体２３を、半田・ＡｕＳｎろう等の低融点金属ろう材やＡｕＧｅロウ等の高融点金属ろう材、あるいはシームウェルド（溶接）等により取着することによって、高周波回路部品２８がパッケージ内部に気密封止して収容され、製品としての高周波回路装置となる。
【００３２】
そして、これを外部電気回路基板に搭載するとともに、絶縁枠体２２の外側に位置する線路導体２４および同一面接地導体層２５を外部電気回路の配線導体にボンディングワイヤやリボン・リード端子等を介して接続して、パッケージ内部の高周波回路部品２８と外部電気回路とを電気的に接続することにより、高周波回路装置として使用される。
【００３３】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を施すことは何ら差し支えない。例えば、高周波信号の入出力部として、線路導体２４および同一面接地導体層２５は必要に応じて複数設けてもよい。また、この入出力部の構造を、例えば収容部を金属壁で囲んだいわゆるメタルウォールタイプのパッケージの入出力部の構造として適用してもよい。
【００３４】
【発明の効果】
本発明の高周波回路用パッケージによれば、高周波信号を伝送するための線路導体に対して、絶縁基板と絶縁枠体とに挟まれた気密封止部において、下部接地導体層および上部接地導体層を配し、同一面接地導体層を併設し、さらに、絶縁枠体の内外側面に同一面接地導体層と上部接地導体層とを接続するキャスタレーション導体を形成するとともにその直下の絶縁基板にそれぞれ同一面接地導体層と下部接地導体層とを接続する貫通導体を形成したことから、線路導体が絶縁枠体の内外側面において気密封止部に出入りする部分の線路構成が疑似導波管構造となり、その結果、線路導体を取り囲む接地導体による接地状態を安定させて反射損失を低減することができるとともに、電磁波シールド効果を高めて放射損失を抑制することができ、それにより、高周波信号の入出力部における高周波信号の伝送特性を低損失で良好なものとすることができる。
【図面の簡単な説明】
【図１】本発明の高周波回路用パッケージの実施の形態の一例を示す分解斜視図である。
【図２】図１に示す高周波回路用パッケージの要部平面図である。
【図３】図２のＣ−Ｃ’線断面図である。
【図４】図２のＤ−Ｄ’線断面図である。
【図５】従来の高周波回路用パッケージの例を示す分解斜視図である。
【図６】図５に示した従来の高周波回路用パッケージの要部平面図である。
【符号の説明】
２１・・・・・絶縁基板
２１ａ・・・・搭載部
２２・・・・・絶縁枠体
２３・・・・・線路導体
２５・・・・・同一面接地導体層
２６・・・・・下部接地導体層
２７・・・・・上部接地導体層
２８・・・・・高周波回路部品
３２・・・・・キャスタレーション導体
３３・・・・・貫通導体
【発明の属する技術分野】
本発明は、高周波帯で用いられる高周波用半導体素子や高周波回路等の高周波回路部品を収容するための高周波回路用パッケージに関するものである。
【０００２】
【従来の技術】
ＭＨｚ帯またはＧＨｚ帯の高周波帯で動作する高周波半導体素子や高周波回路等の高周波回路部品を収容するために用いられる高周波回路用パッケージには、従来、例えば図５に分解斜視図で、および図６にその要部平面図で示すようなものがあった。
【０００３】
図５および図６において、１はセラミック等から成り上面に高周波用半導体素子を搭載し収容する搭載部１ａを有する絶縁基板、２はセラミック等から成り絶縁基板１上に搭載部１ａを囲むように接合されて収容部の側壁となる絶縁枠体、３は収容部を気密封止するための蓋体であり、これら絶縁基板１と絶縁枠体２と蓋体３とにより高周波用半導体素子を収容するための収容部９が形成される。
【０００４】
４は搭載部１ａ近傍から絶縁基板１の外周近傍にかけて収容部９の内外を導通するように配設された高周波信号を伝送するための線路導体、５・５は線路導体４の両側に併設された同一面接地導体層であり、これら線路導体４および同一面接地導体層５・５の一部は絶縁基板１と絶縁枠体２とに挟まれて気密封止部を構成している。６は絶縁基板１の下面に形成された下部接地導体層、７は絶縁枠体２の上面に形成された上部接地導体層である。８は搭載部１ａに搭載され収容部９内に収容された高周波用半導体素子であり、その電極１０と線路導体４および同一面接地導体層５・５の収容部９内に露出した部位とがボンディングワイヤ１１を介して電気的に接続される。
【０００５】
このような従来の高周波回路用パッケージにおいては、高周波信号の入出力部の構成は、高周波信号が伝送される線路導体４と、これを挟んで絶縁基板１の同一面上で両側に併設された同一面接地導体層５・５と、絶縁基板１下面の下部接地導体層６と、絶縁枠体２上面の上部接地導体層７とから成り、線路導体４および同一面接地導体層５・５が絶縁枠体２と絶縁基板１とに挟持された部分（気密封止部）では上下グランド付きコプレーナ線路構造となり、絶縁枠体２の両側の部分では下グランド付きコプレーナ線路構造となっている。
【０００６】
なお、このような高周波信号の入出力部において、同一面接地導体層５・５と接地との電気的な接続は、例えば図６に示すように、絶縁枠体２の下に位置する絶縁基板１内に形成されたビア導体等の貫通導体１２により下部接地導体層６と電気的に接続することによって行なわれていた。
【０００７】
【発明が解決しようとする課題】
このような従来の高周波回路用パッケージにおいては、気密封止部では線路導体４の上部に存在する絶縁枠体２の誘電率に応じて線路導体４の特性インピーダンスがその両側の部分よりも低下するため、それらの間で特性インピーダンスの不整合が生じ、高周波信号の反射損失が増大して高周波信号の伝送特性が劣化するという問題点があった。
【０００８】
このため、気密封止部とその両側の部分とで特性インピーダンスの整合を図る技術が提案され、例えば特公平８−１２８８７ 号公報では、平衡型ストリップ線路構造（上下グランド付きコプレーナ線路構造）となる気密封止配線部分の配線の幅を、他のマイクロストリップ線路構造（下グランド付きコプレーナ線路構造）となる内部配線部分の配線の幅よりも狭くする方法が提案されている。
【０００９】
これによれば、気密封止配線部分の幅を内部配線部分の幅より狭くしたことにより、内部配線部分と気密封止配線部分との特性インピーダンスを整合させることができ、また、外部端子の特性インピーダンスとの整合をとることもできて、高速信号の伝搬特性を改善することができる利点があるというものである。
【００１０】
しかしながら、このような方法により気密封止配線部分の配線とその両側の部分に当たる内部配線部分の配線との特性インピーダンスを整合させた場合であっても、線路導体が気密封止部へ出入りする部分（図６中にＡおよびＢで示す絶縁枠体２の側壁直下の部分）では上部接地導体層７と同一面接地層５と下部接地導体層６とが直接接続されていないことにより接地状態が不安定となる傾向があるため、この部分で局部的に特性インピーダンスが変化して反射損失を生じることとなり、また、この部分で高周波信号のシールド効果が不十分となって放射損失を生じることとなるため、これらの損失によって高周波信号の伝送特性が劣化するという問題点があった。
【００１１】
本発明は上記問題点に鑑みて案出されたものであり、その目的は、高周波信号の入出力部における反射損失が低く、かつ電磁波シールドも可能で、高周波信号に対して低損失な伝送特性を有する高周波回路用パッケージを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の高周波回路用パッケージは、下面に下部接地導体層が形成され、上面に高周波回路部品が搭載される搭載部を有する絶縁基板と、該絶縁基板の前記搭載部近傍から外周近傍にかけて配設された線路導体および該線路導体の両側に併設された同一面接地導体層と、前記絶縁基板上に前記搭載部を囲むとともに前記線路導体および前記同一面接地導体層の一部を挟んで接合され、上面に上部接地導体層が形成された前記絶縁基板よりも誘電率が低い絶縁枠体とを具備し、前記絶縁枠体の内外側面に前記同一面接地導体層と前記上部接地導体層とを接続するキャスタレーション導体を形成するとともに、該キャスタレーション導体直下の前記絶縁基板にそれぞれ前記同一面接地導体層と前記下部接地導体層とを接続する貫通導体を形成したことを特徴とするものである。
【００１３】
本発明の高周波回路用パッケージによれば、高周波信号を伝送するための線路導体に対して、絶縁基板と絶縁枠体とに挟まれた気密封止部において、絶縁基板を介して下部接地導体層を、絶縁枠体を介して上部接地導体層を配し、また、その両側に同一面接地導体層を併設し、さらに、絶縁枠体の内外側面に同一面接地導体層と上部接地導体層とを接続するキャスタレーション導体を形成するとともに、このキャスタレーション導体直下の絶縁基板にそれぞれ同一面接地導体層と下部接地導体層とを接続する貫通導体を形成したことから、線路導体が絶縁枠体の内外側面において気密封止部に出入りする部分の線路構成が疑似導波管構造となる。その結果、線路導体を取り囲む接地のための導体について接地状態を安定させて反射損失を低減することができるとともに、電磁波シールド効果を高めて放射損失を抑制することができ、それにより、高周波信号の入出力部における高周波信号の伝送特性を低損失で良好なものとすることができる。
【００１４】
【発明の実施の形態】
以下、本発明を図面に基づき説明する。
【００１５】
図１は本発明の高周波回路用パッケージの実施の形態の一例を示す分解斜視図であり、図２はその要部平面図である。また、図３は図２のＣ−Ｃ’線断面図、図４は図２のＤ−Ｄ’線断面図である。
【００１６】
これらの図において２１は上面に高周波回路部品が搭載される搭載部２１ａを有する絶縁基板、２２は絶縁基板２１上に搭載部２１ａを囲むように接合されて内側に高周波回路部品を収容する収容部の側壁となる絶縁枠体である。これら絶縁基板２１と絶縁枠体２２とにより高周波用半導体素子を収容する収容部２９が形成され、高周波回路部品２８を搭載部２１ａに搭載し、この収容部２９を塞くようにして蓋体２３を絶縁枠体２２の上面に接合することにより、収容部２９の内部に高周波回路部品２８が気密封止されて収容される。
【００１７】
２４は搭載部２１ａ近傍から絶縁基板２１の外周近傍にかけて収容部２９の内外を導通するように配設された高周波信号を伝送するための線路導体、２５・２５は線路導体２４の両側に併設された同一面接地導体層であり、これら線路導体２４および同一面接地導体層２５・２５の一部は絶縁基板２１と絶縁枠体２２とに挟まれて気密封止部を構成している。２６は絶縁基板２１の下面に形成された下部接地導体層、２７は絶縁枠体２２の上面に形成された上部接地導体層である。２８は搭載部２１ａに搭載され収容部２９内に収容された高周波用半導体素子や高周波回路等の高周波回路部品であり、その電極３０と線路導体２４および同一面接地導体層２５・２５の収容部２９内に露出した部位とがボンディングワイヤ３１を介して電気的に接続される。
【００１８】
また、３２は絶縁枠体２２上面の上部接地導体層２７と同一面接地導体層２５・２５とを絶縁枠体２２の内外側面で電気的に接続するキャスタレーション導体であり、例えば絶縁枠体２２の内外側面に設けられた凹部表面に導体層を被着させることにより形成される。そして、３３は同一面接地導体層２５・２５と絶縁基板２１下面の下部接地導体層２６とをキャスタレーション導体３２の直下でそれぞれ電気的に接続するスルーホール導体やビア導体等の貫通導体である。
【００１９】
このような本発明の高周波回路用パッケージにおいては、絶縁基板２１と絶縁枠体２２とが線路導体２４および同一面接地導体層２５・２５の一部を挟んで接合されて構成された気密封止部において、線路導体２４が気密封止部に出入りする部分で、上部接地導体層２７とキャスタレーション導体３２・３２と同一面接地導体層２５・２５と貫通導体３３・３３と下部接地導体層２６とにより、高周波信号を伝送する線路導体２４を取り囲むようにして接地状態の連続した導体が形成されていることから、この部分の線路構成が疑似導波管線路の構成となる。その結果、線路導体２４を取り囲む接地のための導体について接地状態を安定させて気密封止部における高周波信号の反射損失を低減することができるとともに、電磁波シールド効果を高めて放射損失を抑制することができ、また、高次モードの発生を抑制することができる。
【００２０】
それにより、高周波信号の入出力部における高周波信号の反射損失および放射損失を抑え、伝送特性の劣化を抑えて、低損失で良好な伝送特性を有する高周波回路用パッケージとなる。
【００２１】
本発明の高周波回路用パッケージにおいて、絶縁基板２１および絶縁枠体２２としては、例えばアルミナやムライト等のセラミックス材料やガラスセラミックス等の無機系材料、あるいはテフロン（ＰＴＦＥ）・ガラスエポキシ・ポリイミド等の樹脂系材料などが用いられる。これら絶縁基板２１および絶縁枠体２２の形状・寸法（厚みや幅・長さ）は、使用される高周波信号の周波数や特性インピーダンスなどに応じて適宜設定される。
【００２２】
なお、絶縁枠体22と絶縁基板21とには通常は同じ材料を用いてもよいが、異なる材料を用いて絶縁枠体22の誘電率と絶縁基板21の誘電率とを異ならせている。絶縁基板21よりも絶縁枠体22の誘電率が低くなっており、絶縁枠体22の誘電率をなるべく真空の誘電率に近づけることができる。それにより、絶縁基板21と絶縁枠体22との接合部分とそれ以外の部分とにおける高周波信号の伝搬モードの変化が小さくなり、伝送損失が小さくなる。
【００２３】
線路導体２４は高周波線路導体用の金属材料、例えばＣｕやＭｏＭｎ＋Ｎｉ＋Ａｕ、Ｗ＋Ｎｉ＋Ａｕ、Ｃｒ＋Ｃｕ、Ｃｒ＋Ｃｕ＋Ｎｉ＋Ａｕ、Ｔａ２ Ｎ＋ＮｉＣｒ＋Ａｕ、Ｔｉ＋Ｐｄ＋Ａｕ、ＮｉＣｒ＋Ｐｄ＋Ａｕなどを用いて厚膜印刷法あるいは各種の薄膜形成方法やメッキ処理法などにより形成され、その厚みや幅も伝送される高周波信号の周波数や特性インピーダンスなどに応じて適宜設定される。なお、絶縁枠体２２と絶縁基板２１との接合部における線路導体２４の線路幅はそれ以外の部分での線路幅よりも狭くしてもよく、その場合、それらの幅は理想とする特性インピーダンスに対応する幅からそれ以外の部分での線路幅までの間で必要とする仕様に応じて適宜設定される。
【００２４】
また、同一面接地導体層２５は線路導体２４と同様の材料で同様の方法により形成すればよく、線路導体２４と同一面接地導体層２５との間隔は一般的な同一面接地導体層を設ける場合の標準的な設定とすればよい。さらに、絶縁枠体２２と絶縁基板２１との接合部において同一面接地導体層２５を線路導体２４に向けて等間隔に突出させるなどして特性インピーダンスの整合をより精密に行なってもよく、そのような場合には電磁界的影響度を考慮して必要とする特性に応じて適宜設定すればよい。
【００２５】
下部接地導体層２６および上部接地導体層２７は、線路導体２４や同一面接地導体層２５と同様の材料を用いて同様の方法により被着形成すればよい。なお、これらは導体被膜層として形成される場合の他に、他の導電部材、例えば金属板や金属ブロックを取着することにより形成してもよい。
【００２６】
キャスタレーション導体３２は、同一面接地導体層２５の直上の絶縁枠体２２の内外側面のそれぞれに形成された凹部等に上部接地導体層２７と同一面接地導体層２５とを電気的に接続するように形成され、上記の各導体層と同様の材料を用いて同様の方法により被着形成すればよく、また、他の導電部材、例えば金属板や金属ブロックを取着することにより形成してもよい。
【００２７】
また、貫通導体３３は、キャスタレーション導体３２直下の絶縁基板２１内にそれぞれ同一面接地導体層２５と下部接地導体層２６とを電気的に接続するように形成され、例えばスルーホール導体やビア導体を形成することにより、あるいは金属板や金属棒、金属パイプ等を埋設することにより形成すればよい。
【００２８】
本発明の高周波回路用パッケージの作製にあたっては、例えば絶縁基板２１および絶縁枠体２２がガラスセラミックスから成る場合であれば、まず絶縁基板２１となるガラスセラミツクスのグリーンシートを準備し、これに所定の打ち抜き加工を施して貫通導体となる貫通孔を形成した後、スクリーン印刷法により銅や銀などの低電気抵抗の導体ペーストを貫通孔に充填するとともに所定の線路導体パターンおよび導体層パターンの形状に印刷塗布する。次いで、別途準備したガラスセラミックスのグリーンシートをその側面にキャスタレーション導体３２を形成する凹部が形成されるようにして枠状に打ち抜くとともに、絶縁基板２１となるグリーンシートの上面に高周波用半導体素子２８の収容部２９が形成されるようにして積層して密着し、最後にこれらを約１０００℃で一体焼成することにより製作される。
【００２９】
また、キャスタレーション導体３２間のギャップｇは、下記式の範囲で表わされるギャップｇ０ よりも小さな値としておくと、共振による高周波信号の減衰を避けることができるため、線路導体２４を伝送させる高周波信号の周波数において、その伝送特性を優れたものとすることができる。
ｇ０ ＝Ｃ０ ／２ｆ・√εｒｅｆｆ
ただし、ｇ０ は共振の発生するキャスタレーション導体３２間ギャップ、Ｃ０ は光速、ｆは高周波信号の周波数、εｒｅｆｆは絶縁枠体２２および絶縁基板２１の比誘電率を合成した比誘電率である。
【００３０】
また、図１および図２に示した高周波回路用パッケージのように、キャスタレーション導体３２を絶縁枠体２２側面の凹部に形成する場合は、凹部を絶縁枠体２２の中央部に向かって深く形成するほど、より長い距離にわたって疑似導波管構造となるため接地状態がより安定するようになり、高周波信号の伝送特性をより優れたものとすることができる。従って、キャスタレーション導体３２が形成される絶縁枠体２２側面の凹部は、収容部２９内の気密封止を維持できる範囲でできる限り深く形成することが望ましい。
【００３１】
このような高周波回路用パッケージを用いて、その搭載部２１ａに高周波回路部品２８を搭載し、その電極３０をボンディングワイヤ３１やボンディングリボン等を介して収容部２９内に位置する線路導体２４および同一面接地導体層２５と電気的に接続し、絶縁枠体２１の上面にＦｅ−Ｎｉ−ＣｏやＦｅ−Ｎｉ４２アロイ等のＦｅ−Ｎｉ合金・無酸素銅・アルミニウム・ステンレス・Ｃｕ−Ｗ合金・Ｃｕ−Ｍｏ合金などから成る蓋体２３を、半田・ＡｕＳｎろう等の低融点金属ろう材やＡｕＧｅロウ等の高融点金属ろう材、あるいはシームウェルド（溶接）等により取着することによって、高周波回路部品２８がパッケージ内部に気密封止して収容され、製品としての高周波回路装置となる。
【００３２】
そして、これを外部電気回路基板に搭載するとともに、絶縁枠体２２の外側に位置する線路導体２４および同一面接地導体層２５を外部電気回路の配線導体にボンディングワイヤやリボン・リード端子等を介して接続して、パッケージ内部の高周波回路部品２８と外部電気回路とを電気的に接続することにより、高周波回路装置として使用される。
【００３３】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を施すことは何ら差し支えない。例えば、高周波信号の入出力部として、線路導体２４および同一面接地導体層２５は必要に応じて複数設けてもよい。また、この入出力部の構造を、例えば収容部を金属壁で囲んだいわゆるメタルウォールタイプのパッケージの入出力部の構造として適用してもよい。
【００３４】
【発明の効果】
本発明の高周波回路用パッケージによれば、高周波信号を伝送するための線路導体に対して、絶縁基板と絶縁枠体とに挟まれた気密封止部において、下部接地導体層および上部接地導体層を配し、同一面接地導体層を併設し、さらに、絶縁枠体の内外側面に同一面接地導体層と上部接地導体層とを接続するキャスタレーション導体を形成するとともにその直下の絶縁基板にそれぞれ同一面接地導体層と下部接地導体層とを接続する貫通導体を形成したことから、線路導体が絶縁枠体の内外側面において気密封止部に出入りする部分の線路構成が疑似導波管構造となり、その結果、線路導体を取り囲む接地導体による接地状態を安定させて反射損失を低減することができるとともに、電磁波シールド効果を高めて放射損失を抑制することができ、それにより、高周波信号の入出力部における高周波信号の伝送特性を低損失で良好なものとすることができる。
【図面の簡単な説明】
【図１】本発明の高周波回路用パッケージの実施の形態の一例を示す分解斜視図である。
【図２】図１に示す高周波回路用パッケージの要部平面図である。
【図３】図２のＣ−Ｃ’線断面図である。
【図４】図２のＤ−Ｄ’線断面図である。
【図５】従来の高周波回路用パッケージの例を示す分解斜視図である。
【図６】図５に示した従来の高周波回路用パッケージの要部平面図である。
【符号の説明】
２１・・・・・絶縁基板
２１ａ・・・・搭載部
２２・・・・・絶縁枠体
２３・・・・・線路導体
２５・・・・・同一面接地導体層
２６・・・・・下部接地導体層
２７・・・・・上部接地導体層
２８・・・・・高周波回路部品
３２・・・・・キャスタレーション導体
３３・・・・・貫通導体
Claims (1)
- 下面に下部接地導体層が形成され、上面に高周波回路部品が搭載される搭載部を有する絶縁基板と、該絶縁基板の前記搭載部近傍から外周近傍にかけて配設された線路導体および該線路導体の両側に併設された同一面接地導体層と、前記絶縁基板上に前記搭載部を囲むとともに前記線路導体および前記同一面接地導体層の一部を挟んで接合され、上面に上部接地導体層が形成された前記絶縁基板よりも誘電率が低い絶縁枠体とを具備し、前記絶縁枠体の内外側面に前記同一面接地導体層と前記上部接地導体層とを接続するキャスタレーション導体を形成するとともに、該キャスタレーション導体直下の前記絶縁基板にそれぞれ前記同一面接地導体層と前記下部接地導体層とを接続する貫通導体を形成したことを特徴とする高周波回路用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11758098A JP3618046B2 (ja) | 1998-04-27 | 1998-04-27 | 高周波回路用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11758098A JP3618046B2 (ja) | 1998-04-27 | 1998-04-27 | 高周波回路用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312751A JPH11312751A (ja) | 1999-11-09 |
| JP3618046B2 true JP3618046B2 (ja) | 2005-02-09 |
Family
ID=14715348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11758098A Expired - Fee Related JP3618046B2 (ja) | 1998-04-27 | 1998-04-27 | 高周波回路用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3618046B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3346752B2 (ja) | 1999-11-15 | 2002-11-18 | 日本電気株式会社 | 高周波パッケージ |
| JP4761713B2 (ja) * | 2004-01-28 | 2011-08-31 | 京セラ株式会社 | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 |
| JP2008159862A (ja) * | 2006-12-25 | 2008-07-10 | Hitachi Kokusai Electric Inc | 高周波電子部品のパッケージ構造 |
| US9386687B2 (en) | 2011-12-20 | 2016-07-05 | Kyocera Corporation | Electronic component housing package and electronic apparatus |
| JP5870808B2 (ja) | 2012-03-28 | 2016-03-01 | 富士通株式会社 | 積層モジュール |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107055A (ja) * | 1986-06-02 | 1988-05-12 | Fujitsu Ltd | 集積回路用パッケ−ジ |
| JPH0821642B2 (ja) * | 1987-04-20 | 1996-03-04 | 新光電気工業株式会社 | 高周波素子用パツケ−ジ |
| JPH05226496A (ja) * | 1992-02-17 | 1993-09-03 | Shinko Electric Ind Co Ltd | 電子部品用パッケージ |
-
1998
- 1998-04-27 JP JP11758098A patent/JP3618046B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312751A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| US5451818A (en) | Millimeter wave ceramic package | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| EP2428989B1 (en) | High-frequency circuit package and high-frequency circuit device | |
| US5994983A (en) | Microwave circuit, capped microwave circuit and use thereof in a circuit arrangement | |
| US6369324B1 (en) | High-frequency input/output feedthrough and package for housing a high-frequency semiconductor element | |
| JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP3457802B2 (ja) | 高周波用半導体装置 | |
| US6936921B2 (en) | High-frequency package | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JPH10303333A (ja) | 高周波用パッケージ | |
| JP2003152124A (ja) | 高周波用パッケージ | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JP3935082B2 (ja) | 高周波用パッケージ | |
| JP4454144B2 (ja) | 高周波回路用パッケージ | |
| JP4012796B2 (ja) | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ | |
| JP3725983B2 (ja) | 高周波回路用パッケージ | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JPH11339898A (ja) | 高周波用入出力端子および高周波回路用パッケージ | |
| JP2002359443A (ja) | 高周波パッケ−ジと配線基板との接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |