JPS63107055A - 集積回路用パッケ−ジ - Google Patents

集積回路用パッケ−ジ

Info

Publication number
JPS63107055A
JPS63107055A JP62125733A JP12573387A JPS63107055A JP S63107055 A JPS63107055 A JP S63107055A JP 62125733 A JP62125733 A JP 62125733A JP 12573387 A JP12573387 A JP 12573387A JP S63107055 A JPS63107055 A JP S63107055A
Authority
JP
Japan
Prior art keywords
conductive
dielectric substrate
package
conductive patterns
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62125733A
Other languages
English (en)
Other versions
JPH046104B2 (ja
Inventor
Norio Hidaka
日高　紀雄
Yasutaka Hirachi
康剛 平地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to CA000538310A priority Critical patent/CA1320006C/en
Priority to KR1019870005590A priority patent/KR900004718B1/ko
Priority to DE87304862T priority patent/DE3786844T2/de
Priority to EP87304862A priority patent/EP0249378B1/en
Publication of JPS63107055A publication Critical patent/JPS63107055A/ja
Priority to US07/346,243 priority patent/US4881116A/en
Publication of JPH046104B2 publication Critical patent/JPH046104B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 集積回路パッケージの外部接続端子部の導電パターン間
に４電体（柱）を設けることにより、信号の反射および
クロストークを減少させる。
〔産業上の利用分野〕
本発明の詳細な説明は集積回路に関し、特に超高速集積
回路を収納するパッケージに関する。
〔従来の技術とその問題点〕
第１２．１３図は従来の集積回路パッケージを示すもの
で、第１２図はその外観斜視図、第１３図はこのパフケ
ージの内部に集積回路（以下、ｒｃと略称する）１を収
納し、これを外部接続端子部２を通して外部回路３と接
続したときの横断面図（Ｘ−Ｘ’線断面）である。外部
接続端子部２は銅等の金属基板４に誘電体であるアルミ
ナの環状枠５　（第１アルミナ枠）を固着し、この第１
アルミナ枠５上に接続用の導電パターン６（６ａ、６ｂ
、６ｃ）を設け、更に、導電パターン６ｂ上に背面が封
止用導電リング７で覆われたアルミナ枠８を重ねて構成
される。
導電パターン６ｂはアルミナ枠５上にタングステンペー
ストをラミネート状に形成したものである。一方、導電
パターン６ａ、６ｃはタングステンペーストのメタライ
ズ（６ｃに相当）上にＮｉにッケル）およびＡｕ（金）
鍍金を施したものであり、外方の導電パターン６ｃの一
部はリード片９を介して外部回路３に接続される。また
、内方の導電パターン６ａはリード線６１によりＩＣ１
に接続される。
封止用４電リング７はアルミナ枠８の表面をタングステ
ンペーストでメタライズした後、これをＮｉおよびＡｕ
鍍金することにより、導電パターン６ｂと同様にして形
成される。斯くして、導電パターン６ｂはアルミナ枠５
．８と共にラミネート構造を形成する。
第１４図は第１２図に示されるＩＣパッケージの長手断
面図であり、隣接して並置された導電パターン６の平行
配列構造を示す。
第１２〜１４図に示す従来のＩＣパッケージにおいては
、導電パターン６ｂと封止用導電リング７とは比誘電率
６．９のアルミナ（アルミナ枠８）を介して電磁気的に
結合され、その結果共振現象が生じる。これは、等価的
には第１５図に示す如く、特性インピーダンスＺｏを有
する導電パターン６ｂの線路９′に封止用導電リング７
の長さに応じたリング共振線路１０が結合されたことに
なり、特定の周波数帯では線路の特性インピーダンスは
もはやＺｏとは異なった値となる。従って、特性インピ
ーダンスＺＯを有する信号源（図示せず）からリード線
９に入力された信号は、インピーダンス不整合により、
導電パターン６ｂにより反射され、この反射された信号
によってＩＣ１特に超高速論理回路の誤動作を引き起こ
す。
更に、この誤動作に加え、上記の如き導電パターン６の
並置配列構造により導電パターンがアルミナ（アルミナ
枠５．８）を介して電磁気的に結合され、その結果電磁
干渉ともいうべき好ましからざるクロストークを発生す
る。
このクロストークの発生の可能性は高速のパルス信号の
周波数成分が高くなる程大きい。
このような問題を解決するために、特開昭５８−１９０
０４６号公報には第１６図に示す如き改良構造が提案さ
れている。これによれば、金属製のパッケージハウジン
グ４ｏに貫通孔４０Ａが形成され、ここに対応の接続用
端子ユニット３１が嵌入される。各端子ユニット３１は
その外面にストリップライン３ｏをラミネート状に形成
した誘電体基板２９と、このストリップライン３ｏ上に
置かれ誘電体基板２９に一体的な誘電体ブロック３３と
をを有する。ストリップライン３ｏにはリード片９が接
続され外部回路３（第１３図）との接続に供する。
第１７図は第１６１１１に示されるＩＣパフケージの端
子ユニットの製造プロセスを示すもので、まず同図（ａ
）に示す如く、所定パターンのタングステンペースト（
ストリップライン３ｏに相当）がアルミナ生セラミツク
板（誘電体基板２９に相当）に形成され、次いで同図（
ｂ）に示す如く、より小さいアルミナ生セラミツク板（
誘電体ブロック３３に相当）が誘電体基板２９上に載置
される。その後、この組立体全体を焼結した後、第１７
図（ｃ）に示す如く、パターン３ｏをＡｕ鍍金し、更に
、組立体（端子ユニット）の底面、及び側面、並びに小
さいアルミナ生セラミツク板（誘電体ブロック３３）の
上面をメタライズして完成する。
これによれば、ストリップライン３０は誘電体基板３３
により２つの部分に分割され、その一方（外方部分）は
リード片９を介して外部回路３に接続され、他方（内方
部分）、はパッケージの内部回路（ＩＣ等）に接続され
る。
しかしながら、この第１６．１７図の構造においては、
金属ハウジングによりストリップ・ライン３０がシール
ドされるが、第１７図の如く端子ユニット３１を形成す
るのが複雑であり、特に、多数の電気端子部を有するＩ
Ｃパッケージに適用するときはその製造は一層困難さを
増す。
また、金属ハウジングの外部に位置するストリップ・ラ
イン間のクロストークを防止することができない。
そこで、これを解決するために更に他の従来例として、
第１８図に示すＩＣパッケージがある。
第１８図において、４０は金属ハウジング、４０Ａは貫
通口、２２は蓋体、９はストリップ・ライン３０につな
がる外部リード片、２９は端子ユニット３１の誘電体基
板である。この例では、リード片９間のクロストークを
防止するために、隣接したリード片またはストリップラ
イン３０の間に金属ハウジングに接続したメタライズ膜
２５を誘電体・基板２９の表面に設゛けている。それに
より、ストリップ・ライン間のクロストークの防止効果
が得られる。しかしながら、この構造では、メタライズ
膜２５の形成に製造上の困難性があり、電気端子を高密
度に配置するのに適さない。また、誘電体基板２９の表
面部にのみメタライズ膜２５が形成されているので、誘
電体内部を通して電磁的カップリングが生じることを防
止できない。
更にまた、上記の従来技術においては、リード片９は通
常、第１２図に１００で示す如く、蝋あるいは半田等に
より導電パターン６ｃに融着されるが、しかしながら、
その半田等のパターン形状（即ち、量）には殆ど考慮を
払っていないのが実情である。融着部の量、あるいは形
状は上記のインピーダンス整合の良否に大きく左右する
。詰まり、従来はこのインピーダンス整合に殆ど配慮し
ていなかった。従って、半田等の溶融接合剤１００はリ
ード片９の外部に不規則状に四方にはみ出し、インピー
ダンスマツチングに悪影響を与えていた。
本発明の目的は前記した従来の導電パターンと導電リン
グによる共振、および各導電バターシ間の電磁気的結合
を無くし、且つ外部接続端子部のインピーダンスを信号
源の特性インピーダンスに近付けることによって、上述
した反射およびクロストークを減少せしめることができ
るとともに、製造が容易な集積回路パッケージを提供す
ることにある。
本発明の別の目的は良好なインピーダンス整合を実現し
得るＩＣパフケージを提供することである。
Ｃ問題点を解決するための手段〕 上記の目的を達成するために本発明によれば、一方の面
に接地用導体を形成し、他方の面に複数本の導電パター
ンを形成した誘電体基板を有し、該導電パターンを介し
て内部に収納した集積回路を外部回路に接続する集積回
路用パッケージにおいて、上記導電パターン間に誘電体
基板を貫通して接地用導体に連結される導電柱を設けた
ことを構成上の特徴とする。
また別の本発明によれば、上記第１誘電体基板の導電パ
ターン上に上記第１誘電体基板の導電柱の少なくとも一
部に電気的に接続される導電柱を埋込んだ第２の誘電体
基板が重合配置される。
更にまた別の本発明によれば、上記第２の誘電体基板に
は第１誘電体基板と反対側の面に導電被膜が形成され、
第２誘電体基板に埋込まれる導電柱は上記導電被膜並び
に第１誘電体基板の導電柱の少なくとも一部に電気的に
接続される。
〔作　用〕
上記の本発明の構成によれば、第１の誘電体基板の導電
パターン間に接地された導電体を設けたので、導電パタ
ーン間のクロストークを防止することができる。
また、第２の誘電体の導電皮膜（封止用導電リング）に
接地導電柱を設け、封止用導電リングを接地したので、
前記第１５図のリング１０が等価的に短くなり、共振周
波数が非常に高くなり、集積回路の所要の帯域での共振
が起こらなくなり、共振周波数での特性インピーダンス
の変化がないので、集積回路の所要帯域を通じて、外部
接続端子部の導電体を含む相互の寸法の設定により外部
接続端子部のインピーダンスを信号源の特性インピーダ
ンスを信号源の特性インピーダンスに近付けることによ
って、信号の反射を防止することができる。
〔実施例〕
以下本発明を図面を参照して実施例によって詳細に説明
する。
第１図は本発明の集積回路のパッケージの一実施例の斜
視図である。該パッケージはＩＣ（第１図には図示せず
）を搭載する支持台と接地用導体を兼ねた銅ブロツク１
１上に誘電体である中空の矩形アルミナ枠（第１アルミ
ナ枠）１２が固着され、該粋の一辺に４個、四辺で１６
個のバー状の外部接続端子１４が設けられ、該端子上面
には気密封止用の蓋を融着するための導電皮膜１７が施
されている小さな誘電体である中空の矩形のアルミナ枠
（第２アルミナ枠）１３が固着さている。
導電度ＷＡ１７は加熱により溶融してその上に置かれる
蓋体２２を融着する。
第２図は第１図の１ｌ−ＩＩ線断面図である。外部接続
端子部はＩＣＩを搭載する銅の接地用導電板（基板）１
１上に、誘電体である第１のアルミナ枠１２を固着し、
このアルミナ枠上にバー状の接続用導電パターン（電源
線路、信号線路）１４゜１５．１６を設けている。
導電パターン１４．１５．１６は夫々第１３図に示す導
電パターン６ａ、６ｂ、６ｃに対応し、導電パターン６
ａ、６ｂ、６Ｃと同様の前述のプロセスにより製造され
る。即ち、導電パターン１５はタングステンペーストに
より形成され、導電パターン１４．１６は導電パターン
１５のタングステンペースト上にＮｉ−ＡｕまたはＡｕ
鍍金により形成される。
基板１１上に搭載されるＩＣ（ＩＣチップ）ｌは例えば
ウェスティングハウス　エレクトリック社製のコバル（
Ｋｏｖａｌ）にＡｕ１ｉ金したリード線６１によりＩＣ
パッケージの内部に位置する導電パターン１６に接続さ
れる。
第３Ａ図、第３Ｂ図は第１図のＩＩＩＡ−１１１Ａ、Ｉ
ＩＩＢ−ＩＩＩＢ断面図である。第３Ａ、３Ｂ図に示す
如く隣接する導電パターン１４．１６の両側には断面円
形の貫通孔５１ａが形成され、これら貫通孔内に導電柱
１９ａが埋め込まれる。
図示実施例においては、各導電パターン１４の両側には
２組の導電柱１９ａが配置され、且つ各導電パターン１
６の両側には１組の導電柱１９ａが配置されているが、
導電柱１９ａの数は図示実施例のものには何等限定され
ず、基本的には導電パターン１４あるいは１６間に少な
くとも１個の導電柱があればよい。また、導電柱１９ａ
は図示実施例の如く規則的に配置することも必ずしも必
要ではない。
そのような変形配置の一例を第９図に示す。同図におい
て、導電柱１９ａは３個の導電パターン１４毎に２個宛
配置されている。詰まり、導電柱１９ａは各々が３個の
導電パターン１４を有する導電パターン群間に２個宛配
置されていると考えることができる。このような実施例
は、同一の導電パターン群内の導電パターン間における
クロストークはそれほど問題にならないような導電パタ
ーンの設計となっている時に特に有用である。
貫通孔５１ａは第１アルミナ枠１２の板厚を貫通して延
びる。
他方、第４図から判るように、導電柱１９ｂを埋め込ん
だ断面円形の貫通孔５１ｂが隣接する導電パターン１５
の両側でアルミナ枠１２内に設けられる。
封止用導電リング１７を後面（上端面）に有する第２ア
ルミナ枠１３は第２図に示す如（導電バターン１５上に
置かれる。第４図において貫通孔５１ｂは第１．第２ア
ルミナ枠１２．１３を共に貫通し、かつ封止用導電リン
グ１７の下方に置かれている。
例えば、導電体１９ａ、１９ｂは０．１〜０．５　ｗφ
、導電パターン１４．１５．１６の幅は０．２〜０．５
鰭、アルミナの枠１２．１３の厚みは、０．２〜０．４
鶴、Ｘ方向の幅は６〜２０寵、Ｙ方向の幅は８〜２０ｍ
ｇ＋に形成される。
以上の構成で、伝送線路の導電パターン１４゜１６　（
アルミナ枠１３をはずれた部分）は、導電パターン１４
．１６を中心導体とし、銅ブロック１１とこれに接続さ
れた導電柱１９ａを接地用導体とする線路からなっおり
、電磁界の殆どが銅ブロック１１と導電柱１９ａに終端
される。したがって、隣接する導電パターン間の電磁干
渉は、減少し、クロストークの減少に役立つ。また、線
路の特性インピーダンスＺｏは導電パターン１４゜１６
と銅ブロック１１および導電柱１９ａとの距離を変える
ことによって任意の値にできる。従うて、信号源と実質
上同一のインピーダンスの線路ができて、インピーダン
スの不整合による反射をなくすことができる。
導電パターン１５に関しては、導電パターン１５を中心
導体とし、その周りを接地導体の銅ブロック１１とこれ
に接続された導電柱１９ｂと、これに接続された封止用
リング１７の接続導体で囲まれた線路から成っており、
電磁界はこれらの接地導体に終端される。即ち、銅ブロ
ック１１゜導電柱１９ｂおよび封止用リング１７は電磁
界が外部へ漏れるのを防ぐシールド効果の役目をなす。
したがって、隣接する導電パターンの間の電磁干渉はな
くなり、クロストークを無くすことができる。また、線
路の特性インピーダンスＺｏは銅ブロック１１．導電柱
１９ｂおよび封止用導電リング１７との距離を変えるこ
とによって任意の値にすることができる。したがって、
信号源と同じインピータンスの線路ができて、インピー
ダンスの不整合による反射をなくすことができる。また
、封止用導電リングを複数箇所で接地したので、前記第
１５図のリング１０が等価的に短くなり、共振周波数が
非常に高くなり、集積回路の所要の帯域で共振が起らな
くなり、特定の周波数でリング共振により、外部接続端
子部で伝送路の特性インピーダンスが変化することを防
止できる。
次に、本発明の実施例のｒｃパッケージの製造について
説明する。
本実施例の導電柱１９ａ、１９ｂを形成するには、アル
ミナを焼結する前のグリーンシート（生セラミツク板）
の状態で、ツールで所要の穴５１ａ、５１ｂをあけ、次
にタングステンペーストをこの穴の中にローラ等で押し
込むことにより形成する。この時、所要の導電パターン
１４，１５゜１６も同時に所定パターンのスクリーン状
のマスクを用いて形成することができる。上方のアルミ
ナ枠１３に形成する導電柱１９ｂは、アルミナ枠１３を
アルミナ枠１２に重ねた後に、ツールで両者を貫通する
穴をあけ、この穴にタングステンペーストを押し込むこ
とで形成することができる。
或いは、アルミナ枠１２とアルミナ枠１３に別々に穴５
１ａ、５１ｂをあけ、それぞれにタングステンペースト
を押し込み、その後両者を位置合せして、アルミナ枠１
２の導電柱とアルミナ枠１３の導電柱とを接続するよう
にしてもよい。尚、このとき、前記第５図のように、同
一列の導電柱１９ａを導電パターン２１で接続する構成
としておけば、アルミナ枠１２．１３の導電柱１９ｂの
位置合せにずれが生じたとしても、両者の電気的接続が
確保できる。また、第５図のように、両側に設けた各導
電体１９ａ間を導電パターン２１で接続することにより
、隣接する導電パターン１４間の電磁干渉をさらに低減
することができる。
インピーダンス不整合を減少するために本発明によれば
、ＩＣＩを外部回路３（第１３図）に電気的に接続する
ためのリード片（端子）９は対応導電パターン１４に例
えば銀蝋１００により溶着されるが、その際に第６図に
示すごとく、銀蝋の面積ないしは形状に考慮が払われて
いる。即ち、前述の如〈従来技術では銀蝋の面積につい
ては、殆ど考慮がなされておらず、そのためリード片か
ら不規則状にはみ出しインピーダンス不整合の増大を招
いていた。
しかるに、第６図から分かるように、本発明によれば各
リード片９は狭小の端部９ａを有し、この部分が銀！Ｉ
Ｊ１００により対応導電パターン１４に溶着される。銀
蝋１００はリード片９の幅と実質上同一の幅を有する。
即ち、銀ｖ＆１００はリード片９の正確な延長部を構成
し、こうして良好なインピーダンスマツチングを確保す
ることができる。
第７．８図は本発明の別の実施例を示す。第７図におい
ては第２アルミナ枠１３（第１図）は除去されている。
即ち、第７．８図に示す実施例では、ＩＣチップ１は樹
脂モールド７０により直接封入されている。ＩＣＩは銅
等の金属基板１１上に搭載され、リード線６１により導
電パターン６７に接続される。導電パターン６７は例え
ば、第１アルミナ枠１２上に設けられるタングステンペ
ーストの導電パターン１５上に施されるＡｕ鍍金により
形成される。また、この実施例においては導電柱６９は
導電パターン６７間に設けられる対応の貫通孔６８内に
埋めこまれる。
これとは別に、もし、第７図に示すＩＣパッケージが別
の大きなパッケージあるいはハウジング（図示せず）内
に実装、封入される場合にはＩＣパッケージを樹脂モー
ルド７０で封入する必要はない。
第１０Ａ、１０Ｂ図は本発明の更に別の実施例を示す、
第１０Ａ、１０Ｂ図においては、第２アルミナ枠１３°
はスペーサとして用いられる。
従って、アルミナ枠１３゛は導電皮膜１７　（第１図）
を有さない。従って、アルミナ枠１３°には導電柱１９
ｂ（第１図）も設けられていない。
ＩＣパッケージは非導電体である蓋体２２゛によりシー
ルされる。蓋体２２°は電気的絶縁性の適当な接着剤１
７′によりスペーサ１３′に固着される。
第１０Ａ、１０Ｂ図に示す実施例の上記以外の構成に関
しては、第１図に示す第１実施例の構成と同様である。
第１０Ａ、１０８図に示す実施例における部品は第１実
施例の対応部品と同一の参照番号で示し、説明を省略す
る。
第１１図は周波数に対する挿入損の実験結果を示す。同
実験においては１４端子を有するフラットＩＣパッケー
ジを用いた。
この実験から判るように、本発明によれば、実線で示す
如く挿入損は周波数が１８ＧＨ２以下のとき、絶えず０
．２　ｄ　Ｂ以下であり、遮断周波数は約１８ＧＨｚと
比較的高い値を示した。一方、従来技術によれば破線で
示す如く、挿入損にディップが生じ、遮断周波数も約７
ＧＨｚとはるかに小さかった。尚、ここで言う従来技術
とは導電パターン間に導電柱を設けていないものをいう
。この小さな遮断周波数は主として第２アルミナ枠上に
設けられる封止用導電リングの寄生共振によるものと考
えられるが、本発明ではこの寄生共振は観測されなかっ
た。
第１１図における一点鎖線は比較例を示すもので、この
比較例のＩＣパフケージは本発明と同様に導電パターン
間に導電柱を配設したものであるが、インピーダンス整
合を行っていないものである。即ち、比較例（従来技術
ではない）においてはリード片（端子）をＩＣパッケー
ジの導電パターンに連結するための銀蝋は第１２図に示
すものに相当し、リード片から不規則状にはみ出した状
態となっている。
この比較例から分かるように、第６図に示す如く溶融接
合部を改良することにより遮断周波数が更に大きくなり
、また挿入損が更に減少することが理解される。
このように、本発明の集積回路パッケージは、従来のパ
ッケージより、クロストーク防止がより完全でありイン
ピーダンスマツチングも容易であり、その製造も単に導
電柱形成のための穴あけが追加される程度であり、しか
もその穴あけは所要数一度に形成することが可能であり
、従来の集積回路パッケージより簡単であり、コストが
低減できる。
以上本発明を実施例を用いて説明したが、導電柱の形は
、円形のみならず四角、楕円形等を用いることもできる
。また、本発明が上記実施例の高速論理回路以外に、リ
ニア素子や増幅回路等にも適用できることは勿論である
。
〔発明の効果〕
以上のように、本発明は集積回路パッケージの外部接続
端子部の導電パターン間に誘電体を貫通する導電柱を設
けることによって信号の反射および隣接する導電パター
ン間のクロストークを減少させることができるので、誤
動作を起こすことがなく、信頼度の高い超高周波集積回
路とすることができ、実用上の効果は大きなものがある
。
また、本拝命の集積回路パッケージは、従来のパッケー
ジより、クロストーク防止がより完全でありインピーダ
ンスマツチングも容易であり、その製造も単に導電柱形
成のための穴あけが追加される程度であり、しかもその
穴あけは所要数を一度に形成することが可能であり、従
来の集積回路パッケージより簡単且つ低コストで製造可
能である。
【図面の簡単な説明】
第１図は本発明の一実施例に係るＩＣパッケージの部分
破断斜視図、第２図は第１図のｎ−ｎ線断面図、第３Ａ
図、３Ｂ図はそれぞれ第１図の■Ａ−１１ＩＡ線、ＤＩ
Ｂ−１１ＩＢ線断面図、第４図は第１図のｒｌ／−ＩＶ
線断面図、第５図は本発明の別の実施例に係るＩＣパッ
ケージの斜視図、第６図はアルミナ枠上に設けられる導
電パターンに溶着されるリード片の拡大斜視図、第７図
は本発明の更に別の実施例に係る、第２アルミナ枠を有
さないＩＣパッケージの拡大斜視図、第８図は第７図に
示すＩＣパッケージを樹脂モールドで直接封入した状態
を示す断面図、第９図は導電パターン間に設けられる導
電柱の配置の一例を示す斜視図、第１０Ａ図は本発明の
更に別の実施例に係る、アルミナ枠をスペーサとして使
用したＩＣパッケージの斜視図、第１０Ｂ図は第１０Ａ
図の横断面図、第１１図は本発明により実現される改良
インピーダンス整合に関する実験結果を従来技術との比
較において示す線図、第１２図は従来技術に係るＩＣパ
ッケージの斜視図、第１３図は第１２図におけるｘ−ｘ
’線断面図、第１４図は第１２図におけるＹ−Ｙ’線断
面図、第１５図は第１２図に示されるＩＣパッケージの
等価回路を示す図解図、第１６図は別の公知ＩＣパッケ
ージの斜視図、第１７図は公知ＩＣパフケージの製造プ
ロセスを示す図解図、第１８図は更に別の公知ＩＣパッ
ケージの斜視図。 １１・・・銅ブロック、１２・・・第１アルミナ枠、１
３・・・第２アルミナ枠、１４・・・外部接続端子部、
１７・・・導電皮膜（封止用リング）、１４，１５．１
６・・・導電パターン、１９ａ、１９ｂ・・・導電柱。

Claims (1)

  1. 【特許請求の範囲】 １　一方の面に接地用導体を形成し、他方の面に複数本
    の導電パターンを形成した誘電体基板を有し、該導電パ
    ターンを介して内部に収納した集積回路を外部回路に接
    続する集積回路用パッケージにおいて、上記導電パター
    ン間に誘電体基板を貫通して接地用導体に連結される導
    電柱を設けたことを特徴とする集積回路用パッケージ。 ２　一方の面に接地用導体を形成し、他方の面に複数本
    の導電パターンを形成した第１の誘電体基板を有し、該
    導電パターンを介して内部に収納した集積回路を外部回
    路に接続する集積回路用パッケージにおいて、上記導電
    パターン間に誘電体基板を貫通して接地用導体に連結さ
    れる導電柱を設けるとともに、該導電パターン上に上記
    第１誘電体基板の導電柱の少なくとも一部に電気的に接
    続される導電柱を埋込んだ第２の誘電体基板を重合配置
    したことを特徴とする集積回路用パッケージ。 ３　一方の面に接地用導体を形成し、他方の面に複数本
    の導電パターンを形成した第１の誘電体基板を有し、該
    導電パターンを介して内部に収納した集積回路を外部回
    路に接続する集積回路用パッケージにおいて、上記導電
    パターン間に誘電体基板を貫通して接地用導体に連結さ
    れる導電柱を設けるとともに、上記第１誘電体基板と反
    対側の面に導電被膜を形成した第２の誘電体基板を第１
    誘電体基板の導電パターン上に重合配置し、該第２誘電
    体基板に上記導電被膜並びに第１誘電体基板の導電柱の
    少なくとも一部に電気的に接続される導電柱を埋込んだ
    ことを特徴とする集積回路用パッケージ。
JP62125733A 1986-06-02 1987-05-25 集積回路用パッケ−ジ Granted JPS63107055A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CA000538310A CA1320006C (en) 1986-06-02 1987-05-28 Package for integrated circuit
KR1019870005590A KR900004718B1 (ko) 1986-06-02 1987-06-02 Ic용 패키지
DE87304862T DE3786844T2 (de) 1986-06-02 1987-06-02 Packung für integrierte Schaltung.
EP87304862A EP0249378B1 (en) 1986-06-02 1987-06-02 Package for integrated circuit
US07/346,243 US4881116A (en) 1986-06-02 1989-05-02 Package for integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-127739 1986-06-02
JP12773986 1986-06-02

Publications (2)

Publication Number Publication Date
JPS63107055A true JPS63107055A (ja) 1988-05-12
JPH046104B2 JPH046104B2 (ja) 1992-02-04

Family

ID=14967483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62125733A Granted JPS63107055A (ja) 1986-06-02 1987-05-25 集積回路用パッケ−ジ

Country Status (2)

Country Link
JP (1) JPS63107055A (ja)
KR (1) KR900004718B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312751A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 高周波回路用パッケージ
US6774748B1 (en) 1999-11-15 2004-08-10 Nec Corporation RF package with multi-layer substrate having coplanar feed through and connection interface
JP2009141242A (ja) * 2007-12-10 2009-06-25 Hitachi Kokusai Electric Inc 基板モジュール
JP2011035269A (ja) * 2009-08-04 2011-02-17 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011181897A (ja) * 2010-02-03 2011-09-15 Toshiba Corp 半導体素子収納用パッケージ及びそれを用いた半導体装置
JP2012049224A (ja) * 2010-08-25 2012-03-08 Kyocera Corp 実装構造体および実装構造体の製造方法
WO2020166669A1 (ja) * 2019-02-14 2020-08-20 住友電工デバイス・イノベーション株式会社 半導体装置用のパッケージおよび半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596677U (ja) * 1978-12-27 1980-07-04
JPS60227448A (ja) * 1984-04-26 1985-11-12 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596677U (ja) * 1978-12-27 1980-07-04
JPS60227448A (ja) * 1984-04-26 1985-11-12 Nec Corp 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312751A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 高周波回路用パッケージ
US6774748B1 (en) 1999-11-15 2004-08-10 Nec Corporation RF package with multi-layer substrate having coplanar feed through and connection interface
JP2009141242A (ja) * 2007-12-10 2009-06-25 Hitachi Kokusai Electric Inc 基板モジュール
JP2011035269A (ja) * 2009-08-04 2011-02-17 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011181897A (ja) * 2010-02-03 2011-09-15 Toshiba Corp 半導体素子収納用パッケージ及びそれを用いた半導体装置
JP2012049224A (ja) * 2010-08-25 2012-03-08 Kyocera Corp 実装構造体および実装構造体の製造方法
WO2020166669A1 (ja) * 2019-02-14 2020-08-20 住友電工デバイス・イノベーション株式会社 半導体装置用のパッケージおよび半導体装置
JP2020136339A (ja) * 2019-02-14 2020-08-31 住友電工デバイス・イノベーション株式会社 半導体装置用のパッケージおよび半導体装置
US11581246B2 (en) 2019-02-14 2023-02-14 Sumitomo Electric Device Innovations, Inc. Semiconductor device package and semiconductor device

Also Published As

Publication number Publication date
JPH046104B2 (ja) 1992-02-04
KR900004718B1 (ko) 1990-07-05
KR880001050A (ko) 1988-03-31

Similar Documents

Publication Publication Date Title
US4881116A (en) Package for integrated circuit
US5172077A (en) Oscillator and method of manufacturing the same
US4839717A (en) Ceramic package for high frequency semiconductor devices
US5286926A (en) Integrated circuit package and process for producing same
US5495125A (en) Molded semiconductor device
US5225709A (en) Package having a structure for stabilizing and/or impedance-matching a semiconductor IC device accommodated therein
JPS6119116B2 (ja)
JPH0321089B2 (ja)
JPH10242716A (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
CN110854105A (zh) 电磁屏蔽微电子组合件和其制造方法
US5258575A (en) Ceramic glass integrated circuit package with integral ground and power planes
JPS63107055A (ja) 集積回路用パッケ−ジ
KR900008995B1 (ko) 고주파 반도체 소자용 세라믹 패키지
US5214498A (en) MMIC package and connector
JP2603310B2 (ja) 高周波集積回路用パッケージ
EP0444820A2 (en) MMIC package and connection
CN114496969B (zh) 一种双腔体陶瓷封装外壳及其制备方法
JP3065416B2 (ja) メタルウォールパッケージ
JPH03110768A (ja) 配線パターン接続用チップ
JPH05166965A (ja) パッケージ構造体
JPH06151231A (ja) 電気部品
JPH0448802A (ja) 高周波回路モジュール
JPH0427170Y2 (ja)
JPH0334911Y2 (ja)
JPH0468701A (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 16