KR880001050A - Ic용 패키지 - Google Patents
Ic용 패키지 Download PDFInfo
- Publication number
- KR880001050A KR880001050A KR870005590A KR870005590A KR880001050A KR 880001050 A KR880001050 A KR 880001050A KR 870005590 A KR870005590 A KR 870005590A KR 870005590 A KR870005590 A KR 870005590A KR 880001050 A KR880001050 A KR 880001050A
- Authority
- KR
- South Korea
- Prior art keywords
- conductor
- package
- dielectric
- dielectric plate
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12033—Gunn diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 IC 패키지의 요부절단 투시도. 제2도는 제1도의 라인 Ⅱ-Ⅱ를 따라 취한 단면도. 제3A도 및 제3B도는 제1도의 라인 ⅡA-ⅢA 및 ⅢB-ⅢB를 따라 취한 단면도.
Claims (23)
- 집적회로를 외부회로에 연결하기 위하여 외부회로에 연결 되어 질 수 있는 전도체 패턴을 갖는 집적회로용 패키지에 있어서, 접지 전도체에 연결된 한측 끝 상 및, 상기 전도체 패턴에 연결된 타측 끝상에 있는 유전체 판, 전도체 패턴들 사이에 위치되어 있고 접지 전도체에 연결되어져 있는 유전체판의 두께를 통하여 확장하는 전도체 풀들에 설치되어 지는 상기 첫번째 유전체판을 포함하는 외부회로에 집적 회로를 연결하기 위하여 외부회로에 연결되어질 수 있는 전도체 패턴을 갖는 집적회로용 패키지.
- 청구범위 제1항에 있어서, 상기 접지 전도체가 금속판으로 되어 있고, 유전체판 및 집적회로가 금속판상에 있는 IC 패키지.
- 청구범위 제1항에 있어서, 상기 유전체 판이 중공 틀의 형태인 IC 패키지.
- 청구범위 제2항에 있어서, 상기 전도체 패턴들이 리이드 선에 의하여 집적회로에 전기적으로 연결되어지는 IC 패키지.
- 청구범위 제1항에 있어서, 상기 집적회로가 집적 수지몰드에 의하여 밀폐되는 패키지.
- 청구범위 제1항에 있어서, 집적회로를 둘러싸기 위하여 유전체 기판에 고착되어 지고 스페이서에 고착된 뚜껑에 의하여 봉인되는 스페이서를 더 포함하는 IC 패키지.
- 청구범위 제1항에 있어서, 상기 스페이서가 전기적으로 절연되는 IC 패키지.
- 청구범위 제1항에 있어서, 상기 유전체 판이 전도체 폴들이 매몰되어지는 관통 구멍들을 갖는 IC 패키지.
- 청구범위 제8항에 있어서, 상기 전도체 폴들이 인접 전도체 패턴들 사이에서 규칙적으로 배열되어 있는 IC 패키지.
- 청구범위 제1항에 있어서, 미리 정해진 패턴을 납땜함으로써 첫번째 유전체 판상에 있는 전도체 패턴들에 연결되어지고 패턴의 폭과 동일한 폭을 갖는 리이드를 더 포함하는 IC 패키지.
- 집적회로를 외부회로에 연결하기 위하여 외부회로에 연결되어 질 수 있는 전도체 패턴들을 갖는 집적 회로용 패키지에 있어서, 집적 전도체에 연결된 한측 끝상 및 상기 전도체 패턴들에 연결된 반대측 끝상에 있는 유전체 판, 접지 전도체에 연결되어 있는 유전체 판의 두께를 통하여 확장하고 전도체 패턴들 사이에 위치되어져 있는 전도체 폴들에 놓여져 있는 첫번째 유전체 판, 첫번째 유전체 판의 전도체 패턴들상에 위치되어 있고 첫번째 유전체 판의 전도체 폴들에 적어도 부분적으로 전기적으로 연결되어 있는 전도체 폴들과 함게 갖추어져 있는 두번째 유전체판을 포함하는 외부회로에 집적회로를 연결하기 위하여 외부회로에 연결되어 질 수 있는 전도체 패턴들을 갖는 집적회로용 패키지.
- 집적회로를 외부회로에 연결하기 위하여 외부회로에 연결되어 질 수 있는 전도체 패턴들을 갖는 집적회로용 패키지에 있어서, 접지 전도체에 연결된 한측 끝상 및 상기 전도체 패턴들에 연결된 반대측 끝상에 있는 첫번째 유전체 판, 전도체 패턴들 사이에 위치되어 있고, 전기 전도체에 연결되어져 있는 유전체 판의 두께를 통하여 확장하는 전도체 폴들과 함께 갖추어져 있는 상기 첫번째 유전체판, 첫번째 유전체판의 전도체 패턴들상에 위치되어 있고 첫번째 유전체 판으로 부터 멀리 연결된 한측 끝상에 전도막과 함께 갖추어져 있는 두번째 유전체 판, 전도막에 연결되어 있고 첫번째 유전체 판의 전도체 폴들에 적어도 부분적으로 전기적으로 연결되어져 있는 전도체 폴들과 함께 갖추어져 있는 상기 두번째 유전체 판을 포함하는 외부회로에 집적회로를 연결하기 위하여 외부회로에 연결되어져 있는 전도에 패턴들을 갖는 집적회로용 패키지.
- 청구범위 제12항에 있어서, 집적회로를 밀폐시키기 위하여 두번째 유전체 판상에 있는 전도막이 고착되고 전기적으로 연결되어 있는 전도 뚜껑을 더 포함하는 IC 패키지.
- 청구범위 제13항에 있어서, 상기 전도체 폴들이 첫번째 및 두번째 유전체 판을 통하여 동축적으로 확장하는 두번째 유전체 판에 있는 IC 패키지.
- 청구범위 제14항에 있어서, 상기 유전체 판에서 형성된 상기 전도체 폴들이 그 사이에 전기적인 연결을 하기 위하여 첫번째 유전째 판에서 형성된 전도체 폴과 함께 나란히 배열되는 IC 패키지.
- 청구범위 제12항에 있어서, 상기 전도체 폴들이 첫번째 유전체 판에서 형성된 인접 전도체 패턴들 사이에서 규칙적으로 배열되어 있는 IC 패키지.
- 청구범위 제12항에 있어서, 상기 접지 전도체가 금속판으로 되어 있고 유전체 판 및 집적회로가 금속 판상에 위치되어 있는 IC 패키지.
- 청구범위 제12항에 있어서, 상기 첫번째 및 두번째 유전체 판들이 중공틀 형태인 IC 패키지.
- 청구범위 제17항에 있어서, 상기 전도체 패턴들이 리이드선에 의하여 집적회로에 전기적으로 연결되는 IC 패키지.
- 청구범위 제12항에 있어서, 상기 첫번째 및 두번째 유전체 판이 관통 구멍을 갖고 전도체 폴들이 관통 구멍에서 매입되어지는 IC 패키지.
- 청구범위 제12항에 있어서, 첫번째 유전체 판상에 있는 전도체 패턴들을 따라 전도체 패턴들을 연결 하기 위한 부가적인 전도체 패턴들을 더 포함하는 IC 패키지.
- 청구범위 제12항에 있어서, 미리 정해진 패턴을 땜납함으로써 첫번째 유전체 판상에 제공되는 전도체 패턴에 연결되어 있고 패턴의 폭과 같은 폭을 갖는 리이드를 더 포함하는 IC 패키지.
- 집적회로용 패키지에 있어서, 접지 금속베이스, 금속 베이스상에 위치되고 금속 베이스로부터 멀리 연결된 한측 끝 상에 나란하게 위치된 다수의 바아와 같은 패턴들을 갖는 전도체 패턴들과 함께 갖추어져 있는 첫번째 유전체틀, 인접 전도체 패턴들 사이에서 전도체 폴들이 매입되어지는 관통 구멍과 함께 갖추어져 있는 상기 첫번째 유전체틀, 첫번째 유전체들의 전도체 패턴들 상에 위치되고 첫번째 유전체틀로부터 멀리 연결된 한측 끝상에서 가열용융하여 만들어진 전도막을 갖는 두번째 유전체틀, 첫번째 유전체 틀에 있는 관통 구멍들에 응하고 두번째 유전체를 아래에 있는 다른 관통 구멍들과 함께 갖추어져 있는 상기 두번째 유전체틀, 첫번째 유전체 틀에 있는 관련한 전도체 폴들에 전기적으로 연결되어 있는 전도체 폴들로 가득 채워지는 상기 다른 관통 구멍들, 뚜껑이 첫번째 및 두번째 유전체 틀에 있는 전도체 폴들을 통하여 접지 베이스에 전기적으로 연결되어 지도록 하기 위하여 두번째 틀상에 놓여있는 전도막에 연결되어지고 씌워지는 전도 뚜껑을 포함하는 집적회로용 패키지.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61-122739 | 1986-06-02 | ||
JP12773986 | 1986-06-02 | ||
JP127739 | 1986-06-02 | ||
JP62125733A JPS63107055A (ja) | 1986-06-02 | 1987-05-25 | 集積回路用パッケ−ジ |
JP62-125733 | 1987-05-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880001050A true KR880001050A (ko) | 1988-03-31 |
KR900004718B1 KR900004718B1 (ko) | 1990-07-05 |
Family
ID=14967483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870005590A KR900004718B1 (ko) | 1986-06-02 | 1987-06-02 | Ic용 패키지 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS63107055A (ko) |
KR (1) | KR900004718B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3618046B2 (ja) * | 1998-04-27 | 2005-02-09 | 京セラ株式会社 | 高周波回路用パッケージ |
JP3346752B2 (ja) | 1999-11-15 | 2002-11-18 | 日本電気株式会社 | 高周波パッケージ |
JP2009141242A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Kokusai Electric Inc | 基板モジュール |
JP5250502B2 (ja) * | 2009-08-04 | 2013-07-31 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP5806464B2 (ja) * | 2010-02-03 | 2015-11-10 | 株式会社東芝 | 半導体素子収納用パッケージ及びそれを用いた半導体装置 |
JP2012049224A (ja) * | 2010-08-25 | 2012-03-08 | Kyocera Corp | 実装構造体および実装構造体の製造方法 |
JP7156641B2 (ja) | 2019-02-14 | 2022-10-19 | 住友電工デバイス・イノベーション株式会社 | 半導体装置用のパッケージおよび半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5596677U (ko) * | 1978-12-27 | 1980-07-04 | ||
JPS60227448A (ja) * | 1984-04-26 | 1985-11-12 | Nec Corp | 半導体装置 |
-
1987
- 1987-05-25 JP JP62125733A patent/JPS63107055A/ja active Granted
- 1987-06-02 KR KR1019870005590A patent/KR900004718B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH046104B2 (ko) | 1992-02-04 |
KR900004718B1 (ko) | 1990-07-05 |
JPS63107055A (ja) | 1988-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970058407A (ko) | 표면 실장형 반도체 패키지와 그 제조방법 | |
KR920001701A (ko) | 반도체 장치 및 그 제조방법 | |
KR880001180A (ko) | 인쇄회로장치 | |
KR880005483A (ko) | 보조용량을 지닌 픽셀들을 갖는 액정 표시기 | |
KR930006816A (ko) | 반도체 장치 및 그 제조방법 | |
TW342580B (en) | Printed circuit assembly and method of manufacture therefor | |
KR890702161A (ko) | 집적회로 장치 및 그 제조방법 | |
KR870009472A (ko) | 3차원 집적회로와 그의 제조방법 | |
JPS6437032A (en) | Bendable lead frame assembly of integrated circuit and integrated circuit package | |
KR840005921A (ko) | 전자 장치 | |
KR870009613A (ko) | 집적회로 칩 마운팅 및 패키징 조립품 | |
US4204205A (en) | Electronic display device | |
KR920007134A (ko) | 유전 패키지 본체에 전기도선이 있는 ic패키지 | |
KR840009177A (ko) | 집적회로모듈 및 그 제조방법 | |
JPS6450443A (en) | Semiconductor device | |
US5459641A (en) | Polar electronic component and mounting structure therefor | |
KR880001050A (ko) | Ic용 패키지 | |
CN203151864U (zh) | 印制电路板 | |
KR940027140A (ko) | 플라스틱 성형 회로 패키지 | |
KR910008824A (ko) | 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판 | |
KR920001695A (ko) | 플로트 전원을 구비한 밀봉형 다이 팩키지 | |
KR960005966A (ko) | 반도체 장치와 그의 제조 및 실장방법 | |
US3755717A (en) | Wiring arrangement | |
KR900019179A (ko) | 후막회로의 성형에 사용되는 기판 | |
US3626081A (en) | Sandwich-type voltage and ground plane |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030619 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |