JP2009141242A - 基板モジュール - Google Patents

基板モジュール Download PDF

Info

Publication number
JP2009141242A
JP2009141242A JP2007318041A JP2007318041A JP2009141242A JP 2009141242 A JP2009141242 A JP 2009141242A JP 2007318041 A JP2007318041 A JP 2007318041A JP 2007318041 A JP2007318041 A JP 2007318041A JP 2009141242 A JP2009141242 A JP 2009141242A
Authority
JP
Japan
Prior art keywords
substrate
module
substrates
board
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007318041A
Other languages
English (en)
Inventor
Yosuke Sato
洋介 佐藤
Noriyuki Shimoda
紀之 下田
Yohei Yamamoto
陽平 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2007318041A priority Critical patent/JP2009141242A/ja
Publication of JP2009141242A publication Critical patent/JP2009141242A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】モジュール内のリング共振の発生を抑制できる基板モジュールを提供する。
【解決手段】基板20a,20bには、基板10a,10bと同様に、それぞれ、キャビティと呼ばれる開口部204a,204bが形成され、開口部204a,204b側の側面には、複数個の凹部210a,210bが形成されている。基板20aの開口部204a側の側面には凹部210aが形成されているので、リング部220aは複数に分断されて形成されている。
【選択図】図6

Description

本発明は、基板モジュールに関する。
例えば、特許文献1は、誘電体を積層して構成した基板の部品実装面にキャビティを有する電気部品実装基板装置を開示する。
特開2004−31413号公報
本発明は、モジュール内のリング共振の発生を抑制できる基板モジュールを提供することを目的とする。
本発明に係る基板モジュールは、電子回路が実装される第1の基板と、前記第1の基板と重ねられ、誘電体で形成され、キャビティを形成する開口部を有する1枚以上の第2の基板とを有する基板モジュールであって、前記開口部には、導電体が付され、前記キャビティの壁面における高周波信号の伝播を抑制する形状の凹部が形成されている。
本発明に係る基板モジュールによれば、モジュール内のリング共振の発生を抑制できる。
[本発明の背景]
本発明の理解を助けるために、まず、本発明がなされるに至った背景を説明する。
図1は、従来の基板モジュール1の構成を示す図である。
図1に示すように、基板モジュール1は、基板10a、10b、10cから構成される。
また、以下、基板10a、10b、10cなど、複数ある構成部分のいずれかを特定せずに示すときには、単に、基板10などと略記することがある。
各基板10は、図1に示すように、上から順に基板10a、10b、10cと積層されており、基板10cは底面となっている。
基板10は、たとえばセラミックスなど、比誘電率εrを有する誘電体で形成されており、その表面には電子回路が実装されている。
また、基板モジュール1の中央付近には、キャビティ12が設けられており、このキャビティ12内に電子部品を配置することによって、その電子部品と基板との干渉を防止でき、配置スペースを節約できる。
なお、図1に示した基板モジュールは、3枚の基板10から構成されているが、基板10は2枚でもよいし、4枚以上であってもよい。
図2は、図1に示した基板10a、10b、10cそれぞれの概略を示す図であり、(a)は基板10aを示し、(b)は基板10bを示し、(c)は基板10cを示す。
図2(a),(b),(c)に示すように、基板10a,10b,10cの表面には、それぞれ、電子回路が実装される導体パターン102a,102b,102cが形成されている。
導体パターン102a,102b,102cは、メタライズ処理などによって形成される。
また、図2(a),(b)に示すように、基板10a,10bには、それぞれ、キャビティ12を形成するための開口部104a,104bが形成されている。
図3は、開口部104aを有する基板10aの詳細を示す図である。
なお、本図は基板10aを示すが、基板10bについても同様である。
図3に示すように、導体パターン102aは、開口部104aの端部と一定の距離Dの間隔を空けて形成される。
このため、基板10aの内側、言い換えれば開口部104aの周囲には、比誘電率εrの誘電体であるリング部120aが形成される。
このリング部120aは、矢印Aで示すように、基板モジュール1内を伝送する高周波信号の導波路として作用する可能性がある。
さらに、リング部120aによって成される導波路の長さが、このリング部120aを伝送する高周波信号の波長λgの整数倍である場合には、リング部120aはリング共振器として動作する。
基板モジュール1内にリング共振が生じると、基板10上を伝送する高周波信号の伝送特性が劣化し、基板モジュール1内に配置されたIC等が異常動作を起こすといった問題が発生する。
以下で説明する基板モジュール2は、このような問題点を解消するように構成されている。
[本発明の実施形態]
以下、本発明の実施形態を説明する。
図4は、本発明の実施形態にかかる基板モジュール2の構成を示す図である。
図4に示すように、基板モジュール2は、基板20a、20b、20cから構成される。
各基板20は、図1に示した基板モジュール1と同様に、上から順に基板20a、20b、20cと積層されており、基板20cは底面となっている。
基板20は、基板10と同様に、比誘電率εrを有する誘電体で形成されており、その表面には電子回路が実装されている。
また、基板モジュール2の中央付近にも、キャビティ22が設けられている。
なお、本実施形態においても、基板20は2枚でもよいし、4枚以上であってもよい。
図5は、図4に示した基板20a、20b、20cそれぞれの概略を示す図であり、(a)は基板20aを示し、(b)は基板20bを示し、(c)は基板20cを示す。
図5(a),(b),(c)に示すように、基板20a,20b,20cの表面には、図2に示した基板10a,10b,10cと同様に、それぞれ、導体パターン202a,202b,202cが形成されている。
また、図5(a),(b)に示すように、基板20a,20bには、基板10a,10bと同様に、それぞれ、キャビティ22を形成するための開口部204a,204bが形成されている。
さらに、基板20a,20bの開口部204a,204b側の側面(すなわちキャビティの壁面)には、キャスタレーションと呼ばれる複数個の凹部210a,210bが形成されている。
なお、図5においては、凹部210a,210bはそれぞれ8個形成されているが、何個であってもよい。
図6は、開口部204aを有する基板20aの詳細を示す図である。
なお、本図は基板20aを示すが、基板20bについても同様である。
図6に示すように、開口部204aと導体パターン202aの端部との間には、基板10aと同様に、一定の距離Dの間隔が設けられており、基板20aの内側(開口部204aの周囲)には、比誘電率εrの誘電体であるリング部220aが形成されている。
ただし、基板20aの開口部204a側の側面には凹部210aが形成されているので、図6に示すように、リング部220aは複数に分断されて形成されている。
図7は、図5および図6に示した凹部210の詳細を示す図である。
図7に示すように、凹部210は、半円筒状にリング部220aをくり貫くように形成され、凹部210の端部は、導体パターン202に達している。
さらに、凹部210の内側部212にはメタライズ処理等によって導電体が付されている。
このように凹部210が形成されることによって、リング部220が複数に分断され、さらに、誘電体部分が接地される。
リング部220が複数に分断されることによって、図6の矢印Bに示すように、キャビティの壁面における高周波信号の伝播が抑制され、高周波信号がリング部220を一周しなくなり、リング共振の発生が抑制される。
図8は、貫通孔230aが形成された基板20aを示す図である。
なお、本図は基板20aを示すが、基板20bについても同様である。
図8に示すように、リング部220aの周囲に複数個の貫通孔230aを設けることによって、さらに、リング部220における高周波信号の伝播を抑制できる。
従来の基板モジュールの構成を示す図である。 図1に示した基板それぞれの概略を示す図である。 開口部を有する基板の詳細を示す図である。 本発明の実施形態にかかる基板モジュールの構成を示す図である。 図4に示した基板それぞれの概略を示す図である。 開口部を有する基板の詳細を示す図である。 図5および図6に示した凹部の詳細を示す図である。 貫通孔が形成された基板を示す図である。
符号の説明
1・・・基板モジュール,
10・・・基板,
12・・・キャビティ,
102・・・導体パターン,
104・・・開口部,
120・・・リング部,
2・・・基板モジュール,
20・・・基板,
22・・・キャビティ,
202・・・導体パターン,
204・・・開口部,
210・・・凹部,
220・・・リング部,
230・・・貫通孔,

Claims (1)

  1. 電子回路が実装される第1の基板と、
    前記第1の基板と重ねられ、誘電体で形成された1枚以上の第2の基板と
    を有し、
    前記第2の基板は、キャビティを形成する開口部を有し、
    前記開口部には、導電体が付され、前記キャビティの壁面における高周波信号の伝播を抑制する形状の凹部が形成されている
    基板モジュール。
JP2007318041A 2007-12-10 2007-12-10 基板モジュール Pending JP2009141242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007318041A JP2009141242A (ja) 2007-12-10 2007-12-10 基板モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007318041A JP2009141242A (ja) 2007-12-10 2007-12-10 基板モジュール

Publications (1)

Publication Number Publication Date
JP2009141242A true JP2009141242A (ja) 2009-06-25

Family

ID=40871539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007318041A Pending JP2009141242A (ja) 2007-12-10 2007-12-10 基板モジュール

Country Status (1)

Country Link
JP (1) JP2009141242A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107055A (ja) * 1986-06-02 1988-05-12 Fujitsu Ltd 集積回路用パッケ−ジ
JPH10303333A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用パッケージ
JP2001144509A (ja) * 1999-11-15 2001-05-25 Nec Corp 高周波パッケージ
JP2003273276A (ja) * 2002-03-14 2003-09-26 Kyocera Corp 入出力端子および半導体素子収納用パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107055A (ja) * 1986-06-02 1988-05-12 Fujitsu Ltd 集積回路用パッケ−ジ
JPH10303333A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用パッケージ
JP2001144509A (ja) * 1999-11-15 2001-05-25 Nec Corp 高周波パッケージ
JP2003273276A (ja) * 2002-03-14 2003-09-26 Kyocera Corp 入出力端子および半導体素子収納用パッケージ

Similar Documents

Publication Publication Date Title
EP2979321B1 (en) A transition between a siw and a waveguide interface
JP5467851B2 (ja) マイクロストリップ線路−導波管変換器
US20120302075A1 (en) Signal Wiring Board and Signal Transmission Circuit
JP6845118B2 (ja) 高周波伝送線路
US20060044075A1 (en) Low loss, high power air dielectric stripline edge coupling structure
JP5881400B2 (ja) 高周波伝送線路
JP2008066544A (ja) 多層プリント配線基板及びその製造方法
WO2021230215A1 (ja) 高周波回路
JP2007158675A (ja) 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ
JP2006278429A (ja) インターコネクト基板
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
WO2013161279A1 (ja) 高周波回路と導波管との接続構造およびその製造方法
EP1594353A1 (en) High frequency multilayer printed wiring board
US20200028228A1 (en) Connection structure of dielectric waveguide
JP2009141242A (ja) 基板モジュール
JP2009296491A (ja) 導波管接続構造及び半導体装置
JPWO2016129278A1 (ja) フレキシブル基板、フレキシブル基板付き部品、及びフレキシブル基板付き部品の製造方法
JP2011015044A (ja) 導波管のチョークフランジ、及びその製造方法
JP2007329908A (ja) 誘電体基板、導波管、伝送線路変換器
KR102085921B1 (ko) 복수개의 유전체 블럭을 포함하는 세라믹 도파관 필터
JP4964090B2 (ja) 差動信号伝送用配線基板
JP2009303076A (ja) 導波管の接続構造
JP7057292B2 (ja) 伝送線路構造体
JP2016046443A (ja) 電子機器
JP2019075444A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100929

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120117

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120516