JP2003273276A - 入出力端子および半導体素子収納用パッケージ - Google Patents

入出力端子および半導体素子収納用パッケージ

Info

Publication number
JP2003273276A
JP2003273276A JP2002069798A JP2002069798A JP2003273276A JP 2003273276 A JP2003273276 A JP 2003273276A JP 2002069798 A JP2002069798 A JP 2002069798A JP 2002069798 A JP2002069798 A JP 2002069798A JP 2003273276 A JP2003273276 A JP 2003273276A
Authority
JP
Japan
Prior art keywords
conductor
line
input
standing wall
wall portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002069798A
Other languages
English (en)
Inventor
Toshihiko Kitamura
俊彦 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002069798A priority Critical patent/JP2003273276A/ja
Publication of JP2003273276A publication Critical patent/JP2003273276A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 入出力端子で伝送される高周波信号の伝送効
率を良好なものとし、また半導体素子収納用パッケージ
内部の気密信頼性を向上させすること。 【解決手段】 上面の一辺から対向する他辺にかけて形
成された線路導体3および線路導体3の両側に略等間隔
をもって形成された同一面接地導体4を有する誘電体か
ら成る略長方形の平板部1と、平板部1の上面に線路導
体3および両側の同一面接地導体4の一部を間に挟んで
接合され、上面に上部接地導体6が形成された誘電体か
ら成る略直方体の立壁部5とを具備し、立壁部5は、線
路導体3の線路方向に略垂直な一対の側面5cの線路導
体3の両側に上部接地導体6から同一面接地導体4にか
けて溝5aが形成されているとともに溝5aに上部接地
導体6および同一面接地導体4を電気的に接続する導体
層5bが設けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波信号で作動
する半導体素子を収納するための半導体素子収納用パッ
ケージの信号入出力部に使用される入出力端子および半
導体素子収納用パッケージに関する。
【0002】
【従来の技術】従来、マイクロ波帯やミリ波帯等の高周
波信号を用いる半導体素子を収納するための半導体素子
収納用パッケージ(以下、半導体パッケージともいう)
には、半導体素子と外部電気回路基板とを電気的に接続
するための入出力端子が設けられている。この入出力端
子を図6に斜視図で示す。
【0003】同図において、101はアルミナ(Al
23)セラミックス,窒化アルミニウム(AlN)セラ
ミックス,ムライト(3Al23・2SiO2)セラミ
ックス等の誘電体から成る略長方形の平板部であり、平
板部101はその上面に、一辺から対向する他辺にかけて
形成され、タングステン(W),モリブデン(Mo)等
のメタライズ層から成る線路導体103と、線路導体103の
両側に略等間隔をもって形成されたW,Mo等のメタラ
イズ層から成る同一面接地導体104とを有する。また、
平板部101の下面には、その全面に線路導体103と同様の
メタライズ層から成る下部接地導体102を有する。
【0004】平板部101の上面には、線路導体103を間に
挟んで接合されるとともに、上面に上部接地導体106を
有するAl23セラミックス,AlNセラミックス,3
Al23・2SiO2セラミックス等の誘電体から成る
略直方体の立壁部105が設置される。そのため、線路導
体103は、平板部101と立壁部105とに狭持されていない
部位のマイクロストリップ線路と、平板部101と立壁部1
05とに狭持される部位のストリップ線路とから成る。平
板部101と立壁部105の線路導体103の線路方向に略平行
な側面には線路導体103と同様のメタライズ層から成る
側面接地導体107が形成されている。
【0005】また、線路導体103の両側には略等間隔を
もって同一面接地導体104が形成されており、線路導体1
03を伝送する高周波信号の周波数に応じて、線路導体10
3と同一面接地導体104との間の間隔を適宜調整すること
によって、線路導体103を特性インピーダンスに整合さ
せ得る。このように、線路導体103を特性インピーダン
スに整合させることによって、線路導体103を伝送する
高周波信号の伝送効率を良好なものとできる。
【0006】このように、入出力端子108は、平板部101
と立壁部105とから構成され、半導体パッケージに設け
られることにより半導体パッケージ内外を気密に遮断
し、その内部を封止している。
【0007】この入出力端子108が取着される半導体パ
ッケージは、その構成部材の1つである金属製の枠体に
設けられた切欠きまたは貫通孔から成る取付部に入出力
端子108を嵌着した所謂メタルウォールタイプや、セラ
ミック製の枠体に信号の伝送線路としての入出力端子部
を一体的に設けた所謂セラミックウォールタイプがあ
り、用途に応じて適宜選択され使用されている。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来の入出力端子108では、線路導体103を伝送する高周波
信号の周波数が高周波になるにつれ、線路導体103のマ
イクロストリップ線路とストリップ線路との境界部、つ
まり立壁部105の線路方向に略垂直な側面の下端におけ
る線路導体103で高周波信号が立壁部105内に放射され
て、高周波信号の伝送効率が低下し易いという問題があ
った。
【0009】そこで、立壁部105の幅や厚みを小さくし
て、立壁部105内に放射される高周波信号を低減させる
ことが考えられる。しかし、立壁部105を小さくした入
出力端子108を半導体パッケージに用いた場合、立壁部1
05と、その線路方向に略平行な側面および上面に銀(A
g)−銅(Cu)ろう等のろう材を介してそれぞれ接合
される枠体およびシールリングとの間に、それらの熱膨
張差による熱歪みが発生し、立壁部105がこの熱歪みに
耐えられずに立壁部105にクラック等の破損が発生する
場合があった。立壁部105に破損が発生すると、半導体
パッケージの内部を気密に封止できなくなり、また破損
が平板部101にまで及んだ場合には、線路導体103が断線
し半導体素子と外部電気回路基板との間で高周波信号を
伝送できなくなるという問題点が発生していた。
【0010】また、線路導体103を伝送する高周波信号
の周波数が高周波になると、立壁部105の線路方向に略
垂直な側面の下端における線路導体103で、高周波信号
の反射による伝送損失が大きくなるという問題点も発生
していた。特に、線路導体103を伝送する高周波信号が1
0GHz以上である場合、上記問題点が顕著なものとな
っていた。
【0011】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、半導体パッケージの半導
体素子に高周波信号を伝送させる入出力端子の線路導体
で高周波信号の放射、反射等の伝送損失が生ずるのを防
止することにより、半導体素子と外部電気回路基板との
間で高周波信号の伝送効率を良好に保持し、また内部の
気密信頼性を向上させて、半導体パッケージ内に収納す
る半導体素子を長期にわたり正常かつ安定に作動させ得
るものとすることにある。
【0012】
【課題を解決するための手段】本発明の入出力端子は、
上面の一辺から対向する他辺にかけて形成された線路導
体および該線路導体の両側に略等間隔をもって形成され
た同一面接地導体を有する誘電体から成る略長方形の平
板部と、該平板部の上面に前記線路導体および両側の前
記同一面接地導体の一部を間に挟んで接合され、上面に
上部接地導体が形成された誘電体から成る略直方体の立
壁部とを具備した入出力端子において、前記立壁部は、
前記線路導体の線路方向に略垂直な一対の側面の前記線
路導体の両側に前記上部接地導体から前記同一面接地導
体にかけて溝が形成されているとともに該溝に前記上部
接地導体および前記同一面接地導体を電気的に接続する
導体層が設けられていることを特徴とする。
【0013】本発明の入出力端子は、立壁部の線路方向
に略垂直な一対の側面の線路導体の両側に上部接地導体
から同一面接地導体にかけて溝が形成されているととも
に溝に上部接地導体および同一面接地導体を電気的に接
続する導体層が設けられていることから、立壁部の線路
方向に略垂直な一対の側面で電磁遮蔽効果(シールド効
果)が得られ、立壁部の線路方向に略垂直な一対の側面
の下端、つまり線路導体のマイクロストリップ線路とス
トリップ線路との境界部において、線路導体を伝送する
高周波信号が線路導体から溝より外側の立壁部に放射さ
れることを抑えることができる。その結果、立壁部の幅
を小さくせずに熱歪みに耐え得る大きさの入出力端子と
しながら、線路導体から放射されることによる高周波信
号の反射損失を抑制し、高周波信号を効率よく伝送させ
ることができる。
【0014】また、立壁部の線路方向に略垂直な一対の
側面および同一面接地導体において、線路導体に対する
接地電位を強化させることもできる。従って、立壁部の
線路方向に略垂直な一対の側面の下端において、線路導
体を伝送する高周波信号の伝送モードがマイクロストリ
ップ線路のモードからストリップ線路のモードに、また
はストリップ線路のモードからマイクロストリップ線路
のモードに変化しても、立壁部の線路方向に略垂直な一
対の側面の下端で接地電位が強化され安定しているた
め、高周波信号の反射損失を抑制することができ、高周
波信号を無駄なく効率良く入出力させることができる。
【0015】本発明の半導体素子収納用パッケージは、
上面に半導体素子が載置される載置部を有する基体と、
該基体の上面に前記載置部を囲繞するように取着され、
側部に貫通孔または切欠きから成る入出力端子の取付部
が形成された枠体と、前記取付部に嵌着された本発明の
入出力端子とを具備したことを特徴とする。
【0016】本発明の半導体素子収納用パッケージは、
上記の構成により、線路導体を伝送する高周波信号の伝
送効率を良好なものとできるとともに、入出力端子にク
ラックが発生するのを防止して半導体素子収納用パッケ
ージ内部を気密に保持することができる。その結果、半
導体素子を長期にわたり正常かつ安定に作動させること
ができる信頼性の高い半導体素子収納用パッケージとな
る。
【0017】
【発明の実施の形態】本発明の入出力端子および半導体
素子収納用パッケージについて以下に詳細に説明する。
図1は本発明の入出力端子について実施の形態の一例を
示す斜視図であり、同図において、1はAl23セラミ
ックス,AlNセラミックス,3Al 23・2SiO2
セラミックス等の略長方形の誘電体からなる平板部であ
る。この平板部1は、その上面の一辺から対向する他辺
にかけて形成されたW,Mo等のメタライズ層から成る
線路導体3と、線路導体3の両側に略等間隔をもって形
成されたW,Mo等のメタライズ層から成る同一面接地
導体4を有するとともに、下面にはその全面に線路導体
3と同様のメタライズ層から成る下部接地導体2を有す
る。また、平板部1の上面には、間に線路導体3および
両側の同一面接地導体4の一部を間に挟んで接合される
とともに、上面に線路導体3と同様のメタライズ層から
成る上部接地導体6を有し、Al23セラミックス,A
lNセラミックス,3Al23・2SiO2セラミック
ス等の誘電体から成る略直方体の立壁部5が設けられ
る。平板部1および立壁部5の側面には線路導体3と同
様のメタライズ層から成る側面接地導体7が形成されて
いる。
【0018】立壁部5には、線路導体3の線路方向に略
垂直な一対の側面5cの線路導体3の両側に上部接地導
体6から同一面接地導体4にかけて溝5aが形成されて
いるとともに溝5aに上部接地導体6および同一面接地
導体4を電気的に接続するためのW等のメタライズ層か
ら成る導体層5bが設けられている。
【0019】この構成により、線路導体3を伝送する高
周波信号がより高周波になった場合、従来の図6のもの
のように、立壁部105の幅や厚みを小さくして、線路導
体103のマイクロストリップ線路とストリップ線路との
境界部、つまり立壁部105の線路方向に略垂直な側面の
下端から立壁部105内に放射される高周波信号を低減さ
せる必要はなくなる。その結果、立壁部5の大きさを半
導体パッケージに接合しても熱歪みに十分耐え得る大き
さとしながら、立壁部5内に放射される高周波信号を低
減させることができる。
【0020】即ち、立壁部5の側面5cの線路導体3の
両側に形成された溝5aに導体層5bが形成されている
ため、立壁部5の側面5c付近で電磁遮蔽効果が得られ
る。その結果、立壁部5の側面5cの下端において、線
路導体3のマイクロストリップ線路とストリップ線路と
の境界部を伝送する高周波信号が、線路導体3から溝5
aより外側の立壁部5に放射されることを抑制できる。
また、溝5aに導体層5bを形成することで、立壁部5
の側面5cだけでなく、立壁部5の側面5cより内部の
立壁部5においても電磁遮蔽効果が得られ、線路導体3
のマイクロストリップ線路とストリップ線路との境界部
で高周波信号が放射されるのをより有効に防止できる。
その結果、高周波信号の伝送特性を良好なものとし、か
つ半導体パッケージに接合した際にクラック等の破損を
防止し得る入出力端子とすることができる。
【0021】また、溝5aに設けられた導体層5bによ
り、立壁部5の側面5cの溝5a付近およびその下端の
同一面接地導体4の接地電位を強化できる。即ち、導体
層5bはケースグランドとなる上部接地導体6に直接接
続されるので、立壁部5の側面5cの溝5a付近および
その下端の同一面接地導体4の接地電位が強化される。
その結果、線路導体3を伝送する高周波信号の伝送モー
ドがマイクロストリップ線路のモードからストリップ線
路のモードに、またはストリップ線路のモードからマイ
クロストリップ線路のモードに変化しても、立壁部5の
側面5cの下端で高周波信号の反射損失や透過損失が生
ずるのを抑制でき、入出力端子8において高周波信号を
無駄なく入出力させることができる。
【0022】溝5aの拡大断面図を図2に示す。同図に
示すように、溝5aの幅XはX=0.3〜1.5mm、深さD
はD=0.1〜1mmが良く、この構成により、立壁部5
の側面5c付近で十分な電磁遮蔽効果が得られ、立壁部
5の側面5cの下端において、線路導体3のマイクロス
トリップ線路とストリップ線路との境界部を伝送する高
周波信号が溝5aより外側の立壁部5に放射されること
を有効に防止できる。また、立壁部5の側面5cの下端
において同一面接地導体4の接地電位を十分に強化で
き、線路導体3を伝送する高周波信号の伝送モードがマ
イクロストリップ線路のモードからストリップ線路のモ
ードに、またはストリップ線路のモードからマイクロス
トリップ線路のモードに変化しても、立壁部5の側面5
cの下端で高周波信号の反射損失や透過損失が生ずるの
を有効に抑制することができる。
【0023】X<0.3mmの場合、溝5aの幅が小さす
ぎて、溝5aを形成するためのセラミックグリーンシー
トの打ち抜き加工が困難になるとともに、立壁部5の側
面5cの下端の同一面接地導体4の接地電位を十分に強
化できなくなる。X>1.5mmの場合、溝5aの幅が大
きすぎて溝5aの角部が欠けやすくなる。また、D<0.
1mmの場合、溝5aが浅いため、溝5aを形成するた
めのセラミックグリーンシートの打ち抜き加工が困難と
なるとともに、線路導体3のマイクロストリップ線路と
ストリップ線路との境界部を伝送する高周波信号が溝5
aより外側の立壁部5に放射されることを有効に防止で
きなくなる。D>1mmの場合、溝5aが深すぎて、溝
5aにおいて立壁部5が薄くなり、入出力端子8を半導
体パッケージに接合した際に立壁部5にクラック等の破
損が生じやすくなる。
【0024】溝5aの断面形状は、図2のような凹形
状、半円状、底部が円弧状等の凹んだ曲面とされたU字
状等の種々の形状とし得る。このうち、溝5aが深いた
め電磁遮蔽効果が高くなるとともに強度が高くなるU字
状のものが好ましい。
【0025】このような入出力端子8は以下のようにし
て作製される。例えば、Al23質焼結体(アルミナセ
ラミックス)から成る場合、先ず酸化アルミニウム、酸
化珪素(SiO2)、酸化マグネシウム(MgO)およ
び酸化カルシウム(CaO)等の原料粉末に適当な有機
バインダー、可塑剤、溶剤等を添加混合して泥漿状と成
す。これを従来周知のドクターブレード法やカレンダー
ロール法等のテープ成形技術により複数のセラミックグ
リーンシートを得る。
【0026】次に、このセラミックグリーンシートに、
W,Mo等の高融点金属粉末に適当な有機バインダー、
可塑剤、溶剤等を添加混合して得た金属ペーストを、ス
クリーン印刷法等の厚膜形成技術により印刷塗布して、
下部接地導体2、線路導体3、同一面接地導体4、上部
接地導体6となるメタライズ層を所定パターンに形成す
る。また、立壁部5となるセラミックグリーンシートに
金型等によって打ち抜き加工を施すことによって、所望
の位置に溝5aを形成し、溝5aに導体層5bとなる
W,Mo等の高融点金属粉末に適当な有機バインダー、
可塑剤、溶剤等を添加混合して得た金属ペーストを塗布
する。
【0027】その後、セラミックグリーンシートを複数
枚積層し、側面接地導体7となるW,Mo等の高融点金
属粉末に適当な有機バインダー、可塑剤、溶剤等を添加
混合して得た金属ペーストを塗布する。これを還元雰囲
気中、約1600℃の温度で焼成することにより製作され
る。
【0028】本発明の入出力端子8によれば、導体層5
bを線路導体3の接地導体として機能させることができ
るため、立壁部5の側面5cで十分な電磁遮蔽効果が得
られ、立壁部5の側面5cの下端において、線路導体3
のマイクロストリップ線路とストリップ線路との境界部
を伝送する高周波信号が溝5aより外側の立壁部5に放
射されることを有効に防止できる。また、立壁部5の側
面5cの下端において同一面接地導体4の接地電位を十
分に強化でき、線路導体3を伝送する高周波信号の伝送
モードがマイクロストリップ線路のモードからストリッ
プ線路のモードに、またはストリップ線路のモードから
マイクロストリップ線路のモードに変化した際に、立壁
部5の側面5cの下端で高周波信号の反射損失や透過損
失が生ずるのを有効に抑制することができる。その結
果、高周波信号の伝送損失を小さくて良好な伝送特性が
得られるとともに立壁部5にクラックが発生するのを防
止し、線路導体3を伝送する高周波信号がより高周波に
なっても線路導体3で無駄なく高周波信号を伝送させて
半導体パッケージに取り付けた場合に内部を気密に保持
できる入出力端子となる。
【0029】導体層5bの厚さは5〜30μmがよく、5
μm未満では、W等のメタライズにより導体層5bを形
成するのが困難となり、立壁部5の側面5cの溝5a付
近およびその下端の同一面接地導体4の接地電位を強化
できない場合がある。30μmを超えると、導体層5bと
立壁部5との間の熱膨張差により立壁部5に加わる応力
が大きくなり立壁部5が破損する場合がある。
【0030】本発明において、図3に示すように、平板
部1の線路方向に略垂直な一対の側面1cの線路導体3
の両側に下部接地導体2から同一面接地導体4にかけて
溝1aを形成し、溝1aに導体層1bを設けても良い。
この場合、溝1aは、平板部1となるセラミックグリー
ンシートに金型等によって打ち抜き加工を施すことによ
って所望の位置に形成される。そして、溝1aに導体層
1bとなるW,Mo等の高融点金属粉末に適当な有機バ
インダー、可塑剤、溶剤等を添加混合して得た金属ペー
ストを塗布し焼成することによって、導体層1bが形成
される。
【0031】溝1aに導体層1bが形成されていること
により、同一面接地導体4がケースグランドとなる下部
接地導体2に電気的に接続され、平板部1の側面1cの
上端付近において同一面接地導体4の接地電位が強化さ
れる。その結果、線路導体3を特性インピーダンスによ
り整合し易くするとともに、線路導体3の端部付近にボ
ンディングワイヤ、リード端子を接続して、半導体素子
と外部電気回路とを電気的に接続しても、接続部で高周
波信号の反射損失や透過損失が生ずるのを有効に防止で
き、線路導体3を伝送する高周波信号の伝送特性をより
良好にすることができる。
【0032】溝1aの断面形状は、溝5aと同様に凹形
状、半円状、底部が円弧状等の凹んだ曲面とされたU字
状等の種々の形状とし得る。
【0033】次に、本発明の半導体パッケージについて
図4に基づいて説明する。同図は本発明の半導体パッケ
ージについて実施の形態の一例を示す斜視図である。同
図において、21は基体であり、その上面にはIC,LS
I,半導体レーザ(LD),フォトダイオード(PD)
等の半導体素子25を載置するための載置部21aを有して
いる。図5では載置部21aを凹部とした例を示したが、
基体21を平板状としてその上面に載置部21aを形成して
もよい。この基体21は、鉄(Fe)−ニッケル(Ni)
−コバルト(Co)合金,Cu−W合金等の金属、また
はAl23セラミックス,AlNセラミックス,3Al
23・2SiO2セラミックス等の誘電体からなる。金
属からなる場合、そのインゴットに圧延加工や打ち抜き
加工等の従来周知の金属加工法を施すことによって所定
形状に製作される。一方、セラミックスから成る場合、
その原料粉末に適当な有機バインダや溶剤等を添加混合
しペースト状と成し、このペーストをドクターブレード
法やカレンダーロール法等によってセラミックグリーン
シートと成し、しかる後、セラミックグリーンシートに
適当な打ち抜き加工を施し、これを複数枚積層し約1600
℃の高温で焼成することによって作製される。
【0034】なお、基体21が金属からなる場合、その表
面に耐蝕性に優れかつろう材との濡れ性に優れる金属、
具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μm
の金(Au)層とを順次メッキ法により被着させておく
のがよく、基体21が酸化腐蝕するのを有効に防止できる
とともに、基体21上面の載置部21aに半導体素子25を強
固に接着固定させることができる。一方、基体21がセラ
ミックスから成る場合、載置部21aに、W,Mo等のメ
タライズ層を下地層として、耐蝕性に優れかつろう材と
の濡れ性に優れる金属、具体的には厚さ0.5〜9μmの
Ni層と厚さ0.5〜5μmのAu層とを順次メッキ法に
より被着させておくのがよく、載置部21aに半導体素子
25を強固に接着固定することができる。
【0035】また、22は基体21上に載置部21aを囲繞す
るように取着された枠体であり、基体21と同様に誘電体
または金属から成る。23は、枠体22を切り欠いて形成さ
れ、底面と側面にメタライズ層等の導電層を形成した入
出力端子の取付部である。なお、基体21にも同様の切欠
きを設けて取付部23が形成されている。この取付部23の
底面と側面は、基体21および/または枠体22に被着形成
された接地導体に接続されて接地されている。
【0036】そして、取付部23に本発明の入出力端子8
または入出力端子9が嵌着される。なお、入出力端子
8,9の下部接地導体2は取付部23の底面の導電層に接
続されて接地されケースグランドとなっており、上部接
地導体5は枠体22の上面の接地導体、または金属製の枠
体22、または枠体22の上面に取着されるFe−Ni−C
o合金等の金属からなるシールリング24に接続されて接
地されケースグランドとなる。枠体22が誘電体から成る
場合、入出力端子8,9は枠体22の一部として一体的に
成形されてもよい。
【0037】このような本発明の半導体パッケージは、
入出力端子8,9を具備していることから、高周波信号
の誘電体損失を最小限に抑えて高周波信号の伝送損失を
小さくした、良好な伝送特性を有するものとなる。
【0038】そして、線路導体3を載置部21aに載置さ
れる半導体素子25の電極ならびに外部電気回路基板の配
線導体にボンディングワイヤ,リボン,リード端子等
(図示せず)を介して接続して、半導体素子25と外部電
気回路基板とを電気的に接続する。次に、枠体22の上面
にシールリング24を鉛(Pb)−錫(Sn)半田やAu
−Sn半田等の低融点金属ろう材やAg−Cuろう材等
の高融点金属ろう材等により取着し、シールリング24の
上面にFe−Ni−Co合金等から成る蓋体26を半田付
けやシームウエルド法により接合することにより、半導
体素子25が半導体パッケージ内部に収納された製品とし
ての半導体装置となる。
【0039】また、基体21と枠体22とはAg−Cuろう
材等の高融点金属ろう材により接合され、入出力端子
8,9は取付部23に嵌着され同様の高融点金属ろう材に
より接合される。
【0040】また、図4の実施の形態では枠体22の対向
する側部に入出力端子8を2つ設けているが、必要に応
じて他の側部に設けてもよく、または1つの側部に複数
の入出力端子8を取り付けてもよく、この場合取付部23
を1つの側部に複数設けて入出力端子8を並列的に複数
取り付ければよい。もちろん入出力端子8の代わりに入
出力端子9を設けてもよい。
【0041】このような本発明の半導体パッケージは、
上記本発明の入出力端子8,9を具備していることか
ら、高周波信号の誘電体損失を最小限に抑えて高周波信
号の伝送損失を小さくし、伝送効率を良好に保持するこ
とができる。
【0042】
【実施例】本発明の入出力端子の実施例を以下に説明す
る。
【0043】図1の入出力端子を以下のように構成し
た。Al23セラミックスから成る略長方形の平板部1
の上面に、Wのメタライズ層から成る線路導体3と、線
路導体3の両側に略等間隔をもってWのメタライズ層か
ら成る同一面接地導体4とを設け、下面の全面にWのメ
タライズ層から成る下部接地導体2を設けた。また、平
板部1の上面に、Wのメタライズ層から成る上部接地導
体6を有したAl23セラミックスから成る略直方体の
立壁部5を、線路導体3および両側の同一面接地導体4
の一部を間に挟んでロウ付けした。平板部1および立壁
部5の線路方向に略平行な両側面には線路導体3と同様
のメタライズ層から成る側面接地導体7を設け、立壁部
5の側面5cに同一面接地導体4から上部接地導体6に
かけて形成された溝5aを4箇所形成するとともに、溝
5aにWのメタライズ層から成る導体層5bを設けるこ
とにより、入出力端子8を作製した。この本発明の入出
力端子をサンプルAとした。
【0044】サンプルAにおいて、図2のX,Dについ
てX=0.7mm,D=0.15mmとし、立壁部5の側面5
cにおける隣接する溝5a同士の距離を1.66mmとし
た。
【0045】また、比較例として、立壁部5の側面5c
に溝5aと導体層5bを設けていないものを上記実施例
と同様に作製した。これをサンプルBとした。
【0046】そして、サンプルA,Bについて、線路導
体3に1〜25GHzの高周波信号を入力してその反射損
失を測定した結果を図5に示す。図5より、サンプルA
はサンプルBに比べて1〜25GHzの全周波帯域で反射
損失が改善された。特に、13GHz以上のより高周波の
帯域で反射損失が低減されており、より大容量の情報を
高速で処理する半導体装置に対して有効なものとなっ
た。
【0047】なお、本発明は上記実施の形態および実施
例に限定されるものではなく、本発明の要旨を逸脱しな
い範囲内であれば種々の変更を施すことは何等差し支え
ない。
【0048】
【発明の効果】本発明の入出力端子は、上面の一辺から
対向する他辺にかけて形成された線路導体および線路導
体の両側に略等間隔をもって形成された同一面接地導体
を有する誘電体から成る略長方形の平板部と、平板部の
上面に線路導体および両側の同一面接地導体の一部を間
に挟んで接合され、上面に上部接地導体が形成された誘
電体から成る略直方体の立壁部とを具備し、立壁部は、
線路導体の線路方向に略垂直な一対の側面の線路導体の
両側に上部接地導体から同一面接地導体にかけて溝が形
成されているとともに溝に上部接地導体および同一面接
地導体を電気的に接続する導体層が設けられていること
により、立壁部の線路方向に略垂直な一対の側面で電磁
遮蔽効果が得られ、立壁部の線路方向に略垂直な一対の
側面の下端、つまり線路導体のマイクロストリップ線路
とストリップ線路との境界部において、線路導体を伝送
する高周波信号が線路導体から溝より外側の立壁部に放
射されることを抑えることができる。その結果、立壁部
の幅を小さくせずに熱歪みに耐え得る大きさの入出力端
子としながら、線路導体から放射されることによる高周
波信号の反射損失を抑制し、高周波信号を効率よく伝送
させることができる。
【0049】また、立壁部の線路方向に略垂直な一対の
側面および同一面接地導体において、線路導体に対する
接地電位を強化させることもできる。従って、立壁部の
線路方向に略垂直な一対の側面の下端において、線路導
体を伝送する高周波信号の伝送モードがマイクロストリ
ップ線路のモードからストリップ線路のモードに、また
はストリップ線路のモードからマイクロストリップ線路
のモードに変化しても、立壁部の線路方向に略垂直な一
対の側面の下端で接地電位が強化され安定しているた
め、高周波信号の反射損失を抑制することができ、高周
波信号を無駄なく効率良く入出力させることができる。
【0050】本発明の半導体素子収納用パッケージは、
上面に半導体素子が載置される載置部を有する基体と、
基体の上面に載置部を囲繞するように取着され、側部に
貫通孔または切欠きから成る入出力端子の取付部が形成
された枠体と、取付部に嵌着された本発明の入出力端子
とを具備したことにより、線路導体を伝送する高周波信
号の伝送効率を良好なものとできるとともに、入出力端
子にクラックが発生するのを防止して半導体素子収納用
パッケージ内部を気密に保持することができる。その結
果、半導体素子を長期にわたり正常かつ安定に作動させ
ることができる信頼性の高い半導体素子収納用パッケー
ジとなる。
【図面の簡単な説明】
【図1】本発明の入出力端子について実施の形態の例を
示す斜視図である。
【図2】図1の入出力端子における溝の断面図である。
【図3】本発明の入出力端子について実施の形態の他の
例を示す斜視図である。
【図4】本発明の半導体素子収納用パッケージについて
実施の形態の例を示す分解斜視図である。
【図5】従来の入出力端子と本発明の入出力端子につい
て高周波信号の反射損失を測定した結果のグラフであ
る。
【図6】従来の入出力端子の斜視図である。
【符号の説明】
1:平板部 3:線路導体 4:同一面接地導体 5:立壁部 5a:溝 5b:導体層 5c:線路方向に略垂直な側面 6:上部接地導体 8,9:入出力端子

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上面の一辺から対向する他辺にかけて形
    成された線路導体および該線路導体の両側に略等間隔を
    もって形成された同一面接地導体を有する誘電体から成
    る略長方形の平板部と、該平板部の上面に前記線路導体
    および両側の前記同一面接地導体の一部を間に挟んで接
    合され、上面に上部接地導体が形成された誘電体から成
    る略直方体の立壁部とを具備した入出力端子において、
    前記立壁部は、前記線路導体の線路方向に略垂直な一対
    の側面の前記線路導体の両側に前記上部接地導体から前
    記同一面接地導体にかけて溝が形成されているとともに
    該溝に前記上部接地導体および前記同一面接地導体を電
    気的に接続する導体層が設けられていることを特徴とす
    る入出力端子。
  2. 【請求項2】 上面に半導体素子が載置される載置部を
    有する基体と、該基体の上面に前記載置部を囲繞するよ
    うに取着され、側部に貫通孔または切欠きから成る入出
    力端子の取付部が形成された枠体と、前記取付部に嵌着
    された請求項1記載の入出力端子とを具備したことを特
    徴とする半導体素子収納用パッケージ。
JP2002069798A 2002-03-14 2002-03-14 入出力端子および半導体素子収納用パッケージ Pending JP2003273276A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002069798A JP2003273276A (ja) 2002-03-14 2002-03-14 入出力端子および半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002069798A JP2003273276A (ja) 2002-03-14 2002-03-14 入出力端子および半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2003273276A true JP2003273276A (ja) 2003-09-26

Family

ID=29200538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002069798A Pending JP2003273276A (ja) 2002-03-14 2002-03-14 入出力端子および半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2003273276A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141242A (ja) * 2007-12-10 2009-06-25 Hitachi Kokusai Electric Inc 基板モジュール
JP2010028800A (ja) * 2008-06-19 2010-02-04 Kyocera Corp 構造体,接続端子,パッケージ、並びに電子装置
JP2010153547A (ja) * 2008-12-25 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> 高周波icパッケージ
JP2014146759A (ja) * 2013-01-30 2014-08-14 Kyocera Corp 電子部品収納用パッケージおよびそれを用いた電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141242A (ja) * 2007-12-10 2009-06-25 Hitachi Kokusai Electric Inc 基板モジュール
JP2010028800A (ja) * 2008-06-19 2010-02-04 Kyocera Corp 構造体,接続端子,パッケージ、並びに電子装置
JP2010153547A (ja) * 2008-12-25 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> 高周波icパッケージ
JP2014146759A (ja) * 2013-01-30 2014-08-14 Kyocera Corp 電子部品収納用パッケージおよびそれを用いた電子装置

Similar Documents

Publication Publication Date Title
US6936921B2 (en) High-frequency package
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2003273276A (ja) 入出力端子および半導体素子収納用パッケージ
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3935082B2 (ja) 高周波用パッケージ
JP4009169B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005243970A (ja) 複合回路基板
JP2002190540A (ja) 半導体素子収納用パッケージ
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
US11889618B2 (en) Wiring board, electronic component package, and electronic apparatus
JP2002057239A (ja) 入出力端子および半導体素子収納用パッケージ
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004296577A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3752472B2 (ja) 半導体素子収納用パッケージ
JP2006128323A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP2004289590A (ja) 高周波用伝送線路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710