JP2010153547A - 高周波icパッケージ - Google Patents

高周波icパッケージ Download PDF

Info

Publication number
JP2010153547A
JP2010153547A JP2008329351A JP2008329351A JP2010153547A JP 2010153547 A JP2010153547 A JP 2010153547A JP 2008329351 A JP2008329351 A JP 2008329351A JP 2008329351 A JP2008329351 A JP 2008329351A JP 2010153547 A JP2010153547 A JP 2010153547A
Authority
JP
Japan
Prior art keywords
dielectric block
lower dielectric
ground
package
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008329351A
Other languages
English (en)
Inventor
Satoshi Tsunashima
聡 綱島
Michihiro Hirata
道広 平田
Koichi Murata
浩一 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2008329351A priority Critical patent/JP2010153547A/ja
Publication of JP2010153547A publication Critical patent/JP2010153547A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Waveguide Connection Structure (AREA)

Abstract

【課題】広帯域化および高周波化を図ることが可能な気密封止型表面実装用の高周波ICパッケージを提供する。
【解決手段】ベース4上に表面実装し、金属フレーム1の内部に装着するICチップの入出力線路部がコプレーナ線路構成で、かつ、気密封止用の蓋を備え、フィードスルー部用の誘電体ブロックを、上面および側面の全面が導電性材料によりメタライズされた上部誘電体ブロック2と上面の一部および側面の一部および底面の全面が導電性材料によりメタライズされた下部誘電体ブロック3とに分離し、下部誘電体ブロック3の上面にコプレーナ伝送線路31を形成する。さらに、下部誘電体ブロック3の側面側の端部に形成したグランドVIAにより、下部誘電体ブロック3の上面のメタライズからなるコプレーナ伝送線路31用のグランド面と、下部誘電体ブロック3の底面に形成した底面メタライズ33からなる底面グランドとを接続する。
【選択図】図1

Description

本発明は、高周波ICパッケージに関し、特に、広帯域および高周波帯での使用を目的とした、気密封止型の表面実装用の高周波ICパッケージに関するものである。
気密封止型表面実装用のICパッケージ(例えば、非特許文献1に記載の気密封止型表面実装用ICパッケージ)は、一般的に、図10に示すような構成からなっている。図10は、従来の気密封止型表面実装用ICパッケージの外観を示す外観図であり、コプレーナ入出力線路付ICチップ13を表面実装するICパッケージとして形成されており、コプレーナ入出力線路付ICチップ13を内蔵する金属フレーム11、コプレーナ入出力線路付ICチップ13と接続する伝送線路をフィードスルー部として有する誘電体ブロック12、コプレーナ入出力線路付ICチップ13を表面実装し、かつ、グランド電位を与えるベース14、気密封止するための蓋15から構成されている。
図10に示すような構成は、部品ごとに分割、作製してから組み立てるものであるので、削り出しで作製する一体型の構成と比較して、部品ごとの最適化により小型化を図り易く、また、部品の共用化の容易さや構成の簡易さから安価に製造することが可能であるという特徴を有しているが、パッケージの周波数特性から、広帯域化および高周波帯での使用が困難であった。
例えば、パッケージ側フィードスルー部とコプレーナ入出力線路付ICチップ13との間をワイヤボンディングにより接続しようとする場合、その構造から、該コプレーナ入出力線路付ICチップ13から離れたパッケージ側のフィードスルー部において、底面側の底面グランドと上面側のコプレーナ線路面グランドとが分離してしまうために、コプレーナ入出力線路付ICチップ13接続部において放射損失が生じたり、フィードスルー部内で別モードとカップリングすることにより伝送損失が生じたりすることになり、周波数特性が劣化してしまうという問題があった。
高周波用のICチップは、一般に、高周波特性を確保するために、その入出力形状として、シグナル−グランドが同一平面にあるコプレーナ構造を採用することが多い。また、ICチップ形状で高周波特性を評価する際、測定器より出力される被測定信号をICチップに入力するためにプロービングを行うが、このとき、該被測定信号の高周波特性を劣化させないように、シグナル−グランドが同一平面にあるコプレーナ構造のプローブを用いることが多く、かかるコプレーナ構造のプローブを用いてICチップ形状で高周波特性の評価を実施し易くするという観点からも、ICチップ側の入出力線路にシグナル−グランドが同一平面にあるコプレーナ構造を採用することが多い。しかしながら、ICチップ実装を行う際には、前述のような問題が生じていた。
"77-GHz-Band Surface Mount Ceramic Package"Kitazawa K,Koriyama S,Minamiue H,Fujii M(Kyocera Corp.,JPN),IEEE Trans. of Microwave Theory and Techniques,Vol.48,No.9 pp1488-1491(2000.09)
従来の気密封止型表面実装用の高周波ICパッケージにおいては、前述のように、誘電体ブロック部のIC接続部における放射損失や、フィードスルー部内における別モードとのカップリング等により、特性が劣化し、特に、高周波信号を扱う際に、ICパッケージの周波数特性が問題になり易く、広帯域および高周波帯における使用が困難であった。
本発明は、かかる問題を解決するためになされたものであり、広帯域化および高周波化を図ることが可能な気密封止型表面実装用の高周波ICパッケージを提供することを、その目的としている。
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。
第1の技術手段は、ベース上に表面実装され、金属フレームの内部に装着されるICチップの入出力線路部がコプレーナ線路構成であり、かつ、フィードスルー部を形成する誘電体ブロックと気密封止用の蓋とを備えた気密封止型表面実装用の高周波ICパッケージにおいて、前記誘電体ブロックが、上面および側面の全面が導電性材料によりメタライズされた上部誘電体ブロックと、上面にコプレーナ伝送線路が形成され、かつ、該上面が前記上部誘電体ブロックの底面と接し、かつ、該上面の一部および側面の一部および底面の全面が導電性材料によりメタライズされた下部誘電体ブロックと、からなり、さらに、前記下部誘電体ブロックの側面側の端部にグランドVIA(ビア)が形成されることにより、前記下部誘電体ブロックの上面の一部に形成されたメタライズからなる前記コプレーナ伝送線路用のグランド面と、前記下部誘電体ブロックの底面の全面に形成されたメタライズからなる底面グランドとが、前記グランドVIAにより互いに接続されて、導通していることを特徴とする。
第2の技術手段は、ベース上に表面実装され、金属フレームの内部に装着されるICチップの入出力線路部がコプレーナ線路構成であり、かつ、フィードスルー部を形成する誘電体ブロックと気密封止用の蓋とを備えた気密封止型表面実装用の高周波ICパッケージにおいて、前記誘電体ブロックが、上面および側面の全面が導電性材料によりメタライズされた上部誘電体ブロックと、上面にコプレーナ伝送線路が形成され、かつ、該上面が前記上部誘電体ブロックの底面と接し、かつ、該上面の一部および側面の全面および底面の全面が導電性材料によりメタライズされた下部誘電体ブロックと、からなり、前記下部誘電体ブロックの上面の一部に形成されたメタライズからなる前記コプレーナ伝送線路用のグランド面と、前記下部誘電体ブロックの底面の全面に形成されたメタライズからなる底面グランドとが、前記下部誘電体ブロックの側面の全面に形成されたメタライズにより互いに接続されて、導通していることを特徴とする。
第3の技術手段は、ベース上に表面実装され、金属フレームの内部に装着されるICチップの入出力線路部がコプレーナ線路構成であり、かつ、フィードスルー部を形成する誘電体ブロックと気密封止用の蓋とを備えた気密封止型表面実装用の高周波ICパッケージにおいて、前記誘電体ブロックが、上面および側面の全面が導電性材料によりメタライズされた上部誘電体ブロックと、上面にコプレーナ伝送線路が形成され、かつ、該上面が前記上部誘電体ブロックの底面と接し、かつ、該上面の一部および側面の一部および底面の全面が導電性材料によりメタライズされた下部誘電体ブロックと、からなり、さらに、前記下部誘電体ブロックの側面の端部に、導電性材料を用いてメタライズされたブロック端メタライズが形成されることにより、前記下部誘電体ブロックの上面の一部に形成されたメタライズからなる前記コプレーナ伝送線路用のグランド面と、前記下部誘電体ブロックの底面の全面に形成されたメタライズからなる底面グランドとが、前記下部誘電体ブロックの側面の端部に形成された前記ブロック端メタライズにより互いに接続されて、導通していることを特徴とする。
第4の技術手段は、前記第1ないし第3の技術手段のいずれかに記載の気密封止型表面実装用の高周波ICパッケージにおいて、前記上部誘電体ブロックの厚みが前記下部誘電体ブロックの厚みよりも厚く形成されていることを特徴とする。
本発明の気密封止型表面実装用の高周波ICパッケージによれば、以下のごとき効果を奏することができる。
下部誘電体ブロックの側面側の端部にグランドVIA(ビア)を形成したり、下部誘電体ブロックの側面全面に導電性材料からなる側面メタライズを形成したり、下部誘電体ブロックの側面のブロック端に導電性材料からなるブロック端メタライズを形成したりすることにより、下部誘電体ブロックの上面に形成したコプレーナ伝送線路のグランドであるコプレーナ伝送線路グランドとベースと接触する下部誘電体ブロックの底面に形成した底面メタライズによる底面グランドとを、IC接続部の近傍で、すなわち、金属フレーム内に内蔵されるICチップの直近で、接続することができ、コプレーナ伝送線路に伝送される信号に対するグランド(信号線グランド)が強化されて、コプレーナ伝送線路の信号の通過特性を向上させることができる。
さらに、上部誘電体ブロックの厚みを下部誘電体ブロックの厚みよりも厚く形成することにより、コプレーナ伝送モード以外の伝送モードを抑圧することができ、反射特性を向上させることができる。
つまり、本発明の気密封止型表面実装用の高周波ICパッケージにおいては、図10に示すような従来の高周波ICパッケージにおいて問題となっている誘電体ブロック部のIC接続部における放射損失や、フィードスルー部内における別モードへのカップリング等を改善することができる。具体的には、上部誘電体ブロックと下部誘電体ブロックとにより、コプレーナ伝送線路を囲むとともに、下部誘電体ブロック側面の全面またはブロック端におけるメタライズによるグランド強化、あるいは、下部誘電体ブロックの側面側の端部におけるグランドVIA接続によるグランド強化、さらには、上部誘電体ブロック厚を下部誘電体ブロック厚よりも厚く形成することによる放射損の軽減、等を可能とし、而して、気密封止型表面実装用ICパッケージの周波数特性を広帯域化、高周波化することを可能としている。
以上の効果から、気密封止型表面実装用のICパッケージの周波数特性が広帯域化、高周波化され、高周波信号の特性劣化が少ない高周波ICパッケージを構成することが可能となる。
以下に、本発明に係る気密封止型表面実装用の高周波ICパッケージの最良の実施形態について、その一例を、図面を参照しながら詳細に説明する。
(本発明の特徴)
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、特に、高周波信号を取り扱うICチップを表面実装するための気密封止型表面実装用の高周波ICパッケージに関するものであり、気密封止型表面実装用の高周波ICパッケージの周波数特性を向上させるために、高周波ICチップからの信号線を貫通させるためのフィードスルー部として誘電体ブロックを用い、かつ、該誘電体ブロックを上部誘電体ブロックと下部誘電体ブロックとに分割して、それぞれの底面と上面とを接した構造とすることにより、該誘電体ブロックによって前記信号線を構成するコプレーナ伝送線路が囲まれた構成からなる点に特徴を有している。
さらに、特に、高周波特性に大きな影響を与えるグランドを強化するために、コプレーナ伝送線路用のグランドと誘電体ブロックの底面グランドとを導通させるための配線、すなわち、下部誘電体ブロックの上面に形成したコプレーナ伝送線路用のグランドと、該下部誘電体ブロックの底面に形成した底面グランドとを、導通させるための配線(グランドVIAや導電体材料による側面のメタライズ等)を施すとともに、コプレーナ伝送線路の信号線についても、コプレーナ伝送モード以外の伝送モードの発生を抑圧するために、上部誘電体ブロックの厚みを下部誘電体ブロックの厚みよりも厚く形成することにより、広帯域化、高周波化が可能な周波数特性が得られる構造とすることを特徴としている。
(第1の実施形態)
次に、本発明の各種の実施形態のうち、第1の実施形態について詳細に説明する。
図1は、本発明に係る気密封止型表面実装用の高周波ICパッケージの第1の実施形態の構成例を示す構成図であり、特に、誘電体ブロック部(つまりICパッケージのフィードスルー部)の構成例について詳細に示している。図1に示す高周波ICパッケージは、コプレーナ構造の入出力線路部を有するICチップを内蔵する金属フレーム1、気密封止するための図示していない蓋、上部誘電体ブロック2と下部誘電体ブロック3とからなり、図示するようなコプレーナ伝送線路31を貫通させるためのフィードスルー部を形成する誘電体ブロック、ICチップを表面実装し、かつ、グランド電位を与えるベース4を少なくとも含んで構成される。
金属フレーム1の内部に装着されるICチップの入出力線路部は、前述のように、コプレーナ線路構成であり、前記誘電体ブロックの下部誘電体ブロック3の上面に形成されるコプレーナ伝送線路31とワイヤボンディングによって接続される。下部誘電体ブロック3の上面に形成されるコプレーナ伝送線路31の上には、前記誘電体ブロックの上部誘電体ブロック2の底面が接する形で配置されており、コプレーナ伝送線路31は、上部誘電体ブロック2と下部誘電体ブロック3とからなる前記誘電体ブロックを貫通するように配置される。
また、下部誘電体ブロック3の側面側の端部には上面(表面)と底面(裏面)とをグランド接続するためのVIA(ビア)すなわちグランドVIA34が形成されており、該グランドVIAにより、下部誘電体ブロック3の底面側の底面グランドと上面側のコプレーナ伝送線路31用のグランドであるコプレーナ伝送線路グランドとが接続されて互いが導通している。
次に、図1の第1の実施形態における誘電体ブロックの詳細な構造について図2を用いて説明する。図2は、図1に示す第1の実施形態における誘電体ブロックの詳細な構造を示す詳細図であり、該誘電体ブロックを展開した三面図を示している。つまり、図2(A)は、上部誘電体ブロック2と下部誘電体ブロック3とからなる誘電体ブロック全体の上面図、側面図、底面図を示し、図2(B)は、上部誘電体ブロック2の上面図、側面図、底面図を示し、図2(C)は、下部誘電体ブロック3の上面図、側面図、底面図を示している。
誘電体ブロックは、図2(A)に示すように、ICチップを内蔵する金属フレーム1の側面の下側を囲むように形成された上部誘電体ブロック2と下部誘電体ブロック3とから成り、上部誘電体ブロック2は、図2(B)に示すように、上面の全面、側面の全面に、導電性材料を用いてメタライズが施されて、それぞれ、上面メタライズ21、側面メタライズ22を形成して、図2(A)に示すように、いずれも、金属フレーム1と接触している。
一方、下部誘電体ブロック3は、上面にコプレーナ伝送線路31を有しており、側面の一部、底面の全面には、導電性材料を用いてメタライズが施されて、それぞれ、側面メタライズ32、底面メタライズ33を形成して、図2(A)に示すように、側面の側面メタライズ32は、金属フレーム1に接触するとともに、上部誘電体ブロック2の側面メタライズ22とも接触し、底面の底面メタライズ33は、グランド電位を与える図1のベース4に接触し、底面グランドを形成している。
また、下部誘電体ブロック3の底面に形成されている底面メタライズ33の底面グランドと、上面に形成されているコプレーナ伝送線路31のグランドであるコプレーナ伝送線路グランドとは、図2(A)、図2(C)に示すように、下部誘電体ブロック3の側面側の端部に形成されているグランドVIA34すなわちエッジグランドVIAを介して相互に接続されて導通状態になっている。
図1、図2に示すような第1の実施形態の高周波ICパッケージの構成例によると、下部誘電体ブロック3の側面側の端部にグランドVIA34を形成することにより、金属フレーム1内に内蔵されるICチップの直近で、下部誘電体ブロック3の上面に形成したコプレーナ伝送線路31用のグランドであるコプレーナ伝送線路グランドと底面に形成した底面メタライズ33による底面グランドとを接続することができ、コプレーナ伝送線路31に伝送される信号に対するグランドが強化されて、コプレーナ伝送線路31の信号の通過特性を向上させることができる。
図3は、図2に示す第1の実施形態におけるグランドVIA34の効果を説明するための特性図であり、エッジグランドVIAつまりグランドVIA34の有無によるコプレーナ伝送線路31の通過特性の変化を示している。
図3のエッジグランドVIAつまりグランドVIA34がない場合に示すように、ICチップとの接続部から数100〜600μm程度離れた位置でグランドが分離されることになり、60GHz帯などの高周波帯の周波数においては、他モードとのカップリングや、放射損が生じ、帯域特性が急激に劣化してしまう。特に、ワイヤボンディング接続を行うパッケージ端においては、パッケージ線路部とワイヤ部との間にインピーダンス不整合があるため、放射や反射が起こり易く、信号線のコプレーナ伝送線路31に対して、グランド面を可能な限り直近に配置し、電界を安定させることが重要となる。
一方、図3のエッジグランドVIAつまりグランドVIA34がある場合に示すように、図2のようなグランドVIA34が形成されていることにより、ICチップとの接続部の直近で、コプレーナ伝送線路グランドが底面メタライズ33による底面グランドつまりベース4のグランドと接続されるため、高周波帯の周波数における通過特性が大幅に向上し、帯域を拡大することができる。
(第2の実施形態)
次に、本発明の各種の実施形態のうち、第2の実施形態について詳細に説明する。
図4は、気密封止型表面実装用の高周波ICパッケージの第2の実施形態における誘電体ブロックの詳細な構造を示す詳細図であり、図2にて説明した第1の実施形態の場合と同様、該誘電体ブロックを展開した三面図を示している。つまり、図4(A)は、上部誘電体ブロック2と下部誘電体ブロック3とからなる誘電体ブロック全体の上面図、側面図、底面図を示し、図4(B)は、上部誘電体ブロック2の上面図、側面図、底面図を示し、図4(C)は、下部誘電体ブロック3の上面図、側面図、底面図を示している。ここで、本第2の実施形態における気密封止型表面実装用の高周波ICパッケージの構成については、第1の実施形態として説明した図1と同様の構成である。ただし、本第2の実施形態においては、下部誘電体ブロック3の側面側の端部にはグランドVIAが形成されていない。
図4に示す第2の実施形態における誘電体ブロックは、図2に示した第1の実施形態における誘電体ブロックの構造とは異なり、図4(A)、図4(C)に示すように、下部誘電体ブロック3の側面側の端部に形成されていたグランドVIA34を削除する代わりに、下部誘電体ブロック3の側面の一部ではなく側面の全面が、導電性材料を用いてメタライズが施されて、側面メタライズ32Aを形成している。側面全面に形成された該側面メタライズ32Aを介して、下部誘電体ブロック3の底面に形成されている底面メタライズ33の底面グランド(つまり図1のベース4のグランドと導通している底面グランド)と、下部誘電体ブロック3の上面に形成されているコプレーナ伝送線路31用のグランドであるコプレーナ伝送線路グランドと、が相互に接続されて導通状態になっている。つまり、図4(A)に示すように、側面メタライズ32Aとして、下部誘電体ブロック3の側壁すべてが導電性材料を用いてメタライズされることにより、誘電体ブロックの側面の端辺において、上面のコプレーナ伝送線路グランドが、下部誘電体ブロック3の底面メタライズ33つまり底面グランドと導通している状態になっている。
図4に示すような第2の実施形態の高周波ICパッケージの構成例によると、下部誘電体ブロック3の側面全面を覆う側面メタライズ32Aを形成することにより、金属フレーム1内に内蔵されるICチップの直近で、上面に形成したコプレーナ伝送線路31用のグランドであるコプレーナ伝送線路グランドと底面の底面メタライズ33による底面グランド(図1のベース4のグランドと導通している底面グランド)とを接続することができ、第1の実施形態の場合と同様、コプレーナ伝送線路31に伝送される信号に対するグランドが強化されて、コプレーナ伝送線路31の信号の通過特性を向上させることができる。
図5は、図4に示す第2の実施形態における側面メタライズ32Aの効果を説明するための特性図であり、側壁全面メタライズつまり下部誘電体ブロック3の側面全面を覆う側面メタライズ32Aの有無によるコプレーナ伝送線路31の通過特性の変化を示している。
図5の側壁全面メタライズつまり下部誘電体ブロック3の側面全面を覆う側面メタライズ32Aがない場合に示すように、第1の実施形態として示した図3の場合と同様に、ICチップとの接続部から数100〜600μm程度離れた位置でグランドが分離されることになり、60GHz帯などの高周波帯の周波数においては、他モードとのカップリングや、放射損が生じ、帯域特性が急激に劣化してしまう。
一方、図5の側壁全面メタライズつまり下部誘電体ブロック3の側面全面を覆う側面メタライズ32Aがある場合に示すように、図4のような側面メタライズ32Aが形成されていることにより、第1の実施形態として示した図3のグランドVIA34がある場合と同様に、高周波帯の周波数における通過特性が大幅に向上し、帯域を拡大することができる。
(第3の実施形態)
次に、本発明の各種の実施形態のうち、第3の実施形態について詳細に説明する。
図6は、気密封止型表面実装用の高周波ICパッケージの第3の実施形態における誘電体ブロックの詳細な構造を示す詳細図であり、図2にて説明した第1の実施形態の場合と同様、該誘電体ブロックを展開した三面図を示している。つまり、図6(A)は、上部誘電体ブロック2と下部誘電体ブロック3とからなる誘電体ブロック全体の上面図、側面図、底面図を示し、図6(B)は、上部誘電体ブロック2の上面図、側面図、底面図を示し、図6(C)は、下部誘電体ブロック3の上面図、側面図、底面図を示している。ここで、本第3の実施形態における気密封止型表面実装用の高周波ICパッケージの構成については、第1の実施形態として説明した図1と同様の構成である。ただし、本第3の実施形態においては、下部誘電体ブロック3の側面側の端部にはグランドVIAが形成されていない。
図6に示す第3の実施形態における誘電体ブロックは、図2に示した第1の実施形態における誘電体ブロックの構造とは異なり、図6(A)、図6(C)に示すように、下部誘電体ブロック3の側面側の端部に形成されていたグランドVIA34を削除する代わりに、下部誘電体ブロック3の側面のブロック端には、導電性材料を用いてメタライズが施されて、ブロック端メタライズ32Bを形成している。側面のブロック端に形成された該ブロック端メタライズ32Bを介して、下部誘電体ブロック3の底面に形成されている底面メタライズ33の底面グランド(つまり図1のベース4のグランドと導通している底面グランド)と、下部誘電体ブロック3の上面に形成されているコプレーナ伝送線路31のグランドであるコプレーナ伝送線路グランドと、が相互に接続されて導通状態になっている。つまり、図6(A)に示すように、ブロック端メタライズ32Bとして、下部誘電体ブロック3の側面のブロック端が導電性材料を用いてメタライズされることにより、誘電体ブロック端において、上面のコプレーナ伝送線路グランドが、下部誘電体ブロック3の底面メタライズ33つまり底面グランドと導通している状態になっている。
図6に示すような第3の実施形態の高周波ICパッケージの構成例によると、下部誘電体ブロック3の側面のブロック端にブロック端メタライズ32Bを形成することにより、金属フレーム1内に内蔵されるICチップの直近で、上面に形成したコプレーナ伝送線路31のグランドであるコプレーナ伝送線路グランドと底面の底面メタライズ33による底面グランド(図1のベース4のグランドと導通している底面グランド)とを接続することができ、第1の実施形態の場合と同様、コプレーナ伝送線路31に伝送される信号に対するグランドが強化されて、コプレーナ伝送線路31の信号の通過特性を向上させることができる。
図7は、図6に示す第3の実施形態におけるブロック端メタライズ32Bの効果を説明するための特性図であり、エッジメタライズつまり下部誘電体ブロック3の側面におけるブロック端のブロック端メタライズ32Bの有無によるコプレーナ伝送線路31の通過特性の変化を示している。
図7のエッジメタライズつまり下部誘電体ブロック3の側面におけるブロック端にブロック端メタライズ32Bがない場合に示すように、第1の実施形態として示した図3の場合と同様に、ICチップとの接続部から数100〜600μm程度離れた位置でグランドが分離されることになり、60GHz帯などの高周波帯の周波数においては、他モードとのカップリングや、放射損が生じ、帯域特性が急激に劣化してしまう。
一方、図7のエッジメタライズつまり下部誘電体ブロック3の側面におけるブロック端にブロック端メタライズ32Bがある場合に示すように、図6のようなブロック端メタライズ32Bが形成されていることにより、第1の実施形態として示した図3のグランドVIA34がある場合と同様に、高周波帯の周波数における通過特性が大幅に向上し、帯域を拡大することができる。
(第4の実施形態)
次に、本発明の各種の実施形態のうち、第4の実施形態について詳細に説明する。
図8は、気密封止型表面実装用の高周波ICパッケージの第4の実施形態における誘電体ブロックの詳細な構造を示す詳細図であり、図2にて説明した第1の実施形態の場合と同様、該誘電体ブロックを展開した三面図を示している。つまり、図8(A)は、上部誘電体ブロック2と下部誘電体ブロック3とからなる誘電体ブロック全体の上面図、側面図、底面図を示し、図8(B)は、上部誘電体ブロック2の上面図、側面図、底面図を示し、図8(C)は、下部誘電体ブロック3の上面図、側面図、底面図を示している。ここで、本第3の実施形態における気密封止型表面実装用の高周波ICパッケージの構成については、第1の実施形態として説明した図1と同様の構成である。
図8に示す第4の実施形態における誘電体ブロックは、図2、図4、図6にそれぞれ示した第1、第2、第3の実施形態における誘電体ブロックの構造について、図8(B)に示すように、上部誘電体ブロック2の厚みつまり上部誘電体ブロック厚tと下部誘電体ブロック3の厚みつまり下部誘電体ブロック厚tとの関係を、
>t
とすることにより、つまり、上部誘電体ブロック2の厚みを下部誘電体ブロック3の厚みよりも厚くすることにより、コプレーナ伝送モード以外の伝送モードが分離して発生することを抑圧することを可能とし、而して、反射特性を向上させることを可能としている例を示している。
ここで、上部誘電体ブロック2の厚みつまり上部誘電体ブロック厚tと下部誘電体ブロック3の厚みつまり下部誘電体ブロック厚tとの関係が、
≦t
の関係になり、上部誘電体ブロック2の厚みが下部誘電体ブロック3の厚み以下になると、上部誘電体ブロック2と下部誘電体ブロック3とで囲まれる部分において、上部誘電体ブロック2の上面メタライズ21の上部グランド面が下部誘電体ブロック3の上面に形成されているコプレーナ伝送線路31に近接するため、コプレーナ伝送モード以外の伝送モードが誘起されてしまい、コプレーナ伝送線路31の入出力端部において反射が生じて、その影響により、コプレーナ伝送線路31の信号の通過特性が劣化してしまう。
このため、前述のように、上部誘電体ブロック2の厚みつまり上部誘電体ブロック厚tと下部誘電体ブロック3の厚みつまり下部誘電体ブロック厚tとの関係を
>t
として、上部誘電体ブロック2の厚みを下部誘電体ブロック3の厚みよりも厚くすることにすれば、コプレーナ伝送線路31の入出力端部における反射特性を改善することができ、コプレーナ伝送線路31の信号の通過特性を向上させることができる。
図9は、図8に示す第4の実施形態における上部誘電体ブロック厚tの効果を説明するための特性図であり、上部誘電体ブロック2の厚みつまり上部誘電体ブロック厚tと下部誘電体ブロック3の厚みつまり下部誘電体ブロック厚tとの関係を、
=t、t=2×t、t=3×t
と変化させた場合のコプレーナ伝送線路31の通過特性の変化を示している。
図9に示すように、上部誘電体ブロック2の厚みを下部誘電体ブロック3の厚みよりも厚くすればするほど、コプレーナ伝送線路31の入出力端部における反射を低減することができ、コプレーナ伝送線路31の信号の通過特性を向上させることができる。
(本発明の実施形態による効果)
以上に詳細に説明したように、本発明の第1ないし第3の実施形態に係る気密封止型表面実装用のICパッケージによれば、ICチップの直近で、下部誘電体ブロック3の上面に形成される上面コプレーナ線路グランドと底面に形成される底面グランドとを接続することができ、信号線グランドが強化され、通過特性を向上させることができる。
さらに、本発明の第4の実施形態に係る気密封止型表面実装用のICパッケージによれば、上部誘電体ブロック2の厚み(t)を、下部誘電体ブロック3の厚み(t)よりも厚くすることにより、コプレーナ伝送モード以外の伝送モードの発生を抑圧することができ、反射特性を向上させることができる。
以上の効果から、気密封止型表面実装用のICパッケージの周波数特性が広帯域化、高周波化され、高周波信号の劣化が少ない高周波ICパッケージを構成することが可能となる。
本発明に係る気密封止型表面実装用の高周波ICパッケージの第1の実施形態の構成例を示す構成図である。 図1に示す第1の実施形態における誘電体ブロックの詳細な構造を示す詳細図である。 図2に示す第1の実施形態におけるグランドVIAの効果を説明するための特性図である。 気密封止型表面実装用の高周波ICパッケージの第2の実施形態における誘電体ブロックの詳細な構造を示す詳細図である。 図4に示す第2の実施形態における側面メタライズの効果を説明するための特性図である。 気密封止型表面実装用の高周波ICパッケージの第3の実施形態における誘電体ブロックの詳細な構造を示す詳細図である。 図6に示す第3の実施形態におけるブロック端メタライズの効果を説明するための特性図である。 気密封止型表面実装用の高周波ICパッケージの第4の実施形態における誘電体ブロックの詳細な構造を示す詳細図である。 図8に示す第4の実施形態における上部誘電体ブロック厚の効果を説明するための特性図である。 従来の気密封止型表面実装用ICパッケージの外観図である。
符号の説明
1…金属フレーム、2…上部誘電体ブロック、3…下部誘電体ブロック、4…ベース、11…金属フレーム、12…誘電体ブロック、13…コプレーナ入出力線路付ICチップ、14…ベース、15…蓋、21…上面メタライズ、22…側面メタライズ、31…コプレーナ伝送線路、32…側面メタライズ、32A…側面メタライズ、32B…ブロック端メタライズ、33…底面メタライズ、34…グランドVIA。

Claims (4)

  1. ベース上に表面実装され、金属フレームの内部に装着されるICチップの入出力線路部がコプレーナ線路構成であり、かつ、フィードスルー部を形成する誘電体ブロックと気密封止用の蓋とを備えた気密封止型表面実装用の高周波ICパッケージにおいて、前記誘電体ブロックが、上面および側面の全面が導電性材料によりメタライズされた上部誘電体ブロックと、上面にコプレーナ伝送線路が形成され、かつ、該上面が前記上部誘電体ブロックの底面と接し、かつ、該上面の一部および側面の一部および底面の全面が導電性材料によりメタライズされた下部誘電体ブロックと、からなり、さらに、前記下部誘電体ブロックの側面側の端部にグランドVIA(ビア)が形成されることにより、前記下部誘電体ブロックの上面の一部に形成されたメタライズからなる前記コプレーナ伝送線路用のグランド面と、前記下部誘電体ブロックの底面の全面に形成されたメタライズからなる底面グランドとが、前記グランドVIAにより互いに接続されて、導通していることを特徴とする気密封止型表面実装用の高周波ICパッケージ。
  2. ベース上に表面実装され、金属フレームの内部に装着されるICチップの入出力線路部がコプレーナ線路構成であり、かつ、フィードスルー部を形成する誘電体ブロックと気密封止用の蓋とを備えた気密封止型表面実装用の高周波ICパッケージにおいて、前記誘電体ブロックが、上面および側面の全面が導電性材料によりメタライズされた上部誘電体ブロックと、上面にコプレーナ伝送線路が形成され、かつ、該上面が前記上部誘電体ブロックの底面と接し、かつ、該上面の一部および側面の全面および底面の全面が導電性材料によりメタライズされた下部誘電体ブロックと、からなり、前記下部誘電体ブロックの上面の一部に形成されたメタライズからなる前記コプレーナ伝送線路用のグランド面と、前記下部誘電体ブロックの底面の全面に形成されたメタライズからなる底面グランドとが、前記下部誘電体ブロックの側面の全面に形成されたメタライズにより互いに接続されて、導通していることを特徴とする気密封止型表面実装用の高周波ICパッケージ。
  3. ベース上に表面実装され、金属フレームの内部に装着されるICチップの入出力線路部がコプレーナ線路構成であり、かつ、フィードスルー部を形成する誘電体ブロックと気密封止用の蓋とを備えた気密封止型表面実装用の高周波ICパッケージにおいて、前記誘電体ブロックが、上面および側面の全面が導電性材料によりメタライズされた上部誘電体ブロックと、上面にコプレーナ伝送線路が形成され、かつ、該上面が前記上部誘電体ブロックの底面と接し、かつ、該上面の一部および側面の一部および底面の全面が導電性材料によりメタライズされた下部誘電体ブロックと、からなり、さらに、前記下部誘電体ブロックの側面の端部に、導電性材料を用いてメタライズされたブロック端メタライズが形成されることにより、前記下部誘電体ブロックの上面の一部に形成されたメタライズからなる前記コプレーナ伝送線路用のグランド面と、前記下部誘電体ブロックの底面の全面に形成されたメタライズからなる底面グランドとが、前記下部誘電体ブロックの側面の端部に形成された前記ブロック端メタライズにより互いに接続されて、導通していることを特徴とする気密封止型表面実装用の高周波ICパッケージ。
  4. 請求項1ないし3のいずれかに記載の気密封止型表面実装用の高周波ICパッケージにおいて、前記上部誘電体ブロックの厚みが前記下部誘電体ブロックの厚みよりも厚く形成されていることを特徴とする気密封止型表面実装用の高周波ICパッケージ。
JP2008329351A 2008-12-25 2008-12-25 高周波icパッケージ Pending JP2010153547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008329351A JP2010153547A (ja) 2008-12-25 2008-12-25 高周波icパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008329351A JP2010153547A (ja) 2008-12-25 2008-12-25 高周波icパッケージ

Publications (1)

Publication Number Publication Date
JP2010153547A true JP2010153547A (ja) 2010-07-08

Family

ID=42572328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008329351A Pending JP2010153547A (ja) 2008-12-25 2008-12-25 高周波icパッケージ

Country Status (1)

Country Link
JP (1) JP2010153547A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038837A (ja) * 2010-08-05 2012-02-23 Toshiba Corp パッケージおよびその作製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176988A (ja) * 1997-12-15 1999-07-02 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2003273276A (ja) * 2002-03-14 2003-09-26 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
JP2004319650A (ja) * 2003-04-14 2004-11-11 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004349568A (ja) * 2003-02-17 2004-12-09 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176988A (ja) * 1997-12-15 1999-07-02 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2003273276A (ja) * 2002-03-14 2003-09-26 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
JP2004349568A (ja) * 2003-02-17 2004-12-09 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004319650A (ja) * 2003-04-14 2004-11-11 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038837A (ja) * 2010-08-05 2012-02-23 Toshiba Corp パッケージおよびその作製方法

Similar Documents

Publication Publication Date Title
JP4188373B2 (ja) 多層誘電体基板および半導体パッケージ
JPH04256203A (ja) マイクロ波帯ic用パッケージ
JP2001144509A (ja) 高周波パッケージ
JP5765174B2 (ja) 電子装置
US20110006862A1 (en) Multilayer dielectric substrate and semiconductor package
JP2008159862A (ja) 高周波電子部品のパッケージ構造
JPWO2009139210A1 (ja) 高周波収納ケースおよび高周波モジュール
JP4944024B2 (ja) 送受信装置
JP2010153547A (ja) 高周波icパッケージ
JP5203775B2 (ja) 2倍高調波抑圧回路
JPH05343904A (ja) 超高周波用パッケージ
JP4762920B2 (ja) 分配回路
JP2007006198A (ja) 高周波回路装置
JPH11238823A (ja) 半導体パッケージ
JP2007019404A (ja) 高周波パッケージ装置
WO2014156223A1 (ja) 高周波回路装置
JP5835156B2 (ja) ハイブリッド回路
US11114735B2 (en) Coaxial to waveguide transducer including an L shape waveguide having an obliquely arranged conductor and method of forming the same
JP3939059B2 (ja) 高周波パッケージ
JP6703473B2 (ja) 高周波パッケージ
US10573478B2 (en) Electronic component
JP2014204164A (ja) 伝送線路、増幅回路装置、及び伝送線路の製造方法
JP2008160153A (ja) 高周波電子部品のパッケージ構造
JP3056102B2 (ja) マイクロ波回路用パッケージおよびその実装体
JP5561653B2 (ja) 誘電体共振部品及びそれを用いた実装構造体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A02 Decision of refusal

Effective date: 20120110

Free format text: JAPANESE INTERMEDIATE CODE: A02