JP2004319650A - 入出力端子および半導体素子収納用パッケージならびに半導体装置 - Google Patents
入出力端子および半導体素子収納用パッケージならびに半導体装置 Download PDFInfo
- Publication number
- JP2004319650A JP2004319650A JP2003109577A JP2003109577A JP2004319650A JP 2004319650 A JP2004319650 A JP 2004319650A JP 2003109577 A JP2003109577 A JP 2003109577A JP 2003109577 A JP2003109577 A JP 2003109577A JP 2004319650 A JP2004319650 A JP 2004319650A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- input
- ground conductor
- output terminal
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】入出力端子で伝送される高周波信号の伝送効率を良好なものとすること。
【解決手段】上面に一辺から対向する他辺にかけて形成された線路導体３およびこの線路導体３の両側に等間隔をもって形成された同一面接地導体４を有し、かつ下面に下部接地導体２を有する誘電体から成る四角形状の平板部１と、この平板部１の上面に線路導体３の一部および同一面接地導体４の一部を間に挟んで接合され、上面に上部接地導体６が形成された誘電体から成る直方体状の立壁部５とを具備した入出力端子９において、平板部１は、角部に上下面間にわたる切欠き８が形成されており、この切欠き８の内面に同一面接地導体４および下部接地導体２に電気的に接続された導体層８ａが形成されている
【選択図】 図１
【解決手段】上面に一辺から対向する他辺にかけて形成された線路導体３およびこの線路導体３の両側に等間隔をもって形成された同一面接地導体４を有し、かつ下面に下部接地導体２を有する誘電体から成る四角形状の平板部１と、この平板部１の上面に線路導体３の一部および同一面接地導体４の一部を間に挟んで接合され、上面に上部接地導体６が形成された誘電体から成る直方体状の立壁部５とを具備した入出力端子９において、平板部１は、角部に上下面間にわたる切欠き８が形成されており、この切欠き８の内面に同一面接地導体４および下部接地導体２に電気的に接続された導体層８ａが形成されている
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージの信号入出力部に使用される入出力端子および半導体素子収納用パッケージならびに半導体装置に関する。
【０００２】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる半導体素子を収納するための半導体素子収納用パッケージ（以下、パッケージともいう）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子が設けられている。この入出力端子を図５に斜視図で示す。
【０００３】
同図において、１０１はアルミナ（Ａｌ２Ｏ３）質セラミックス，窒化アルミニウム（ＡｌＮ）質セラミックス，ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質セラミックス等の誘電体から成る四角形状の平板部であり、平板部１０１はその上面に、一辺から対向する他辺にかけて形成されたタングステン（Ｗ），モリブデン（Ｍｏ）等のメタライズ層から成る線路導体１０３と、線路導体１０３の両側に等間隔をもって形成されたＷ，Ｍｏ等のメタライズ層から成る同一面接地導体１０４とを有する。また、平板部１０１の下面には、その全面に線路導体１０３と同様のメタライズ層から成る下部接地導体１０２を有する。
【０００４】
平板部１０１の上面には、線路導体１０３の一部を間に挟んで接合されているとともに、上面に上部接地導体１０６を有するＡｌ２Ｏ３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体から成る直方体状の立壁部１０５が設置されている。これにより、線路導体１０３は、平板部１０１と立壁部１０５とに狭持されていない部位のマイクロストリップ線路と、平板部１０１と立壁部１０５とに狭持されている部位のストリップ線路とを有するものとなる。また、平板部１０１と立壁部１０５の線路導体１０３の線路方向に平行な側面には線路導体１０３と同様のメタライズ層から成る側面接地導体１０７が形成されている。
【０００５】
また、線路導体１０３の両側には等間隔をもって同一面接地導体１０４が形成されており、線路導体１０３を伝送する高周波信号の周波数に応じて、線路導体１０３と同一面接地導体１０４との間の間隔を適宜調整することによって、線路導体１０３を特性インピーダンスに整合させ得る。このように、線路導体１０３を特性インピーダンスに整合させることによって、線路導体１０３を伝送する高周波信号の伝送効率を良好なものとできる。
【０００６】
このような、平板部１０１と立壁部１０５とから構成された入出力端子１０９は、パッケージに設けられ、パッケージ内外を気密に遮断し、その内部を封止することができる（例えば、下記の特許文献１参照）。
【０００７】
この入出力端子１０９が取着されたパッケージは、その構成部材の１つである金属製の枠体に設けられた切欠き部または貫通孔から成る取付部に入出力端子１０９を嵌着したいわゆるメタルウォールタイプや、セラミックス製の枠体に信号の伝送線路としての入出力端子部を一体的に設けたいわゆるセラミックウォールタイプがあり、用途に応じて適宜選択され使用されている。
【０００８】
【特許文献１】
特開２００２−１８４８８８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の入出力端子１０９では、線路導体１０３の平板部１０１の一辺側または他辺側の端部にボンディングワイヤやリード端子等を接続すると、その接続部でインダクタンス成分が大きくなり、接続部を伝送する高周波信号に反射損失や透過損失等の伝送損失が生じ、高周波信号の伝送効率が低下し易くなるという問題があった。この問題は線路導体１０３を伝送する高周波信号が高周波になるにつれ生じ易く、特に線路導体１０３を伝送する高周波信号が１０ＧＨｚ以上である場合、上記問題点が顕著なものとなっていた。
【００１０】
また、線路導体１０３を伝送する高周波信号が高周波のものになると、線路導体１０３に対する接地性が低下し、線路導体１０３を伝送する高周波信号に透過損失等の伝送損失が生じ易くなるという問題点も発生していた。
【００１１】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、パッケージに収納された半導体素子に高周波信号を伝送させるための入出力端子において、線路導体で高周波信号の反射損失や透過損失等の伝送損失が生ずるのを抑制することにより、半導体素子と外部電気回路基板との間における高周波信号の伝送効率を向上させ、パッケージ内に収納する半導体素子を長期にわたり正常かつ安定に作動させ得るものとすることにある。
【００１２】
【課題を解決するための手段】
本発明の入出力端子は、上面に一辺から対向する他辺にかけて形成された線路導体および該線路導体の両側に等間隔をもって形成された同一面接地導体を有し、かつ下面に下部接地導体を有する誘電体から成る四角形状の平板部と、該平板部の上面に前記線路導体の一部および前記同一面接地導体の一部を間に挟んで接合され、上面に上部接地導体が形成された誘電体から成る直方体状の立壁部とを具備した入出力端子において、前記平板部は、角部に上下面間にわたる切欠きが形成されており、該切欠きの内面に前記同一面接地導体および前記下部接地導体に電気的に接続された導体層が形成されていることを特徴とする。
【００１３】
本発明の入出力端子は、平板部の角部に上下面間にわたる切欠きが形成されており、切欠きの内面に同一面接地導体および下部接地導体に電気的に接続された導体層が形成されていることから、ボンディングワイヤやリード端子等が接続される線路導体の端部において、線路導体に導体層を接近させることにより線路導体の端部のキャパシタンス成分を大きくすることができ、ボンディングワイヤやリード端子等が接続されることによって増加するインダクタンス成分をこのキャパシタンス成分の増加により打ち消すことができる。従って、線路導体の端部にボンディングワイヤやリード端子等を接続した場合でも、特性インピーダンスに整合することができる。
【００１４】
また、より大きな面積の導体層を線路導体に接近させているとともに、線路導体の端部の近傍において導体層を介して同一面接地導体と下部接地導体とを電気的に接続して線路導体の端部の近傍における同一面接地導体と下部接地導体とを同じ電位としているため、接地電位をより強化することができる。
【００１５】
これらの結果、線路導体を伝送する高周波信号の反射損失や透過損失をより有効に抑制することができ、高周波信号を極めて効率良く入出力させることができる。
【００１６】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項１記載の入出力端子とを具備していることを特徴とする。
【００１７】
本発明の半導体素子収納用パッケージは、上記構成により、線路導体を伝送する高周波信号の伝送効率を良好にすることができるとともに、半導体素子を気密に封止して半導体素子を長期にわたり正常かつ安定に作動させることができる気密信頼性の高いものとなる。
【００１８】
本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする。
【００１９】
本発明の半導体装置は、上記構成により、上記本発明の半導体素子収納用パッケージを用いた、高周波信号の伝送性に優れたものとなる。
【００２０】
【発明の実施の形態】
本発明の入出力端子および半導体素子収納用パッケージならびに半導体装置について以下に詳細に説明する。図１は本発明の入出力端子について実施の形態の一例を示す斜視図である。同図において、１は平板部、２は下部接地導体、３は線路導体、４は同一面接地導体、５は立壁部、６は上部接地導体、８は切欠き、９は入出力端子である。
【００２１】
本発明の入出力端子９は、上面に一辺から対向する他辺にかけて形成された線路導体３およびこの線路導体３の両側に等間隔をもって形成された同一面接地導体４を有し、かつ下面に下部接地導体２を有する誘電体から成る四角形状の平板部１と、この平板部１の上面に線路導体３の一部および同一面接地導体４の一部を間に挟んで接合され、上面に上部接地導体６が形成された誘電体から成る直方体状の立壁部５とを具備している。
【００２２】
平板部１は、Ａｌ２Ｏ３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体からなる四角形状のものである。
【００２３】
線路導体３および同一面接地導体４は、平板部１の上面に形成されたＷ，Ｍｏ等のメタライズ層から成る。
【００２４】
立壁部５は、Ａｌ２Ｏ３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体からなる直方体状のものであり、平板部１の上面に、間に線路導体３および同一面接地導体４の一部を挟んで接合されている。
【００２５】
また、平板部１の下面および立壁部５の上面にはそれぞれ全面に線路導体３と同様のメタライズ層から成る下部接地導体２および上部接地導体６を有する。さらに、平板部１の側面および立壁部５の側面には線路導体３と同様のメタライズ層から成る側面接地導体７が形成されている。これらの下部接地導体２、上部接地導体６および側面接地導体７と同一面接地導体４とにより、線路導体３に対する接地が強化され、線路導体３の高周波信号の伝送効率に優れたものとなる。
【００２６】
さらに、平板部１は、角部に上下面間にわたる切欠き８が形成されており、この切欠き８の内面に同一面接地導体４および下部接地導体２に電気的に接続された導体層８ａが形成されている。
【００２７】
これにより、ボンディングワイヤやリード端子等（図示せず）が接続される線路導体３の端部において、線路導体３に導体層８ａを接近させることにより線路導体３の端部のキャパシタンス成分を大きくすることができ、ボンディングワイヤやリード端子等が接続されることによって増加するインダクタンス成分をこのキャパシタンス成分の増加により打ち消すことができる。従って、線路導体３の端部にボンディングワイヤやリード端子等を接続した場合でも、特性インピーダンスに整合することができる。
【００２８】
また、より大きな面積の導体層８ａを線路導体３に接近させているとともに、線路導体３の端部の近傍において導体層８ａを介して同一面接地導体４と下部接地導体２とを電気的に接続して線路導体３の端部の近傍における同一面接地導体４と下部接地導体２とを同じ電位としているため、接地電位をより強化することができる。
【００２９】
これらの結果、線路導体３を伝送する高周波信号の反射損失や透過損失をより有効に抑制することができ、高周波信号を極めて効率良く入出力させることができる。
【００３０】
また、図２の入出力端子９における切欠き８の要部拡大平面図に示すように、切欠き８の断面形状は図２（ａ）のような円弧状、図２（ｂ）のような直線状等の種々の形状とされる。特に、図２（ａ）のような円弧状で平板部の中央側に凹んだ切欠きとするのがよい。これにより、線路導体３のインピーダンスを漸次変化させることができ、急激なインピーダンス変化によって伝送損失を生じるのを有効に抑制することができる。さらに、切欠き８に応力を生じ難くして切欠き８にクラック等の破損を有効に抑制することもできる。
【００３１】
さらに、導体層８ａは切欠き８の内面の全面に形成されているのがよい。これにより、より大きな面積の導体層８ａを線路導体３に接近させることができ線路導体３の端部における接地電位をより強化することができる。
【００３２】
また、切欠き８は線路導体３を挟んで線路導体３の両側に形成されているのがよく、より好ましくは、平板部１の四つの角部すべてに形成されているのがよい。これにより、線路導体３を伝送する高周波信号の反射損失や透過損失を抑制する効果をより向上させることができ、高周波信号を極めて効率良く入出力させることができる。
【００３３】
このような入出力端子９は以下のようにして作製される。例えば、Ａｌ２Ｏ３質セラミックスから成る場合、先ずＡｌ２Ｏ３、酸化珪素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得る。
【００３４】
次に、このセラミックグリーンシートに、Ｗ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、下部接地導体２、線路導体３、同一面接地導体４、上部接地導体６となるメタライズ層を所定パターンに形成する。また、平板部１となるセラミックグリーンシートに金型等によって打ち抜き加工を施すことによって、所望の位置に切欠き８を形成し、この切欠き８の内面に導体層８ａとなるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布する。
【００３５】
その後、セラミックグリーンシートを複数枚積層し、側面接地導体７となるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布する。そして、これを還元雰囲気中、約１６００℃の温度で焼成することにより製作される。
【００３６】
次に、本発明のパッケージについて図３，図４に基づいて説明する。図３は本発明のパッケージについて実施の形態の一例を示す平面図、図４は図３の断面図であり、２１は基体、２２は枠体、２３は取付部である。
【００３７】
本発明のパッケージは、上面に半導体素子２５が載置される載置部２１ａを有する基体２１と、この基体２１の上面に載置部２１ａを囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子９の取付部２３が形成された枠体２２と、取付部２３に嵌着された入出力端子９とを具備している。
【００３８】
これにより、線路導体３を伝送する高周波信号の伝送効率を良好にすることができるとともに、半導体素子２５を気密に封止して半導体素子２５を長期にわたり正常かつ安定に作動させることができる気密信頼性の高いものとなる。
【００３９】
基体２１は、上面にＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を載置するための載置部２１ａを有している。
【００４０】
この基体２１は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，Ｃｕ−Ｗ合金等の金属、またはＡｌ２Ｏ３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体からなる。基体２１が金属からなる場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、基体２１がセラミックスから成る場合、その原料粉末に適当な有機バインダーや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法等によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約１６００℃の高温で焼成することによって作製される。
【００４１】
なお、基体２１が金属からなる場合、その表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍの金（Ａｕ）層とを順次メッキ法により被着させておくのがよい。これにより、基体２１が酸化腐蝕するのを有効に防止できるとともに、基体２１上面の載置部２１ａに半導体素子２５を強固に接着固定させることができる。一方、基体２１がセラミックスから成る場合、載置部２１ａに、Ｗ，Ｍｏ等のメタライズ層を下地層として形成し、この表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層とを順次メッキ法により被着させておくのがよい。これにより、載置部２１ａに半導体素子２５を強固に接着固定することができる。
【００４２】
また、枠体２２は、基体２１上に載置部２１ａを囲繞するようにＡｇろう、Ａｇ−Ｃｕろう材等の高融点金属ろう材により接合されており、基体２１と同様に誘電体または金属から成る。また、枠体２２の側部には、貫通孔または切欠き部から成る入出力端子９の取付部２３が形成されている。
【００４３】
取付部２３は、枠体２２および基体２１が誘電体からなる場合、内面にメタライズ層等の導電層が形成されている。この導電層は、基体２１および枠体２２に被着形成された接地導体に接続されて接地されている。
【００４４】
取付部２３には本発明の入出力端子９がＡｇろう、Ａｇ−Ｃｕろう材等の高融点金属ろう材により嵌着接合されている。そして、入出力端子９の下部接地導体２、上部接地導体６および側面接地導体７は、枠体２２および基体２１が誘電体からなる場合、取付部２３の内面に形成された導電層に接続されることにより接地され、ケースグランドとなる。あるいは、枠体２２および基体２１が金属からなる場合、入出力端子９の下部接地導体２、上部接地導体６および側面接地導体７は、金属製の枠体２２や基体２１に接続されて接地され、ケースグランドとなる。また、入出力端子９の上部接地導体６は、枠体２２の上面に取着されるＦｅ−Ｎｉ−Ｃｏ合金等の金属からなるシールリング（図示せず）に接続されて接地され、ケースグランドとなっていてもよい。
【００４５】
このような本発明のパッケージは、上記本発明の入出力端子９を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくした、良好な伝送特性を有するものとなる。
【００４６】
そして、線路導体３を載置部２１ａに載置される半導体素子２５の電極ならびに外部電気回路基板の配線導体にボンディングワイヤ，リボン，リード端子等（図示せず）を介して接続して、半導体素子２５と外部電気回路基板とを電気的に接続する。次に、枠体２２の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体２６を半田付けやシームウエルド法等の溶接により取着することにより、半導体素子２５がパッケージ内部に収納された製品としての半導体装置となる。
【００４７】
また、図３，図４の実施の形態では枠体２２の対向する側部に入出力端子９を２つ設けているが、必要に応じて他の側部に設けてもよく、または１つの側部に複数の入出力端子９を取り付けてもよく、この場合取付部２３を１つの側部に複数設けて入出力端子９を並列的に複数取り付ければよい。
【００４８】
このような本発明の半導体装置は、上記本発明の入出力端子９を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくし、伝送効率を良好に保持することができる。
【００４９】
【発明の効果】
本発明の入出力端子は、平板部の角部に上下面間にわたる切欠きが形成されており、切欠きの内面に同一面接地導体および下部接地導体に電気的に接続された導体層が形成されていることから、ボンディングワイヤやリード端子等が接続される線路導体の端部において、線路導体に導体層を接近させることにより線路導体の端部のキャパシタンス成分を大きくすることができ、ボンディングワイヤやリード端子等が接続されることによって増加するインダクタンス成分をこのキャパシタンス成分の増加により打ち消すことができる。従って、線路導体の端部にボンディングワイヤやリード端子等を接続した場合でも、特性インピーダンスに整合することができる。
【００５０】
また、より大きな面積の導体層を線路導体に接近させているとともに、線路導体の端部の近傍において導体層を介して同一面接地導体と下部接地導体とを電気的に接続して線路導体の端部の近傍における同一面接地導体と下部接地導体とを同じ電位としているため、接地電位をより強化することができる。
【００５１】
これらの結果、線路導体を伝送する高周波信号の反射損失や透過損失をより有効に抑制することができ、高周波信号を極めて効率良く入出力させることができる。
【００５２】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する基体と、この基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された枠体と、取付部に嵌着された上記構成の入出力端子とを具備していることにより、線路導体を伝送する高周波信号の伝送効率を良好にすることができるとともに、半導体素子を気密に封止して半導体素子を長期にわたり正常かつ安定に作動させることができる気密信頼性の高いものとなる。
【００５３】
本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に取着された蓋体とを具備していることにより、上記本発明の半導体素子収納用パッケージを用いた、高周波信号の伝送性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の入出力端子について実施の形態の例を示す斜視図である。
【図２】図１の入出力端子における切欠きの要部拡大平面図である。
【図３】本発明の半導体素子収納用パッケージについて実施の形態の例を示す平面図である。
【図４】図３の半導体素子収納用パッケージの断面図である。
【図５】従来の入出力端子の斜視図である。
【符号の説明】
１：平板部
２：下部接地導体
３：線路導体
４：同一面接地導体
５：立壁部
６：上部接地導体
８：切欠き
８ａ：導体層
９：入出力端子
２１：基体
２１ａ：載置部
２２：枠体
２３：取付部
２５：半導体素子
２６：蓋体
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージの信号入出力部に使用される入出力端子および半導体素子収納用パッケージならびに半導体装置に関する。
【０００２】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる半導体素子を収納するための半導体素子収納用パッケージ（以下、パッケージともいう）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子が設けられている。この入出力端子を図５に斜視図で示す。
【０００３】
同図において、１０１はアルミナ（Ａｌ２Ｏ３）質セラミックス，窒化アルミニウム（ＡｌＮ）質セラミックス，ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質セラミックス等の誘電体から成る四角形状の平板部であり、平板部１０１はその上面に、一辺から対向する他辺にかけて形成されたタングステン（Ｗ），モリブデン（Ｍｏ）等のメタライズ層から成る線路導体１０３と、線路導体１０３の両側に等間隔をもって形成されたＷ，Ｍｏ等のメタライズ層から成る同一面接地導体１０４とを有する。また、平板部１０１の下面には、その全面に線路導体１０３と同様のメタライズ層から成る下部接地導体１０２を有する。
【０００４】
平板部１０１の上面には、線路導体１０３の一部を間に挟んで接合されているとともに、上面に上部接地導体１０６を有するＡｌ２Ｏ３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体から成る直方体状の立壁部１０５が設置されている。これにより、線路導体１０３は、平板部１０１と立壁部１０５とに狭持されていない部位のマイクロストリップ線路と、平板部１０１と立壁部１０５とに狭持されている部位のストリップ線路とを有するものとなる。また、平板部１０１と立壁部１０５の線路導体１０３の線路方向に平行な側面には線路導体１０３と同様のメタライズ層から成る側面接地導体１０７が形成されている。
【０００５】
また、線路導体１０３の両側には等間隔をもって同一面接地導体１０４が形成されており、線路導体１０３を伝送する高周波信号の周波数に応じて、線路導体１０３と同一面接地導体１０４との間の間隔を適宜調整することによって、線路導体１０３を特性インピーダンスに整合させ得る。このように、線路導体１０３を特性インピーダンスに整合させることによって、線路導体１０３を伝送する高周波信号の伝送効率を良好なものとできる。
【０００６】
このような、平板部１０１と立壁部１０５とから構成された入出力端子１０９は、パッケージに設けられ、パッケージ内外を気密に遮断し、その内部を封止することができる（例えば、下記の特許文献１参照）。
【０００７】
この入出力端子１０９が取着されたパッケージは、その構成部材の１つである金属製の枠体に設けられた切欠き部または貫通孔から成る取付部に入出力端子１０９を嵌着したいわゆるメタルウォールタイプや、セラミックス製の枠体に信号の伝送線路としての入出力端子部を一体的に設けたいわゆるセラミックウォールタイプがあり、用途に応じて適宜選択され使用されている。
【０００８】
【特許文献１】
特開２００２−１８４８８８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の入出力端子１０９では、線路導体１０３の平板部１０１の一辺側または他辺側の端部にボンディングワイヤやリード端子等を接続すると、その接続部でインダクタンス成分が大きくなり、接続部を伝送する高周波信号に反射損失や透過損失等の伝送損失が生じ、高周波信号の伝送効率が低下し易くなるという問題があった。この問題は線路導体１０３を伝送する高周波信号が高周波になるにつれ生じ易く、特に線路導体１０３を伝送する高周波信号が１０ＧＨｚ以上である場合、上記問題点が顕著なものとなっていた。
【００１０】
また、線路導体１０３を伝送する高周波信号が高周波のものになると、線路導体１０３に対する接地性が低下し、線路導体１０３を伝送する高周波信号に透過損失等の伝送損失が生じ易くなるという問題点も発生していた。
【００１１】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、パッケージに収納された半導体素子に高周波信号を伝送させるための入出力端子において、線路導体で高周波信号の反射損失や透過損失等の伝送損失が生ずるのを抑制することにより、半導体素子と外部電気回路基板との間における高周波信号の伝送効率を向上させ、パッケージ内に収納する半導体素子を長期にわたり正常かつ安定に作動させ得るものとすることにある。
【００１２】
【課題を解決するための手段】
本発明の入出力端子は、上面に一辺から対向する他辺にかけて形成された線路導体および該線路導体の両側に等間隔をもって形成された同一面接地導体を有し、かつ下面に下部接地導体を有する誘電体から成る四角形状の平板部と、該平板部の上面に前記線路導体の一部および前記同一面接地導体の一部を間に挟んで接合され、上面に上部接地導体が形成された誘電体から成る直方体状の立壁部とを具備した入出力端子において、前記平板部は、角部に上下面間にわたる切欠きが形成されており、該切欠きの内面に前記同一面接地導体および前記下部接地導体に電気的に接続された導体層が形成されていることを特徴とする。
【００１３】
本発明の入出力端子は、平板部の角部に上下面間にわたる切欠きが形成されており、切欠きの内面に同一面接地導体および下部接地導体に電気的に接続された導体層が形成されていることから、ボンディングワイヤやリード端子等が接続される線路導体の端部において、線路導体に導体層を接近させることにより線路導体の端部のキャパシタンス成分を大きくすることができ、ボンディングワイヤやリード端子等が接続されることによって増加するインダクタンス成分をこのキャパシタンス成分の増加により打ち消すことができる。従って、線路導体の端部にボンディングワイヤやリード端子等を接続した場合でも、特性インピーダンスに整合することができる。
【００１４】
また、より大きな面積の導体層を線路導体に接近させているとともに、線路導体の端部の近傍において導体層を介して同一面接地導体と下部接地導体とを電気的に接続して線路導体の端部の近傍における同一面接地導体と下部接地導体とを同じ電位としているため、接地電位をより強化することができる。
【００１５】
これらの結果、線路導体を伝送する高周波信号の反射損失や透過損失をより有効に抑制することができ、高周波信号を極めて効率良く入出力させることができる。
【００１６】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項１記載の入出力端子とを具備していることを特徴とする。
【００１７】
本発明の半導体素子収納用パッケージは、上記構成により、線路導体を伝送する高周波信号の伝送効率を良好にすることができるとともに、半導体素子を気密に封止して半導体素子を長期にわたり正常かつ安定に作動させることができる気密信頼性の高いものとなる。
【００１８】
本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする。
【００１９】
本発明の半導体装置は、上記構成により、上記本発明の半導体素子収納用パッケージを用いた、高周波信号の伝送性に優れたものとなる。
【００２０】
【発明の実施の形態】
本発明の入出力端子および半導体素子収納用パッケージならびに半導体装置について以下に詳細に説明する。図１は本発明の入出力端子について実施の形態の一例を示す斜視図である。同図において、１は平板部、２は下部接地導体、３は線路導体、４は同一面接地導体、５は立壁部、６は上部接地導体、８は切欠き、９は入出力端子である。
【００２１】
本発明の入出力端子９は、上面に一辺から対向する他辺にかけて形成された線路導体３およびこの線路導体３の両側に等間隔をもって形成された同一面接地導体４を有し、かつ下面に下部接地導体２を有する誘電体から成る四角形状の平板部１と、この平板部１の上面に線路導体３の一部および同一面接地導体４の一部を間に挟んで接合され、上面に上部接地導体６が形成された誘電体から成る直方体状の立壁部５とを具備している。
【００２２】
平板部１は、Ａｌ２Ｏ３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体からなる四角形状のものである。
【００２３】
線路導体３および同一面接地導体４は、平板部１の上面に形成されたＷ，Ｍｏ等のメタライズ層から成る。
【００２４】
立壁部５は、Ａｌ２Ｏ３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体からなる直方体状のものであり、平板部１の上面に、間に線路導体３および同一面接地導体４の一部を挟んで接合されている。
【００２５】
また、平板部１の下面および立壁部５の上面にはそれぞれ全面に線路導体３と同様のメタライズ層から成る下部接地導体２および上部接地導体６を有する。さらに、平板部１の側面および立壁部５の側面には線路導体３と同様のメタライズ層から成る側面接地導体７が形成されている。これらの下部接地導体２、上部接地導体６および側面接地導体７と同一面接地導体４とにより、線路導体３に対する接地が強化され、線路導体３の高周波信号の伝送効率に優れたものとなる。
【００２６】
さらに、平板部１は、角部に上下面間にわたる切欠き８が形成されており、この切欠き８の内面に同一面接地導体４および下部接地導体２に電気的に接続された導体層８ａが形成されている。
【００２７】
これにより、ボンディングワイヤやリード端子等（図示せず）が接続される線路導体３の端部において、線路導体３に導体層８ａを接近させることにより線路導体３の端部のキャパシタンス成分を大きくすることができ、ボンディングワイヤやリード端子等が接続されることによって増加するインダクタンス成分をこのキャパシタンス成分の増加により打ち消すことができる。従って、線路導体３の端部にボンディングワイヤやリード端子等を接続した場合でも、特性インピーダンスに整合することができる。
【００２８】
また、より大きな面積の導体層８ａを線路導体３に接近させているとともに、線路導体３の端部の近傍において導体層８ａを介して同一面接地導体４と下部接地導体２とを電気的に接続して線路導体３の端部の近傍における同一面接地導体４と下部接地導体２とを同じ電位としているため、接地電位をより強化することができる。
【００２９】
これらの結果、線路導体３を伝送する高周波信号の反射損失や透過損失をより有効に抑制することができ、高周波信号を極めて効率良く入出力させることができる。
【００３０】
また、図２の入出力端子９における切欠き８の要部拡大平面図に示すように、切欠き８の断面形状は図２（ａ）のような円弧状、図２（ｂ）のような直線状等の種々の形状とされる。特に、図２（ａ）のような円弧状で平板部の中央側に凹んだ切欠きとするのがよい。これにより、線路導体３のインピーダンスを漸次変化させることができ、急激なインピーダンス変化によって伝送損失を生じるのを有効に抑制することができる。さらに、切欠き８に応力を生じ難くして切欠き８にクラック等の破損を有効に抑制することもできる。
【００３１】
さらに、導体層８ａは切欠き８の内面の全面に形成されているのがよい。これにより、より大きな面積の導体層８ａを線路導体３に接近させることができ線路導体３の端部における接地電位をより強化することができる。
【００３２】
また、切欠き８は線路導体３を挟んで線路導体３の両側に形成されているのがよく、より好ましくは、平板部１の四つの角部すべてに形成されているのがよい。これにより、線路導体３を伝送する高周波信号の反射損失や透過損失を抑制する効果をより向上させることができ、高周波信号を極めて効率良く入出力させることができる。
【００３３】
このような入出力端子９は以下のようにして作製される。例えば、Ａｌ２Ｏ３質セラミックスから成る場合、先ずＡｌ２Ｏ３、酸化珪素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得る。
【００３４】
次に、このセラミックグリーンシートに、Ｗ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、下部接地導体２、線路導体３、同一面接地導体４、上部接地導体６となるメタライズ層を所定パターンに形成する。また、平板部１となるセラミックグリーンシートに金型等によって打ち抜き加工を施すことによって、所望の位置に切欠き８を形成し、この切欠き８の内面に導体層８ａとなるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布する。
【００３５】
その後、セラミックグリーンシートを複数枚積層し、側面接地導体７となるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布する。そして、これを還元雰囲気中、約１６００℃の温度で焼成することにより製作される。
【００３６】
次に、本発明のパッケージについて図３，図４に基づいて説明する。図３は本発明のパッケージについて実施の形態の一例を示す平面図、図４は図３の断面図であり、２１は基体、２２は枠体、２３は取付部である。
【００３７】
本発明のパッケージは、上面に半導体素子２５が載置される載置部２１ａを有する基体２１と、この基体２１の上面に載置部２１ａを囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子９の取付部２３が形成された枠体２２と、取付部２３に嵌着された入出力端子９とを具備している。
【００３８】
これにより、線路導体３を伝送する高周波信号の伝送効率を良好にすることができるとともに、半導体素子２５を気密に封止して半導体素子２５を長期にわたり正常かつ安定に作動させることができる気密信頼性の高いものとなる。
【００３９】
基体２１は、上面にＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を載置するための載置部２１ａを有している。
【００４０】
この基体２１は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，Ｃｕ−Ｗ合金等の金属、またはＡｌ２Ｏ３質セラミックス，ＡｌＮ質セラミックス，３Ａｌ２Ｏ３・２ＳｉＯ２質セラミックス等の誘電体からなる。基体２１が金属からなる場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、基体２１がセラミックスから成る場合、その原料粉末に適当な有機バインダーや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法等によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約１６００℃の高温で焼成することによって作製される。
【００４１】
なお、基体２１が金属からなる場合、その表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍの金（Ａｕ）層とを順次メッキ法により被着させておくのがよい。これにより、基体２１が酸化腐蝕するのを有効に防止できるとともに、基体２１上面の載置部２１ａに半導体素子２５を強固に接着固定させることができる。一方、基体２１がセラミックスから成る場合、載置部２１ａに、Ｗ，Ｍｏ等のメタライズ層を下地層として形成し、この表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層とを順次メッキ法により被着させておくのがよい。これにより、載置部２１ａに半導体素子２５を強固に接着固定することができる。
【００４２】
また、枠体２２は、基体２１上に載置部２１ａを囲繞するようにＡｇろう、Ａｇ−Ｃｕろう材等の高融点金属ろう材により接合されており、基体２１と同様に誘電体または金属から成る。また、枠体２２の側部には、貫通孔または切欠き部から成る入出力端子９の取付部２３が形成されている。
【００４３】
取付部２３は、枠体２２および基体２１が誘電体からなる場合、内面にメタライズ層等の導電層が形成されている。この導電層は、基体２１および枠体２２に被着形成された接地導体に接続されて接地されている。
【００４４】
取付部２３には本発明の入出力端子９がＡｇろう、Ａｇ−Ｃｕろう材等の高融点金属ろう材により嵌着接合されている。そして、入出力端子９の下部接地導体２、上部接地導体６および側面接地導体７は、枠体２２および基体２１が誘電体からなる場合、取付部２３の内面に形成された導電層に接続されることにより接地され、ケースグランドとなる。あるいは、枠体２２および基体２１が金属からなる場合、入出力端子９の下部接地導体２、上部接地導体６および側面接地導体７は、金属製の枠体２２や基体２１に接続されて接地され、ケースグランドとなる。また、入出力端子９の上部接地導体６は、枠体２２の上面に取着されるＦｅ−Ｎｉ−Ｃｏ合金等の金属からなるシールリング（図示せず）に接続されて接地され、ケースグランドとなっていてもよい。
【００４５】
このような本発明のパッケージは、上記本発明の入出力端子９を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくした、良好な伝送特性を有するものとなる。
【００４６】
そして、線路導体３を載置部２１ａに載置される半導体素子２５の電極ならびに外部電気回路基板の配線導体にボンディングワイヤ，リボン，リード端子等（図示せず）を介して接続して、半導体素子２５と外部電気回路基板とを電気的に接続する。次に、枠体２２の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体２６を半田付けやシームウエルド法等の溶接により取着することにより、半導体素子２５がパッケージ内部に収納された製品としての半導体装置となる。
【００４７】
また、図３，図４の実施の形態では枠体２２の対向する側部に入出力端子９を２つ設けているが、必要に応じて他の側部に設けてもよく、または１つの側部に複数の入出力端子９を取り付けてもよく、この場合取付部２３を１つの側部に複数設けて入出力端子９を並列的に複数取り付ければよい。
【００４８】
このような本発明の半導体装置は、上記本発明の入出力端子９を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくし、伝送効率を良好に保持することができる。
【００４９】
【発明の効果】
本発明の入出力端子は、平板部の角部に上下面間にわたる切欠きが形成されており、切欠きの内面に同一面接地導体および下部接地導体に電気的に接続された導体層が形成されていることから、ボンディングワイヤやリード端子等が接続される線路導体の端部において、線路導体に導体層を接近させることにより線路導体の端部のキャパシタンス成分を大きくすることができ、ボンディングワイヤやリード端子等が接続されることによって増加するインダクタンス成分をこのキャパシタンス成分の増加により打ち消すことができる。従って、線路導体の端部にボンディングワイヤやリード端子等を接続した場合でも、特性インピーダンスに整合することができる。
【００５０】
また、より大きな面積の導体層を線路導体に接近させているとともに、線路導体の端部の近傍において導体層を介して同一面接地導体と下部接地導体とを電気的に接続して線路導体の端部の近傍における同一面接地導体と下部接地導体とを同じ電位としているため、接地電位をより強化することができる。
【００５１】
これらの結果、線路導体を伝送する高周波信号の反射損失や透過損失をより有効に抑制することができ、高周波信号を極めて効率良く入出力させることができる。
【００５２】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する基体と、この基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された枠体と、取付部に嵌着された上記構成の入出力端子とを具備していることにより、線路導体を伝送する高周波信号の伝送効率を良好にすることができるとともに、半導体素子を気密に封止して半導体素子を長期にわたり正常かつ安定に作動させることができる気密信頼性の高いものとなる。
【００５３】
本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に取着された蓋体とを具備していることにより、上記本発明の半導体素子収納用パッケージを用いた、高周波信号の伝送性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の入出力端子について実施の形態の例を示す斜視図である。
【図２】図１の入出力端子における切欠きの要部拡大平面図である。
【図３】本発明の半導体素子収納用パッケージについて実施の形態の例を示す平面図である。
【図４】図３の半導体素子収納用パッケージの断面図である。
【図５】従来の入出力端子の斜視図である。
【符号の説明】
１：平板部
２：下部接地導体
３：線路導体
４：同一面接地導体
５：立壁部
６：上部接地導体
８：切欠き
８ａ：導体層
９：入出力端子
２１：基体
２１ａ：載置部
２２：枠体
２３：取付部
２５：半導体素子
２６：蓋体
Claims (3)
- 上面に一辺から対向する他辺にかけて形成された線路導体および該線路導体の両側に等間隔をもって形成された同一面接地導体を有し、かつ下面に下部接地導体を有する誘電体から成る四角形状の平板部と、該平板部の上面に前記線路導体の一部および前記同一面接地導体の一部を間に挟んで接合され、上面に上部接地導体が形成された誘電体から成る直方体状の立壁部とを具備した入出力端子において、前記平板部は、角部に上下面間にわたる切欠きが形成されており、該切欠きの内面に前記同一面接地導体および前記下部接地導体に電気的に接続された導体層が形成されていることを特徴とする入出力端子。
- 上面に半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項１記載の入出力端子とを具備していることを特徴とする半導体素子収納用パッケージ。
- 請求項２記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003109577A JP3981645B2 (ja) | 2003-04-14 | 2003-04-14 | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003109577A JP3981645B2 (ja) | 2003-04-14 | 2003-04-14 | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319650A true JP2004319650A (ja) | 2004-11-11 |
| JP3981645B2 JP3981645B2 (ja) | 2007-09-26 |
Family
ID=33470691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003109577A Expired - Fee Related JP3981645B2 (ja) | 2003-04-14 | 2003-04-14 | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3981645B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153547A (ja) * | 2008-12-25 | 2010-07-08 | Nippon Telegr & Teleph Corp <Ntt> | 高周波ｉｃパッケージ |
| JP2012028521A (ja) * | 2010-07-22 | 2012-02-09 | Kyocera Corp | 素子収納用パッケージ、およびこれを備えた半導体装置 |
| JP2012114362A (ja) * | 2010-11-26 | 2012-06-14 | Kyocera Corp | 半導体収納用パッケージ、およびこれを備えた半導体装置 |
| WO2015012405A1 (ja) * | 2013-07-26 | 2015-01-29 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP2017135302A (ja) * | 2016-01-29 | 2017-08-03 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
| WO2022158416A1 (ja) * | 2021-01-19 | 2022-07-28 | 京セラ株式会社 | 配線基板、電子部品収容用パッケージ、電子装置及び電子モジュール |
-
2003
- 2003-04-14 JP JP2003109577A patent/JP3981645B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153547A (ja) * | 2008-12-25 | 2010-07-08 | Nippon Telegr & Teleph Corp <Ntt> | 高周波ｉｃパッケージ |
| JP2012028521A (ja) * | 2010-07-22 | 2012-02-09 | Kyocera Corp | 素子収納用パッケージ、およびこれを備えた半導体装置 |
| JP2012114362A (ja) * | 2010-11-26 | 2012-06-14 | Kyocera Corp | 半導体収納用パッケージ、およびこれを備えた半導体装置 |
| WO2015012405A1 (ja) * | 2013-07-26 | 2015-01-29 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP6082114B2 (ja) * | 2013-07-26 | 2017-02-15 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JPWO2015012405A1 (ja) * | 2013-07-26 | 2017-03-02 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP2017135302A (ja) * | 2016-01-29 | 2017-08-03 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
| WO2022158416A1 (ja) * | 2021-01-19 | 2022-07-28 | 京セラ株式会社 | 配線基板、電子部品収容用パッケージ、電子装置及び電子モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3981645B2 (ja) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110048796A1 (en) | Connector, Package Using the Same and Electronic Device | |
| WO2013099936A1 (ja) | 入出力部材ならびに電子部品収納用パッケージおよび電子装置 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2003152124A (ja) | 高周波用パッケージ | |
| JP2002190540A (ja) | 半導体素子収納用パッケージ | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP4009169B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
| JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2004214584A (ja) | 高周波用パッケージ | |
| JP2004356391A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003273276A (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004296577A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3598059B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003046180A (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
| JP2002057239A (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
| JP4127390B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4514595B2 (ja) | 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
| JP2002319645A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002057235A (ja) | 半導体素子収納用パッケージ | |
| JP2004193428A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3981645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |