JP3771853B2 - 入出力端子および半導体素子収納用パッケージ - Google Patents
入出力端子および半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3771853B2 JP3771853B2 JP2002047087A JP2002047087A JP3771853B2 JP 3771853 B2 JP3771853 B2 JP 3771853B2 JP 2002047087 A JP2002047087 A JP 2002047087A JP 2002047087 A JP2002047087 A JP 2002047087A JP 3771853 B2 JP3771853 B2 JP 3771853B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- input
- line conductor
- layer
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージの信号入出力部に使用される入出力端子およびその入出力端子を用いた半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる半導体素子を収納するための半導体素子収納用パッケージ（以下、半導体パッケージともいう）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子が設けられている。この入出力端子を図６に斜視図で示す。
【０００３】
同図において、101はアルミナ（Ａｌ2Ｏ3）セラミックス，窒化アルミニウム（ＡｌＮ）セラミックス，ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）セラミックス等の誘電体から成る平板部であり、その上面に、一辺から対向する他辺にかけて形成され、タングステン（Ｗ），モリブデン（Ｍｏ）等のメタライズ層から成る線路導体103を有するとともに、下面にはその全面に線路導体103と同様のメタライズ層から成る下部接地導体102を有する。この平板部101の上面には、線路導体103を狭持して接合されるとともに、上面に上部接地導体105を有するＡｌ2Ｏ3セラミックス，ＡｌＮセラミックス，３Ａｌ2Ｏ3・２ＳｉＯ2セラミックス等の誘電体から成る立壁部104が設置される。平板部101と立壁部104の側面には線路導体103と同様のメタライズ層から成る側面接地導体106を有する。
【０００４】
線路導体103を伝送する高周波信号の周波数に応じて、平板部101の厚さを適宜調整することによって、線路導体103と下部接地導体102までの距離を調整し、線路導体103を特性インピーダンスに整合させる。このように、線路導体103を特性インピーダンスに整合させることによって、線路導体103を伝送する高周波信号の伝送効率を良好なものとできる。
【０００５】
このように、入出力端子107は、平板部101と立壁部104とから構成され、半導体パッケージ内外を気密に遮断し、その内部を封止している。
【０００６】
この入出力端子107が取着される半導体パッケージは、その構成部材の１つである金属製の枠体に設けられた切欠きまたは貫通孔から成る取付部に入出力端子107を嵌着した所謂メタルウォールタイプや、セラミック製の枠体に信号の伝送線路としての入出力端子部を一体的に設けた所謂セラミックウォールタイプがあり、用途に応じて適宜選択され使用されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、この従来の入出力端子107では、線路導体103を伝送する高周波信号の周波数が高周波になるにつれ、線路導体103から下部接地導体102までの距離を近づけて特性インピーダンスに整合させる必要があり、これに伴い平板部101の厚さを薄くする必要があった。平板部101を薄くした入出力端子107を半導体パッケージに用いた場合、平板部101と、その下面および側面に銀（Ａｇ）−銅（Ｃｕ）ろう等のろう材を介してそれぞれ接合される基体および枠体との間に、それらの熱膨張差による熱歪みが発生し、平板部101がこの熱歪みに耐えられずに、平板部101にクラック等の破損が発生する場合があった。平板部101に破損が発生すると、半導体パッケージの内部を気密に封止できなくなり、また破損が線路導体103にまで及んだ場合には半導体素子と外部電気回路基板との間で高周波信号を伝送できなくなるという問題点が発生していた。
【０００８】
特に、線路導体103を伝送する高周波信号が10ＧＨｚ以上である場合、平板部101が特に薄くなるため平板部101の破損が大きなものとなり易く、上記の問題点が顕著なものとなっていた。
【０００９】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体パッケージの半導体素子の高周波信号を伝送させる入出力端子の破損を有効に防止することにより、半導体素子と外部電気回路基板との高周波信号の伝送効率を良好に保持し、また内部の気密信頼性を向上させ、半導体パッケージ内に収納する半導体素子を長期にわたり正常かつ安定に作動させ得るものとすることにある。
【００１０】
【課題を解決するための手段】
本発明の入出力端子は、複数の誘電体層が積層された略長方形の誘電体板から成るとともに上面に一辺から対向する他辺にかけて形成された線路導体を有する平板部と、該平板部の上面に前記線路導体を間に挟んで接合された誘電体から成る立壁部とを具備しており、前記平板部は、内部に少なくとも前記線路導体に対向するように内層導体層が設けられているとともに下面の略全面に下部接地導体が形成されており、前記線路導体の端部の直下における前記内層導体層の下側の前記誘電体層の端に上下主面間にわたって切り欠かれた切欠き部が形成されているとともに該切欠き部に前記内層導体層および前記下部接地導体を電気的に接続するための導体層が設けられていることを特徴とする。
【００１１】
本発明の入出力端子は、上記の構成により、内層導体層を線路導体に対する接地導体層として機能させることができる。従って、高周波信号が伝送される線路導体と内層導体層との距離を近づけて、線路導体を特性インピーダンスに整合させることができ、従来のように平板部を薄くせずとも線路導体を特性インピーダンスに整合させることができる。また、線路導体の端部において接地電位を強化することができ、線路導体の端部をボンディングワイヤを介して半導体素子と電気的に接続したり、線路導体の端部をリード端子を介して外部電気回路基板と電気的に接続しても、接続部で接地電位が強化されているため、高周波信号の反射損失や透過損失を抑制することができ、入出力端子で高周波信号を無駄なく効率良く入出力させることができる。
【００１２】
本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項１記載の入出力端子とを具備したことを特徴とする。
【００１３】
本発明の半導体素子収納用パッケージは、上記の構成により、線路導体を伝送する高周波信号の伝送効率を良好なものとできるとともに、入出力端子にクラックが発生するのを防止して線路導体で無駄なく高周波信号を伝送させることができ、また半導体素子収納用パッケージ内部を気密に保持することができる。その結果、半導体素子を長期にわたり正常かつ安定に作動させることができる信頼性の高い半導体素子収納用パッケージとなる。
【００１４】
【発明の実施の形態】
本発明の入出力端子および半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明の入出力端子について実施の形態の一例を示す斜視図、図２は図１のＡ−Ａ線における断面図であり、これらの図において、１はＡｌ2Ｏ3セラミックス，ＡｌＮセラミックス，３Ａｌ2Ｏ3・２ＳｉＯ2セラミックス等の略長方形の誘電体板からなる平板部である。この平板部１は、その上面に一辺から対向する他辺にかけて形成されたＷ，Ｍｏ等のメタライズ層から成る線路導体３を有するとともに、下面にはその略全面に線路導体３と同様のメタライズ層から成る下部接地導体２を有する。また、平板部１の上面には、間に線路導体３を挟んで接合されるとともに、上面に線路導体３と同様のメタライズ層から成る上部接地導体５を有し、Ａｌ2Ｏ3セラミックス，ＡｌＮセラミックス，３Ａｌ2Ｏ3・２ＳｉＯ2セラミックス等の誘電体から成る立壁部４が設けられる。平板部１および立壁部４の側面には線路導体３と同様のメタライズ層から成る側面接地導体６を有する。
【００１５】
平板部１は複数（図１では２層）の誘電体層が積層されて成り、下層の誘電体層11と上層の誘電体層12とから成る。そして、下層の誘電体層11と上層の誘電体層12との間に少なくとも線路導体３に対向するようにＷ等のメタライズ層から成る内層導体層１ａが形成され、線路導体３の端部の直下における内層導体層１ａの下側の誘電体層11の端に上下主面間にわたって切り欠かれた切欠き部11ａが形成されているとともに、切欠き部11ａに内層導体層１ａおよび下部接地導体２を電気的に接続するためのＷ等のメタライズ層から成る導体層11ｂが設けられている。上記内層導体層１ａは、下層の誘電体層11と上層の誘電体層12との間の略全面に形成されていてもよい。
【００１６】
この構成により、線路導体３を伝送する高周波信号がより高周波になった場合、従来例の図６のように平板部101を薄くして線路導体103と下部接地導体102との距離を近づけて特性インピーダンスに整合させる必要はなく、平板部１の厚みを半導体パッケージに接合しても熱歪みに十分耐え得る厚みとしながら、線路導体３と内層導体層１ａとの距離を小さくして線路導体３を特性インピーダンスに整合させることができる。その結果、高周波信号の伝送特性を良好なものとし、かつ半導体パッケージに接合した際にクラック等の破損を防止し得る入出力端子とすることができる。
【００１７】
また、切欠き部11ａに設けられた導体層11ｂにより、線路導体３の端部の直下において接地電位を強化できる。即ち、導体層11ｂはケースグランドとなる下部接地導体２に直接接続されるので、線路導体３の端部の直下において接地電位が強化される。その結果、線路導体３の端部をボンディングワイヤを介して半導体素子に電気的に接続したり、線路導体３の端部をリード端子を介して外部電気回路基板に電気的に接続しても、接続部で高周波信号の反射損失や透過損失が生ずるのを抑制でき、入出力端子７において高周波信号を無駄なく入出力させることができる。
【００１８】
切欠き部11ａの拡大断面図を図３に示す。同図に示すように、切欠き部11ａの幅ＸはＸ＝0.3〜1.5ｍｍ、深さＤはＤ＝0.1〜１ｍｍが良く、この構成により、線路導体３の端部をボンディングワイヤを介して半導体素子に電気的に接続したり、線路導体３の端部をリード端子を介して外部電気回路基板に電気的に接続しても、接続部で高周波信号の反射損失や透過損失が生ずるのを有効に抑制することができる。
【００１９】
Ｘ＜0.3ｍｍの場合、切欠き部11ａの幅が小さすぎて、切欠き部11ａを形成するためのセラミックグリーンシートの打ち抜き加工が困難になるとともに、線路導体３の端部の直下の内層導体層１ａの接地電位を十分に強化できなくなる。Ｘ＞1.5ｍｍの場合、切欠き部11ａの幅が大きすぎて切欠き部11ａの上側の誘電体層12が欠けやすくなる。また、Ｄ＜0.1ｍｍの場合、切欠き部11ａが浅いため、切欠き部11ａを形成するためのセラミックグリーンシートの打ち抜き加工が困難となり、Ｄ＞１ｍｍの場合、切欠き部11ａが深すぎて、線路導体３の端部の直下の内層導体層１ａの接地電位を十分に強化できなくなるとともに、切欠き部11ａの上側の誘電体層12が欠けやすくなる。
【００２０】
このような入出力端子７は以下のようにして作製される。例えば、Ａｌ2Ｏ3質セラミックスから成る場合、先ず酸化アルミニウム、酸化珪素（ＳｉＯ2）、酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得る。
【００２１】
次に、このセラミックグリーンシートに、Ｗ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、内層導体層１ａ、下部接地導体２、線路導体３、上部接地導体５となるメタライズ層を所定パターンに形成する。また、下層の誘電体層11となるセラミックグリーンシートに金型等によって打ち抜き加工を施すことによって、所望の位置に切欠き部11ａを形成し、切欠き部11ａに導体層11ｂとなるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布する。
【００２２】
その後、セラミックグリーンシートを複数枚積層し、側面接地導体６となるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布する。これを還元雰囲気中、約1600℃の温度で焼成することにより製作される。
【００２３】
本発明の入出力端子７によれば、内層導体層１ａを線路導体３の接地導体として機能させることができるため、線路導体３を伝送する高周波信号がより高周波になっても、平板部１を薄くすることなく接地導体（内層導体層１ａ）を線路導体３に近づけることによって線路導体３を特性インピーダンスに整合させることができる。その結果、高周波信号の伝送損失を小さくて良好な伝送特性が得られるとともに平板部１にクラックが発生するのを防止し、線路導体３で無駄なく信号を伝送させて半導体パッケージに取り付けた場合に内部を気密に保持できる入出力端子となる。
【００２４】
本発明において、図４に示すように、平板部１上面の線路導体３の両側に略等間隔をもって形成された同一面接地導体１ｂが設けられていても良い。同一面接地導体１ｂは、線路導体３と同様の金属ペーストをスクリーン印刷法等の厚膜形成技術により印刷塗布することによって形成される。線路導体３の両側に同一面接地導体１ｂが形成されていることにより、線路導体３を特性インピーダンスにより整合し易くするとともに、線路導体３のシールド効果（電磁遮蔽効果）が得られ、線路導体３から外部への高周波信号の放射を抑制することができ、線路導体３を伝送する高周波信号の伝送特性をより良好にすることができる。
【００２５】
次に、本発明の半導体パッケージについて図５に基づいて説明する。同図は本発明の半導体パッケージについて実施の形態の一例を示す斜視図である。同図において、21は基体であり、その上面にはＩＣ，ＬＳＩ，半導体レーザー（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子25を載置するための載置部21ａを有している。図５では載置部21ａを凹部とした例を示したが、基体21を平板状としてその上面に載置部21ａを形成してもよい。この基体21は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，Ｃｕ−Ｗ合金等の金属、またはＡｌ2Ｏ3セラミックス，ＡｌＮセラミックス，３Ａｌ2Ｏ3・２ＳｉＯ2セラミックス等の誘電体からなる。金属からなる場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、セラミックスから成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法等によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約1600℃の高温で焼成することによって作製される。
【００２６】
なお、基体21が金属からなる場合、その表面に耐蝕性に優れかつろう材との濡れ性に優れる金属、具体的には厚さ0.5〜９μｍのＮｉ層と厚さ0.5〜５μｍの金（Ａｕ）層とを順次メッキ法により被着させておくのがよく、基体21が酸化腐蝕するのを有効に防止できるとともに、基体21上面の載置部21ａに半導体素子25を強固に接着固定させることができる。一方、基体21がセラミックスから成る場合、載置部21ａに、Ｗ，Ｍｏ等のメタライズ層を下地層として、耐蝕性に優れかつろう材との濡れ性に優れる金属、具体的には厚さ0.5〜９μｍのＮｉ層と厚さ0.5〜５μｍのＡｕ層とを順次メッキ法により被着させておくのがよく、載置部21ａに半導体素子25を強固に接着固定することができる。
【００２７】
また、22は基体21上に載置部21ａを囲繞するように取着された枠体であり、基体21と同様に誘電体または金属から成る。23は、枠体22を切り欠いて形成され、その底面と側面にメタライズ層等の導電層を形成した入出力端子の取付部である。なお、基体21にも同様の切欠きを設けて取付部23が形成されている。この取付部23の底面と側面は、基体21および／または枠体22に被着形成された接地導体に接続されて接地されている。
【００２８】
そして、取付部23に本発明の入出力端子７または入出力端子８が嵌着される。なお、入出力端子７，８の下部接地導体２は取付部23の底面の導電層に接続されて接地されケースグランドとなっており、上部接地導体５は枠体22の上面の接地導体、または金属製の枠体22、または枠体22の上面に取着されるＦｅ−Ｎｉ−Ｃｏ合金等の金属からなるシールリング24に接続されて接地されケースグランドとなる。枠体22が誘電体から成る場合、入出力端子７，８は枠体22の一部として一体的に成形されてもよい。
【００２９】
このような本発明の半導体パッケージは、入出力端子７，８を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくした、良好な伝送特性を有するものとなる。
【００３０】
そして、線路導体３を載置部21ａに載置される半導体素子25の電極ならびに外部電気回路基板の配線導体にワイヤ，リボン，リード端子等（図示せず）を介して接続して、半導体素子25と外部電気回路基板とを電気的に接続する。次に、枠体22の上面にシールリング24を鉛（Ｐｂ）−錫（Ｓｎ）半田やＡｕ−Ｓｎ半田等の低融点金属ろう材やＡｇ−Ｃｕろう材等の高融点金属ろう材等により取着し、シールリング24の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体26を半田付けやシームウエルド法により接合することにより、半導体素子25が半導体パッケージ内部に収納された製品としての半導体装置となる。
【００３１】
また、基体21と枠体22とはＡｇ−Ｃｕろう材等の高融点金属ろう材により接合され、入出力端子７，８は取付部23に嵌着され同様の高融点金属ろう材により接合される。
【００３２】
また、図５の実施の形態では枠体22の対向する側部に入出力端子７を２つ設けているが、必要に応じて他の側部に設けてもよく、または１つの側部に複数の入出力端子７を取り付けてもよく、この場合取付部23を１つの側部に複数設けて入出力端子７を並列的に複数取り付ければよい。もちろん入出力端子７の代わりに入出力端子８を設けてもよい。
【００３３】
このような本発明の半導体パッケージは、上記本発明の入出力端子７，８を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくし、伝送効率を良好に保持することができる。
【００３４】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【００３５】
【発明の効果】
本発明の入出力端子は、複数の誘電体層が積層された略長方形の誘電体板から成るとともに上面に一辺から対向する他辺にかけて形成された線路導体を有する平板部と、平板部の上面に線路導体を間に挟んで接合された誘電体から成る立壁部とを具備しており、平板部は、内部に少なくとも線路導体に対向するように内層導体層が設けられているとともに下面の略全面に下部接地導体が形成されており、線路導体の端部の直下における内層導体層の下側の誘電体層の端に上下主面間にわたって切り欠かれた切欠き部が形成されているとともに切欠き部に内層導体層および下部接地導体を電気的に接続するための導体層が設けられていることにより、内層導体層を線路導体に対する接地導体層として機能させることができる。従って、高周波信号が伝送される線路導体と内層導体層との距離を近づけて、線路導体を特性インピーダンスに整合させることができ、従来のように平板部を薄くせずとも線路導体を特性インピーダンスに整合させることができる。また、線路導体の端部において接地電位を強化することができ、線路導体の端部をボンディングワイヤを介して半導体素子と電気的に接続したり、線路導体の端部をリード端子を介して外部電気回路基板と電気的に接続しても、接続部で接地電位が強化されているため、高周波信号の反射損失や透過損失を抑制することができ、入出力端子で高周波信号を無駄なく効率良く入出力させることができる。
【００３６】
本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する基体と、基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、取付部に嵌着された本発明の入出力端子とを具備したことにより、線路導体を伝送する高周波信号の伝送効率を良好なものとできるとともに、入出力端子にクラックが発生するのを防止して線路導体で無駄なく高周波信号を伝送させることができ、また半導体素子収納用パッケージ内部を気密に保持することができる。その結果、半導体素子を長期にわたり正常かつ安定に作動させることができる信頼性の高い半導体素子収納用パッケージとなる。
【図面の簡単な説明】
【図１】本発明の入出力端子について実施の形態の例を示す斜視図である。
【図２】図１のＡ−Ａ線における入出力端子の断面図である。
【図３】図１の入出力端子の切欠き部の断面図である。
【図４】本発明の入出力端子について実施の形態の他の例を示す斜視図である。
【図５】本発明の半導体素子収納用パッケージについて実施の形態の例を示す分解斜視図である。
【図６】従来の入出力端子を示す斜視図である。
【符号の説明】
１：平板部
１ａ：内層導体層
２：下部接地導体
３：線路導体
４：立壁部
７，８：入出力端子
11ａ：切欠き部
11ｂ：導体層
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージの信号入出力部に使用される入出力端子およびその入出力端子を用いた半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる半導体素子を収納するための半導体素子収納用パッケージ（以下、半導体パッケージともいう）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子が設けられている。この入出力端子を図６に斜視図で示す。
【０００３】
同図において、101はアルミナ（Ａｌ2Ｏ3）セラミックス，窒化アルミニウム（ＡｌＮ）セラミックス，ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）セラミックス等の誘電体から成る平板部であり、その上面に、一辺から対向する他辺にかけて形成され、タングステン（Ｗ），モリブデン（Ｍｏ）等のメタライズ層から成る線路導体103を有するとともに、下面にはその全面に線路導体103と同様のメタライズ層から成る下部接地導体102を有する。この平板部101の上面には、線路導体103を狭持して接合されるとともに、上面に上部接地導体105を有するＡｌ2Ｏ3セラミックス，ＡｌＮセラミックス，３Ａｌ2Ｏ3・２ＳｉＯ2セラミックス等の誘電体から成る立壁部104が設置される。平板部101と立壁部104の側面には線路導体103と同様のメタライズ層から成る側面接地導体106を有する。
【０００４】
線路導体103を伝送する高周波信号の周波数に応じて、平板部101の厚さを適宜調整することによって、線路導体103と下部接地導体102までの距離を調整し、線路導体103を特性インピーダンスに整合させる。このように、線路導体103を特性インピーダンスに整合させることによって、線路導体103を伝送する高周波信号の伝送効率を良好なものとできる。
【０００５】
このように、入出力端子107は、平板部101と立壁部104とから構成され、半導体パッケージ内外を気密に遮断し、その内部を封止している。
【０００６】
この入出力端子107が取着される半導体パッケージは、その構成部材の１つである金属製の枠体に設けられた切欠きまたは貫通孔から成る取付部に入出力端子107を嵌着した所謂メタルウォールタイプや、セラミック製の枠体に信号の伝送線路としての入出力端子部を一体的に設けた所謂セラミックウォールタイプがあり、用途に応じて適宜選択され使用されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、この従来の入出力端子107では、線路導体103を伝送する高周波信号の周波数が高周波になるにつれ、線路導体103から下部接地導体102までの距離を近づけて特性インピーダンスに整合させる必要があり、これに伴い平板部101の厚さを薄くする必要があった。平板部101を薄くした入出力端子107を半導体パッケージに用いた場合、平板部101と、その下面および側面に銀（Ａｇ）−銅（Ｃｕ）ろう等のろう材を介してそれぞれ接合される基体および枠体との間に、それらの熱膨張差による熱歪みが発生し、平板部101がこの熱歪みに耐えられずに、平板部101にクラック等の破損が発生する場合があった。平板部101に破損が発生すると、半導体パッケージの内部を気密に封止できなくなり、また破損が線路導体103にまで及んだ場合には半導体素子と外部電気回路基板との間で高周波信号を伝送できなくなるという問題点が発生していた。
【０００８】
特に、線路導体103を伝送する高周波信号が10ＧＨｚ以上である場合、平板部101が特に薄くなるため平板部101の破損が大きなものとなり易く、上記の問題点が顕著なものとなっていた。
【０００９】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体パッケージの半導体素子の高周波信号を伝送させる入出力端子の破損を有効に防止することにより、半導体素子と外部電気回路基板との高周波信号の伝送効率を良好に保持し、また内部の気密信頼性を向上させ、半導体パッケージ内に収納する半導体素子を長期にわたり正常かつ安定に作動させ得るものとすることにある。
【００１０】
【課題を解決するための手段】
本発明の入出力端子は、複数の誘電体層が積層された略長方形の誘電体板から成るとともに上面に一辺から対向する他辺にかけて形成された線路導体を有する平板部と、該平板部の上面に前記線路導体を間に挟んで接合された誘電体から成る立壁部とを具備しており、前記平板部は、内部に少なくとも前記線路導体に対向するように内層導体層が設けられているとともに下面の略全面に下部接地導体が形成されており、前記線路導体の端部の直下における前記内層導体層の下側の前記誘電体層の端に上下主面間にわたって切り欠かれた切欠き部が形成されているとともに該切欠き部に前記内層導体層および前記下部接地導体を電気的に接続するための導体層が設けられていることを特徴とする。
【００１１】
本発明の入出力端子は、上記の構成により、内層導体層を線路導体に対する接地導体層として機能させることができる。従って、高周波信号が伝送される線路導体と内層導体層との距離を近づけて、線路導体を特性インピーダンスに整合させることができ、従来のように平板部を薄くせずとも線路導体を特性インピーダンスに整合させることができる。また、線路導体の端部において接地電位を強化することができ、線路導体の端部をボンディングワイヤを介して半導体素子と電気的に接続したり、線路導体の端部をリード端子を介して外部電気回路基板と電気的に接続しても、接続部で接地電位が強化されているため、高周波信号の反射損失や透過損失を抑制することができ、入出力端子で高周波信号を無駄なく効率良く入出力させることができる。
【００１２】
本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項１記載の入出力端子とを具備したことを特徴とする。
【００１３】
本発明の半導体素子収納用パッケージは、上記の構成により、線路導体を伝送する高周波信号の伝送効率を良好なものとできるとともに、入出力端子にクラックが発生するのを防止して線路導体で無駄なく高周波信号を伝送させることができ、また半導体素子収納用パッケージ内部を気密に保持することができる。その結果、半導体素子を長期にわたり正常かつ安定に作動させることができる信頼性の高い半導体素子収納用パッケージとなる。
【００１４】
【発明の実施の形態】
本発明の入出力端子および半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明の入出力端子について実施の形態の一例を示す斜視図、図２は図１のＡ−Ａ線における断面図であり、これらの図において、１はＡｌ2Ｏ3セラミックス，ＡｌＮセラミックス，３Ａｌ2Ｏ3・２ＳｉＯ2セラミックス等の略長方形の誘電体板からなる平板部である。この平板部１は、その上面に一辺から対向する他辺にかけて形成されたＷ，Ｍｏ等のメタライズ層から成る線路導体３を有するとともに、下面にはその略全面に線路導体３と同様のメタライズ層から成る下部接地導体２を有する。また、平板部１の上面には、間に線路導体３を挟んで接合されるとともに、上面に線路導体３と同様のメタライズ層から成る上部接地導体５を有し、Ａｌ2Ｏ3セラミックス，ＡｌＮセラミックス，３Ａｌ2Ｏ3・２ＳｉＯ2セラミックス等の誘電体から成る立壁部４が設けられる。平板部１および立壁部４の側面には線路導体３と同様のメタライズ層から成る側面接地導体６を有する。
【００１５】
平板部１は複数（図１では２層）の誘電体層が積層されて成り、下層の誘電体層11と上層の誘電体層12とから成る。そして、下層の誘電体層11と上層の誘電体層12との間に少なくとも線路導体３に対向するようにＷ等のメタライズ層から成る内層導体層１ａが形成され、線路導体３の端部の直下における内層導体層１ａの下側の誘電体層11の端に上下主面間にわたって切り欠かれた切欠き部11ａが形成されているとともに、切欠き部11ａに内層導体層１ａおよび下部接地導体２を電気的に接続するためのＷ等のメタライズ層から成る導体層11ｂが設けられている。上記内層導体層１ａは、下層の誘電体層11と上層の誘電体層12との間の略全面に形成されていてもよい。
【００１６】
この構成により、線路導体３を伝送する高周波信号がより高周波になった場合、従来例の図６のように平板部101を薄くして線路導体103と下部接地導体102との距離を近づけて特性インピーダンスに整合させる必要はなく、平板部１の厚みを半導体パッケージに接合しても熱歪みに十分耐え得る厚みとしながら、線路導体３と内層導体層１ａとの距離を小さくして線路導体３を特性インピーダンスに整合させることができる。その結果、高周波信号の伝送特性を良好なものとし、かつ半導体パッケージに接合した際にクラック等の破損を防止し得る入出力端子とすることができる。
【００１７】
また、切欠き部11ａに設けられた導体層11ｂにより、線路導体３の端部の直下において接地電位を強化できる。即ち、導体層11ｂはケースグランドとなる下部接地導体２に直接接続されるので、線路導体３の端部の直下において接地電位が強化される。その結果、線路導体３の端部をボンディングワイヤを介して半導体素子に電気的に接続したり、線路導体３の端部をリード端子を介して外部電気回路基板に電気的に接続しても、接続部で高周波信号の反射損失や透過損失が生ずるのを抑制でき、入出力端子７において高周波信号を無駄なく入出力させることができる。
【００１８】
切欠き部11ａの拡大断面図を図３に示す。同図に示すように、切欠き部11ａの幅ＸはＸ＝0.3〜1.5ｍｍ、深さＤはＤ＝0.1〜１ｍｍが良く、この構成により、線路導体３の端部をボンディングワイヤを介して半導体素子に電気的に接続したり、線路導体３の端部をリード端子を介して外部電気回路基板に電気的に接続しても、接続部で高周波信号の反射損失や透過損失が生ずるのを有効に抑制することができる。
【００１９】
Ｘ＜0.3ｍｍの場合、切欠き部11ａの幅が小さすぎて、切欠き部11ａを形成するためのセラミックグリーンシートの打ち抜き加工が困難になるとともに、線路導体３の端部の直下の内層導体層１ａの接地電位を十分に強化できなくなる。Ｘ＞1.5ｍｍの場合、切欠き部11ａの幅が大きすぎて切欠き部11ａの上側の誘電体層12が欠けやすくなる。また、Ｄ＜0.1ｍｍの場合、切欠き部11ａが浅いため、切欠き部11ａを形成するためのセラミックグリーンシートの打ち抜き加工が困難となり、Ｄ＞１ｍｍの場合、切欠き部11ａが深すぎて、線路導体３の端部の直下の内層導体層１ａの接地電位を十分に強化できなくなるとともに、切欠き部11ａの上側の誘電体層12が欠けやすくなる。
【００２０】
このような入出力端子７は以下のようにして作製される。例えば、Ａｌ2Ｏ3質セラミックスから成る場合、先ず酸化アルミニウム、酸化珪素（ＳｉＯ2）、酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得る。
【００２１】
次に、このセラミックグリーンシートに、Ｗ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、内層導体層１ａ、下部接地導体２、線路導体３、上部接地導体５となるメタライズ層を所定パターンに形成する。また、下層の誘電体層11となるセラミックグリーンシートに金型等によって打ち抜き加工を施すことによって、所望の位置に切欠き部11ａを形成し、切欠き部11ａに導体層11ｂとなるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布する。
【００２２】
その後、セラミックグリーンシートを複数枚積層し、側面接地導体６となるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布する。これを還元雰囲気中、約1600℃の温度で焼成することにより製作される。
【００２３】
本発明の入出力端子７によれば、内層導体層１ａを線路導体３の接地導体として機能させることができるため、線路導体３を伝送する高周波信号がより高周波になっても、平板部１を薄くすることなく接地導体（内層導体層１ａ）を線路導体３に近づけることによって線路導体３を特性インピーダンスに整合させることができる。その結果、高周波信号の伝送損失を小さくて良好な伝送特性が得られるとともに平板部１にクラックが発生するのを防止し、線路導体３で無駄なく信号を伝送させて半導体パッケージに取り付けた場合に内部を気密に保持できる入出力端子となる。
【００２４】
本発明において、図４に示すように、平板部１上面の線路導体３の両側に略等間隔をもって形成された同一面接地導体１ｂが設けられていても良い。同一面接地導体１ｂは、線路導体３と同様の金属ペーストをスクリーン印刷法等の厚膜形成技術により印刷塗布することによって形成される。線路導体３の両側に同一面接地導体１ｂが形成されていることにより、線路導体３を特性インピーダンスにより整合し易くするとともに、線路導体３のシールド効果（電磁遮蔽効果）が得られ、線路導体３から外部への高周波信号の放射を抑制することができ、線路導体３を伝送する高周波信号の伝送特性をより良好にすることができる。
【００２５】
次に、本発明の半導体パッケージについて図５に基づいて説明する。同図は本発明の半導体パッケージについて実施の形態の一例を示す斜視図である。同図において、21は基体であり、その上面にはＩＣ，ＬＳＩ，半導体レーザー（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子25を載置するための載置部21ａを有している。図５では載置部21ａを凹部とした例を示したが、基体21を平板状としてその上面に載置部21ａを形成してもよい。この基体21は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，Ｃｕ−Ｗ合金等の金属、またはＡｌ2Ｏ3セラミックス，ＡｌＮセラミックス，３Ａｌ2Ｏ3・２ＳｉＯ2セラミックス等の誘電体からなる。金属からなる場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、セラミックスから成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法等によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約1600℃の高温で焼成することによって作製される。
【００２６】
なお、基体21が金属からなる場合、その表面に耐蝕性に優れかつろう材との濡れ性に優れる金属、具体的には厚さ0.5〜９μｍのＮｉ層と厚さ0.5〜５μｍの金（Ａｕ）層とを順次メッキ法により被着させておくのがよく、基体21が酸化腐蝕するのを有効に防止できるとともに、基体21上面の載置部21ａに半導体素子25を強固に接着固定させることができる。一方、基体21がセラミックスから成る場合、載置部21ａに、Ｗ，Ｍｏ等のメタライズ層を下地層として、耐蝕性に優れかつろう材との濡れ性に優れる金属、具体的には厚さ0.5〜９μｍのＮｉ層と厚さ0.5〜５μｍのＡｕ層とを順次メッキ法により被着させておくのがよく、載置部21ａに半導体素子25を強固に接着固定することができる。
【００２７】
また、22は基体21上に載置部21ａを囲繞するように取着された枠体であり、基体21と同様に誘電体または金属から成る。23は、枠体22を切り欠いて形成され、その底面と側面にメタライズ層等の導電層を形成した入出力端子の取付部である。なお、基体21にも同様の切欠きを設けて取付部23が形成されている。この取付部23の底面と側面は、基体21および／または枠体22に被着形成された接地導体に接続されて接地されている。
【００２８】
そして、取付部23に本発明の入出力端子７または入出力端子８が嵌着される。なお、入出力端子７，８の下部接地導体２は取付部23の底面の導電層に接続されて接地されケースグランドとなっており、上部接地導体５は枠体22の上面の接地導体、または金属製の枠体22、または枠体22の上面に取着されるＦｅ−Ｎｉ−Ｃｏ合金等の金属からなるシールリング24に接続されて接地されケースグランドとなる。枠体22が誘電体から成る場合、入出力端子７，８は枠体22の一部として一体的に成形されてもよい。
【００２９】
このような本発明の半導体パッケージは、入出力端子７，８を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくした、良好な伝送特性を有するものとなる。
【００３０】
そして、線路導体３を載置部21ａに載置される半導体素子25の電極ならびに外部電気回路基板の配線導体にワイヤ，リボン，リード端子等（図示せず）を介して接続して、半導体素子25と外部電気回路基板とを電気的に接続する。次に、枠体22の上面にシールリング24を鉛（Ｐｂ）−錫（Ｓｎ）半田やＡｕ−Ｓｎ半田等の低融点金属ろう材やＡｇ−Ｃｕろう材等の高融点金属ろう材等により取着し、シールリング24の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体26を半田付けやシームウエルド法により接合することにより、半導体素子25が半導体パッケージ内部に収納された製品としての半導体装置となる。
【００３１】
また、基体21と枠体22とはＡｇ−Ｃｕろう材等の高融点金属ろう材により接合され、入出力端子７，８は取付部23に嵌着され同様の高融点金属ろう材により接合される。
【００３２】
また、図５の実施の形態では枠体22の対向する側部に入出力端子７を２つ設けているが、必要に応じて他の側部に設けてもよく、または１つの側部に複数の入出力端子７を取り付けてもよく、この場合取付部23を１つの側部に複数設けて入出力端子７を並列的に複数取り付ければよい。もちろん入出力端子７の代わりに入出力端子８を設けてもよい。
【００３３】
このような本発明の半導体パッケージは、上記本発明の入出力端子７，８を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくし、伝送効率を良好に保持することができる。
【００３４】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【００３５】
【発明の効果】
本発明の入出力端子は、複数の誘電体層が積層された略長方形の誘電体板から成るとともに上面に一辺から対向する他辺にかけて形成された線路導体を有する平板部と、平板部の上面に線路導体を間に挟んで接合された誘電体から成る立壁部とを具備しており、平板部は、内部に少なくとも線路導体に対向するように内層導体層が設けられているとともに下面の略全面に下部接地導体が形成されており、線路導体の端部の直下における内層導体層の下側の誘電体層の端に上下主面間にわたって切り欠かれた切欠き部が形成されているとともに切欠き部に内層導体層および下部接地導体を電気的に接続するための導体層が設けられていることにより、内層導体層を線路導体に対する接地導体層として機能させることができる。従って、高周波信号が伝送される線路導体と内層導体層との距離を近づけて、線路導体を特性インピーダンスに整合させることができ、従来のように平板部を薄くせずとも線路導体を特性インピーダンスに整合させることができる。また、線路導体の端部において接地電位を強化することができ、線路導体の端部をボンディングワイヤを介して半導体素子と電気的に接続したり、線路導体の端部をリード端子を介して外部電気回路基板と電気的に接続しても、接続部で接地電位が強化されているため、高周波信号の反射損失や透過損失を抑制することができ、入出力端子で高周波信号を無駄なく効率良く入出力させることができる。
【００３６】
本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する基体と、基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、取付部に嵌着された本発明の入出力端子とを具備したことにより、線路導体を伝送する高周波信号の伝送効率を良好なものとできるとともに、入出力端子にクラックが発生するのを防止して線路導体で無駄なく高周波信号を伝送させることができ、また半導体素子収納用パッケージ内部を気密に保持することができる。その結果、半導体素子を長期にわたり正常かつ安定に作動させることができる信頼性の高い半導体素子収納用パッケージとなる。
【図面の簡単な説明】
【図１】本発明の入出力端子について実施の形態の例を示す斜視図である。
【図２】図１のＡ−Ａ線における入出力端子の断面図である。
【図３】図１の入出力端子の切欠き部の断面図である。
【図４】本発明の入出力端子について実施の形態の他の例を示す斜視図である。
【図５】本発明の半導体素子収納用パッケージについて実施の形態の例を示す分解斜視図である。
【図６】従来の入出力端子を示す斜視図である。
【符号の説明】
１：平板部
１ａ：内層導体層
２：下部接地導体
３：線路導体
４：立壁部
７，８：入出力端子
11ａ：切欠き部
11ｂ：導体層
Claims (2)
- 複数の誘電体層が積層された略長方形の誘電体板から成るとともに上面に一辺から対向する他辺にかけて形成された線路導体を有する平板部と、該平板部の上面に前記線路導体を間に挟んで接合された誘電体から成る立壁部とを具備しており、前記平板部は、内部に少なくとも前記線路導体に対向するように内層導体層が設けられているとともに下面の略全面に下部接地導体が形成されており、前記線路導体の端部の直下における前記内層導体層の下側の前記誘電体層の端に上下主面間にわたって切り欠かれた切欠き部が形成されているとともに該切欠き部に前記内層導体層および前記下部接地導体を電気的に接続するための導体層が設けられていることを特徴とする入出力端子。
- 上面に半導体素子を載置する載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項１記載の入出力端子とを具備したことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002047087A JP3771853B2 (ja) | 2002-02-22 | 2002-02-22 | 入出力端子および半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002047087A JP3771853B2 (ja) | 2002-02-22 | 2002-02-22 | 入出力端子および半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249596A JP2003249596A (ja) | 2003-09-05 |
| JP3771853B2 true JP3771853B2 (ja) | 2006-04-26 |
Family
ID=28660280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002047087A Expired - Fee Related JP3771853B2 (ja) | 2002-02-22 | 2002-02-22 | 入出力端子および半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3771853B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4817924B2 (ja) * | 2006-03-29 | 2011-11-16 | 株式会社東芝 | 半導体パッケージ |
| US10512155B2 (en) | 2016-01-27 | 2019-12-17 | Kyocera Corporation | Wiring board, optical semiconductor element package, and optical semiconductor device |
| JP6591912B2 (ja) * | 2016-02-25 | 2019-10-16 | 京セラ株式会社 | 半導体素子パッケージおよび半導体装置 |
| JP2021120985A (ja) * | 2020-01-30 | 2021-08-19 | 京セラ株式会社 | 配線基体および電子装置 |
-
2002
- 2002-02-22 JP JP2002047087A patent/JP3771853B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003249596A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6825986B2 (ja) | 配線基板、電子部品収納用パッケージおよび電子装置 | |
| US6936921B2 (en) | High-frequency package | |
| JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
| JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2002190540A (ja) | 半導体素子収納用パッケージ | |
| JP2003273276A (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP2005243970A (ja) | 複合回路基板 | |
| JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
| JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2004214584A (ja) | 高周波用パッケージ | |
| JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP2002057239A (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP2003046180A (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
| US11889618B2 (en) | Wiring board, electronic component package, and electronic apparatus | |
| JP4514597B2 (ja) | 電子部品実装用基板 | |
| JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2004296577A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP4167576B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
| JP4127390B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002057235A (ja) | 半導体素子収納用パッケージ | |
| JP3696817B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3771853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |