JP4167576B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP4167576B2 JP4167576B2 JP2003333863A JP2003333863A JP4167576B2 JP 4167576 B2 JP4167576 B2 JP 4167576B2 JP 2003333863 A JP2003333863 A JP 2003333863A JP 2003333863 A JP2003333863 A JP 2003333863A JP 4167576 B2 JP4167576 B2 JP 4167576B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- flat plate
- frame
- plate portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 124
- 238000003860 storage Methods 0.000 title claims description 8
- 239000000919 ceramic Substances 0.000 claims description 60
- 239000000725 suspension Substances 0.000 claims description 30
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000035882 stress Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 9
- 238000005219 brazing Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 230000004308 accommodation Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体素子を収容するための半導体素子収納用パッケージおよび半導体装置に関するものである。
従来、半導体装置を組み立てる際に、位置決め用の円孔が設けられたリードフレームを利用するものがあった。このようなリードフレームを利用した半導体装置を図面に基づき説明する。図３は従来の半導体装置の例を示す平面図であり、101はリードフレーム、102は平板部、103はリード端子部、104は吊りリード部、105は円孔、111はモールド樹脂、113は半導体素子である。
リードフレーム101は、鉄（Ｆｅ）−ニッケル（Ｎｉ）合金や銅（Ｃｕ）合金等の金属から成り、上側主面に半導体素子113を載置するための載置部を有する平板部102と、リードフレーム101の内周面から平板部102に向けて延出し、半導体素子113と電気的に接続されるリード端子部103と、平板部102を支持するために平板部102から延出して平板部102の周囲のリードフレーム101に結合された吊りリード部104と、リードフレーム101の吊りリード部104の延長線上に設けられた円孔105とを有しており、リードフレーム101となる金属のインゴットに圧延加工や打ち抜き加工，エッチング加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。
平板部102の上側主面の中央部には、ＩＣ、ＬＳＩ等の半導体素子113を載置するための載置部が形成されており、載置部には半導体素子113が半田等の接合材により載置固定される。そして、半導体素子113は、その電極がリード端子部103にボンディングワイヤ等の電気的接続手段（図示せず）を介して電気的に接続され、その後平板部102，半導体素子113および電気的接続手段が覆われるようにしてエポキシ樹脂系のモールド樹脂111にて樹脂封止されることにより半導体装置が構成される。そして、リード端子部103と吊りリード部104を切断して、リードフレーム101から個々の半導体装置を切り離すことによって製品としての半導体装置が構成される（例えば、下記の特許文献１参照）。
平板部102に半導体素子113を載置する際、半導体素子113とリード端子部103とを電気的に接続する際、モールド樹脂111にて樹脂封止する際、およびリード端子部103と吊りリード部104を切断してリードフレーム101から個々の半導体装置を切り離す際には、リードフレーム101の円孔105を半導体製造装置のピンに装着することで、リードフレーム101を半導体製造装置に対して正確に位置合わせすることができ、この方法によって位置精度のよい半導体装置を効率よく製作できるようになっている。すなわち、平板部102の所望の位置に半導体素子113を載置させることができるとともに、半導体素子113の電極とリード端子部103とをボンディングワイヤ等の電気的接続手段によって確実に接合することができ、また電気的接続手段の長さが長くなってしまうことも防止できる。その結果、半導体装置を精度よく正確に組み立てることができ、半導体素子113の作動性を優れたものとすることができる。
以上のように、従来の半導体装置によれば、リードフレーム101に円孔105を設けることによって半導体製造装置を用いて効率よく製造でき量産性に優れた半導体装置とすることができるとともに、半導体素子113の作動性に優れた半導体装置とすることができる。
特開平５−315525号公報
しかしながら、上記従来の半導体装置は、半導体素子113に入出力する信号が高周波帯域のものとなると、リード端子部103を伝送する高周波信号に発生する反射損失や透過損失といった伝送損失が大きくなるために、従来の半導体装置は高周波信号用としては充分対応できないものであった。これはリード端子部103をエポキシ樹脂系のモールド樹脂111にて樹脂封止する簡単な構造のために、リード端子部103を特性インピーダンス値に整合させた伝送線路とするのが困難であるためであり、その結果、半導体素子113の作動性を低下させてしまうということによる。
特に、半導体素子113に入出力される高周波信号が１ＧＨｚ以上である場合、上記問題点が顕著なものとなっていた。
また、従来の半導体装置によれば、金属から成るリードフレーム101とモールド樹脂111との熱膨張率が異なるために、組立工程における温度変化により両者の間に熱応力が発生し、この熱応力が吊りリード部104を介して円孔105部分に作用し、円孔105を楕円形に変形させることがあった。そして、円孔105の変形により半導体製造装置のピンに円孔105を装着させてリードフレーム101を正確に位置合わせする工程に支障をきたすという問題点があった。
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、効率よく正確に製造でき量産性に優れるとともに、高周波信号に対する作動性に優れた半導体素子収納用パッケージおよび半導体装置を得ることにある。
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部を有する平板部と、この平板部から延出して前記平板部の周囲のリードフレームに結合された吊りリード部と、前記リードフレームの前記吊りリード部の延長線上に設けられた円孔と、前記リードフレームの内周面から前記平板部に向けて延出したリード端子部と、上面に凹部が形成されるとともに該凹部の底面の中央部から下面にかけて貫通孔が形成されたセラミック枠体と、前記凹部の内側から下面の外周部にかけて形成されたメタライズ配線層と、前記下面の前記貫通孔の周囲に形成されたメタライズ層とを具備しており、前記平板部の前記載置部が前記セラミック枠体によって取り囲まれるように前記平板部の上側主面の外周部が前記メタライズ層にロウ付けされるとともに、前記リード端子部と前記メタライズ配線層とが電気的に接続された半導体素子収納用パッケージであって、前記吊りリード部と前記リードフレームとの結合部は、前記吊りリード部から前記リードフレームに向かって漸次幅が広くなっており、前記円孔は、一部が前記結合部に入り込んでいるとともに中心が前記結合部の外側に位置していることを特徴とする。
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記メタライズ配線層に電気的に接続された半導体素子と、前記セラミック枠体の上面に前記凹部を塞ぐように取着された蓋体とを具備していることを特徴とする。
本発明の半導体素子収納用パッケージによれば、凹部の内側から下面の外周部にかけて形成されたメタライズ配線層と、下面の貫通孔の周囲に形成されたメタライズ層とを具備したセラミック枠体を備えることによって、メタライズ配線層を高周波信号の特性インピーダンス値に整合された伝送線路とすることができ、半導体素子に入出力される電気信号が高周波帯域のものとなっても、メタライズ配線層の部分が高周波信号に反射損失や透過損失といった伝送損失を生じさせることがない。その結果、高周波信号を極めて効率よく伝送させることができる半導体素子収納用パッケージとできる。
また、平板部の上側主面の外周部がセラミック枠体のメタライズ層にロウ付けされることによって、リードフレームとセラミック枠体との熱膨張差による応力がセラミック枠体に加わるが、円孔は結合部に一部が入り込んでいるとともに中心が結合部の外側に位置していることから円孔部分で応力を緩和することができ、セラミック枠体に加わる応力を最小限に抑えることができる。この結果、セラミック枠体にクラック等の破損が生ずるのを有効に防止して半導体素子収納用パッケージ内部を確実に気密に封止することができ、内部に載置された半導体素子が外気に曝されて劣化するのを防止することができる。
また、円孔は結合部に一部が入り込んでいることから、リードフレームの外形を小さくして体積を小さくすることができ、リードフレームの外形の大きさを小型化できる。
さらに、円孔の中心が結合部の外側に位置していることによって、リードフレームとセラミック枠体との熱膨張差によってリードフレームに歪応力が加わっても、円孔が歪による応力によって楕円形の孔に変形し難くすることができる。そして、リードフレームの円孔が変形し難いことから、半導体装置を製造するときに、円孔が半導体製造装置のピンに完全に嵌らなくなるのを防止することができ、半導体製造装置に対して半導体装置を正確に位置合わせすることができる半導体素子収納用パッケージとすることができる。
以上のことから、リードフレームの外形を小型化できるとともに高周波信号に対して半導体素子を正常かつ安定に作動させ得る半導体装置を得ることができ、円孔の変形を抑制して正確に半導体製造装置に装着できる半導体素子収納用パッケージとすることができる。
また、本発明の半導体装置によれば、上記本発明の半導体素子収納用パッケージを具備していることから、製造効率がよく、量産性に優れた半導体装置とすることができるとともに、メタライズ配線層を備えたセラミック枠体により高周波信号に対する半導体素子の作動性に優れた半導体装置とすることができる。
また、セラミック枠体の上面に凹部を塞ぐように蓋体が取着されることによって、半導体素子を気密に封止することができるので、高周波信号に対して半導体素子が正常かつ安定に作動する半導体装置とすることができる。
本発明の半導体素子収納用パッケージおよび半導体装置について以下に詳細に説明する。図１は本発明の半導体素子収納用パッケージ（以下、単にパッケージともいう）の実施の形態の一例を示す平面図、図２は図１のＸ−Ｘ’線における断面図である。図１、図２において、１はリードフレーム、２は平板部、２ａは搭載部、３はリード端子部、４は吊りリード部、５は円孔、６は結合部、11はセラミック枠体、11ａはメタライズ配線層、11ｂはメタライズ層、11ｃは貫通孔、12は蓋体、13は半導体素子である。
本発明の半導体素子収納用パッケージは、上側主面に半導体素子13を載置するための載置部２ａを有する平板部２と、平板部２の側面から延出して平板部２の周囲のリードフレーム１に結合された吊りリード部４と、リードフレーム１の吊りリード部４の延長線上に設けられた円孔５と、リードフレーム１の内周面から平板部２に向けて延出したリード端子部３と、上面に凹部が形成されるとともに凹部の底面の中央部から下面にかけて貫通孔11ｃが形成されたセラミック枠体11と、凹部の内側から下面の外周部にかけて形成されたメタライズ配線層11ａと、下面の貫通孔11ｃの周囲に形成されたメタライズ層11ｂとを具備しており、平板部２の載置部２ａがセラミック枠体11によって取り囲まれるように平板部２の上側主面の外周部がメタライズ層11ｂにロウ付けされるとともに、リード端子部３とメタライズ配線層11ａとが電気的に接続された半導体素子収納用パッケージであって、吊りリード部４とリードフレーム１との結合部６は、吊りリード部４からリードフレーム１に向かって漸次幅が広くなっており、円孔５は、一部が結合部６に入り込んでいるとともに中心５ａが結合部６の外側に位置するようにして設けられている。
リードフレーム１は、鉄（Ｆｅ）−ニッケル（Ｎｉ）合金，鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）合金等の金属から成り、リードフレーム１となる金属のインゴットに圧延加工や打ち抜き加工，エッチング加工等の従来周知の金属加工法を施すことによって上記所定の形状に製作される。
セラミック枠体11は、アルミナ（Ａｌ２Ｏ３）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質焼結体等のセラミックスからなる四角枠状のものである。このセラミック枠体11は上面に凹部が形成され、凹部の内側からセラミック枠体11の下面の外周部にかけてタングステン（Ｗ），モリブデン（Ｍｏ）等から成るメタライズ配線層11ａが形成され、セラミック枠体11の下面の、平板部２の上側主面の外周部とロウ付けされる貫通孔11ｃの周囲の部分にもメタライズ配線層11ａと同様にタングステン（Ｗ），モリブデン（Ｍｏ）等から成るメタライズ層11ｂが形成される。
このようなセラミック枠体11は以下のようにして製作される。
例えば、セラミック枠体11がアルミナ質焼結体から成る場合、先ず酸化アルミニウム（Ａｌ２Ｏ３），酸化珪素（ＳｉＯ２），酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダ，可塑剤，溶剤等を添加混合して泥漿状となし、これに従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用することにより複数のセラミックグリーンシートを得る。
例えば、セラミック枠体11がアルミナ質焼結体から成る場合、先ず酸化アルミニウム（Ａｌ２Ｏ３），酸化珪素（ＳｉＯ２），酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダ，可塑剤，溶剤等を添加混合して泥漿状となし、これに従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用することにより複数のセラミックグリーンシートを得る。
次に、このセラミックグリーンシートに、Ｗ，Ｍｏ等の高融点金属粉末に適当な有機バインダ，可塑剤，溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、メタライズ配線層11ａ，メタライズ層11ｂとなる金属ペースト層を所定パターンに形成する。また、メタライズ配線層11ａを構成しセラミック枠体11の内部を上下に貫通する貫通導体の部分は、セラミックグリーンシートを金型等によって打ち抜き加工を施すことによって、貫通導体を形成する所望の位置に貫通孔を形成し、この貫通孔に貫通導体となる上記金属ペーストを充填して金属ペースト層を形成する。そして、これら複数のセラミックグリーンシートを積層した後、還元雰囲気中、約1600℃の温度で焼成することによりセラミック枠体11を製作することができる。
そして、リードフレーム１とセラミック枠体11とを平板部２の載置部２ａがセラミック枠体11によって取り囲まれるように位置合わせし、平板部２の上側主面の外周部をメタライズ層11ｂに銀（Ａｇ）ロウやＡｇ−Ｃｕロウ等のロウ材によってロウ付けするとともに、リード端子部３とメタライズ配線層11ａとを同じく銀（Ａｇ）ロウやＡｇ−Ｃｕロウ等のロウ材によって電気的に接続することによって本発明のパッケージとなる。
そしてさらに、本発明のパッケージの載置部２ａに半導体素子13を半田等の接合材を介して載置固定するとともに、半導体素子13の電極をメタライズ配線層11ａにボンディングワイヤ等の電気的接続手段（図示せず）を介して電気的に接続し、セラミック枠体11の上面に凹部を塞ぐようにＦｅ−Ｎｉ−Ｃｏ合金等の金属やアルミナ質焼結体等のセラミックスや樹脂等から成る蓋体12を取着することによって、半導体素子13が気密に封止され、半導体装置が組み立てられる。そして、リード端子部３と吊りリード部４を切断して、リードフレーム１から個々の半導体装置を切り離すことによって製品としての半導体装置が得られる。
本発明のパッケージおよび半導体装置によれば、平板部２に半導体素子13を載置する際、半導体素子13とリード端子部３とを電気的に接続する際、セラミック枠体11の上面に蓋体12を取着する際、およびリード端子部３と吊りリード部４とを切断してリードフレーム１から個々の半導体装置を切り離す際には、リードフレーム１の円孔５を半導体製造装置のピンに装着することで正確な位置合わせをすることができ、この方法によって、平板部２の所望の位置に半導体素子13を正確に載置させることができるとともに、半導体素子13の電極とメタライズ配線層11ａとをボンディングワイヤ等の電気的接続手段により確実に接続することができ、また電気的接続手段の長さが長くなってしまうことも防止でき、蓋体12をセラミック枠体11の上面に正確に取着することができる。その結果、半導体素子13の作動性を優れたものとすることができる。
なお、吊りリード部４の延長線上に円孔５を設けることによって、平板部２と円孔５との距離が最短距離となって、半導体製造装置に対しての平板部２の位置合わせの精度を非常に良好なものとすることができる。
また、リードフレーム１に円孔５を設けることによって、半導体装置の製造装置を用いて半導体装置を効率よく製造でき量産性に優れたものとすることができる。
さらに、セラミック枠体11の凹部の内側から下面の外周部にかけて形成されるメタライズ配線層11ａを介して半導体素子13の電極とリード端子部３とを電気的に接続することから、メタライズ配線層11ａの両側に接地導体（図示せず）を設けてコプレーナ線路としたり、貫通導体となる部分の周囲に接地貫通導体（図示せず）を設けたりすることができるようになるので、メタライズ配線層11ａの特性インピーダンス値を半導体素子13に入出力される電気信号に対する特性インピーダンス値に整合された伝送線路とすることができ、半導体素子13に入出力される電気信号が高周波帯域のものとなっても、メタライズ配線層11ａの部分が高周波信号に反射損失や透過損失といった伝送損失を生じさせることがない。その結果、高周波信号を極めて効率よく伝送させることができるパッケージとすることができる。
また、セラミック枠体11の上面に凹部を塞ぐように蓋体12が接合されることによって、半導体素子13を気密に封止することができ、半導体素子13を外部雰囲気から保護することができて、その性能が劣化することを防止することができる。従って、高周波信号に対して半導体素子13を正常かつ安定に作動させ得るパッケージとすることができる。
また、平板部２の上側主面の外周部がセラミック枠体11のメタライズ層11ｂにロウ付けされることにより、リードフレーム１とセラミック枠体11との熱膨張差による応力がセラミック枠体11に加わるが、円孔５が結合部６に一部が入り込むようにして設けられることから円孔５部分で応力を緩和することができ、セラミック枠体11に加わる応力を最小限に抑えることができる。この結果、セラミック枠体11にクラック等の破損が生ずるのを有効に防止してパッケージ内部を確実に気密に封止することができ、内部に載置された半導体素子13が外気に曝されて劣化するのを防止することができる。
また、円孔５は結合部６に一部が入り込んでいることから、リードフレーム１の外形を小さくして体積を小さくすることができ、リードフレーム１の外形の大きさを小型化できる。
さらに、円孔５の中心５ａが結合部６の付け根６ａよりも外側に位置するようにすることによって、リードフレーム１とセラミック枠体11との熱膨張差によってリードフレーム１に歪応力が加わっても、円孔５が歪による応力によって楕円形の孔に変形し難い。従って、円孔５を半導体製造装置のピンに確実に嵌めて、半導体製造装置に対して正確に本発明のパッケージの位置合わせをすることができる。
具体的には、平板部２に半導体素子13を載置する際、半導体素子13とメタライズ配線層11ａとを電気的接続手段で接続する際、セラミック枠体11の上面に蓋体12を取着して内部を気密封止する際、およびリード端子部３と吊りリード部４とを切断してリードフレーム１から個々の半導体装置を切り離す際に、リードフレーム１の円孔５を半導体製造装置のピンに装着して半導体製造装置に対してパッケージを正確に位置合わせすることができる。その結果、セラミック枠体11を用いた場合においても半導体製造装置を用いて半導体装置を精密に効率よく製造できる。
また、セラミック枠体11にクラック等の破損が生じるのを有効に防止することができることから、本発明のパッケージの内部を確実に気密に保持することができ、半導体素子13を外部雰囲気から保護することができる。従って、高周波信号に対して半導体素子13を正常かつ安定に作動させ得るパッケージとすることができる。
なお、好ましくは、図１に示すように吊りリード部４の幅をＡ，セラミック枠体11の幅をＢとするときに、0.2Ｂ≦Ａ≦0.5Ｂとするのがよく、これにより、セラミック枠体11を吊りリード部４によってリードフレーム１上に安定に支持できるとともに、セラミック枠体11にリードフレーム１との熱膨張差による応力が大きく加わるのを抑制し、セラミック枠体１にクラック等の破損が生じるのを有効に防止することができる。
Ａ＜0.2Ｂであると、吊りリード部４の幅が狭くなりすぎてしまい、セラミック枠体11を平板部２上に載置すると吊りリード部４がたわんでしまったり、平板部２が傾いたりする場合があり、Ａ＞0.5Ｂであると、吊りリード部４の幅が広すぎてしまい、セラミック枠体11に熱膨張差による歪応力が大きく加わって、セラミック枠体１にクラック等の破損を生じさせてしまう場合がある。
また好ましくは、図１に示すように結合部６の縁と円孔５の間の間隙をＣとしたとき、吊りリード部４の幅Ａに対して、Ａ≦Ｃ≦３Ａとするのがよい。これにより、セラミック枠体11にクラック等の破損が生ずるのを有効に防止してパッケージ内部を確実に気密に封止することができるとともに、円孔５が歪による応力によって楕円形の孔に変形してしまうのを有効に防止できる。Ｃ＜Ａとなると結合部６が変形し易くなって円孔５が変形しやすくなり、Ｃ＞３Ａとなると結合部６の体積が大きくなってセラミック枠体11に加わる熱膨張差による応力が大きくなり、セラミック枠体11にクラック等の破損が生じ易くなる。
なお、平板部２，リード端子部３，吊りリード部４およびメタライズ配線層11ａは、その露出した表面に耐蝕性に優れ、かつ導電性接着材との濡れ性に優れる金属、具体的には厚さ0.5〜９μｍのＮｉ層や厚さ0.5〜５μｍのＡｕ層をめっき法等により被着させておくのがよく、これにより、平板部２，リード端子部３，吊りリード部４およびメタライズ配線層11ａの酸化腐食を有効に防止することができるとともに、平板部２，リード端子部３，吊りリード部４およびメタライズ配線層11ａに対するボンディングワイヤの接続性やロウ材等の濡れ性を良好なものとしてこれらの密着性を良好なものとすることができる。
このようにＮｉ層やＡｕ層をめっき法等により被着させる場合、リードフレーム１の外形を小型化できることから、めっきの施される量を必要最小限に抑えることができるという効果も有する。
このようにして製造された半導体装置は、リード端子部３のメタライズ配線層11ａに接合されていない側の端部を外部電気回路基板（図示せず）の配線導体等と電気的に接続するとともに、平板部２の下面を外部電気回路基板の上面に固定することによって外部電気回路基板と接続されて、高周波帯域の信号を入出力することができるものとなり、高周波信号に対する作動性に優れた半導体装置となる。
尚、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、図１において、吊りリード部４からリードフレーム１に向かう結合部６の外形形状は直線状としているが、曲線状になっていてもよく、結合部６がリードフレーム１に向かって漸次幅が広くなる形状であればよい。
１：リードフレーム
２：平板部
２ａ：載置部
３：リード端子部
４：吊りリード部
５：円孔
５ａ：中心
６：結合部
11：セラミック枠体
11ａ：メタライズ配線層
11ｂ：メタライズ層
11ｃ：貫通孔
12：蓋体
13：半導体素子
２：平板部
２ａ：載置部
３：リード端子部
４：吊りリード部
５：円孔
５ａ：中心
６：結合部
11：セラミック枠体
11ａ：メタライズ配線層
11ｂ：メタライズ層
11ｃ：貫通孔
12：蓋体
13：半導体素子
Claims (2)
- 上側主面に半導体素子を載置するための載置部を有する平板部と、該平板部から延出して前記平板部の周囲のリードフレームに結合された吊りリード部と、前記リードフレームの前記吊りリード部の延長線上に設けられた円孔と、前記リードフレームの内周面から前記平板部に向けて延出したリード端子部と、上面に凹部が形成されるとともに該凹部の底面の中央部から下面にかけて貫通孔が形成されたセラミック枠体と、前記凹部の内側から下面の外周部にかけて形成されたメタライズ配線層と、前記下面の前記貫通孔の周囲に形成されたメタライズ層とを具備しており、前記平板部の前記載置部が前記セラミック枠体によって取り囲まれるように前記平板部の上側主面の外周部が前記メタライズ層にロウ付けされるとともに、前記リード端子部と前記メタライズ配線層とが電気的に接続された半導体素子収納用パッケージであって、前記吊りリード部と前記リードフレームとの結合部は、前記吊りリード部から前記リードフレームに向かって漸次幅が広くなっており、前記円孔は、一部が前記結合部に入り込んでいるとともに中心が前記結合部の外側に位置していることを特徴とする半導体素子収納用パッケージ。
- 請求項１記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記メタライズ配線層に電気的に接続された半導体素子と、前記セラミック枠体の上面に前記凹部を塞ぐように取着された蓋体とを具備していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003333863A JP4167576B2 (ja) | 2003-09-25 | 2003-09-25 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003333863A JP4167576B2 (ja) | 2003-09-25 | 2003-09-25 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005101328A JP2005101328A (ja) | 2005-04-14 |
| JP4167576B2 true JP4167576B2 (ja) | 2008-10-15 |
Family
ID=34461752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003333863A Expired - Fee Related JP4167576B2 (ja) | 2003-09-25 | 2003-09-25 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4167576B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034212A (ja) | 2008-07-28 | 2010-02-12 | Toshiba Corp | 高周波セラミックパッケージおよびその作製方法 |
-
2003
- 2003-09-25 JP JP2003333863A patent/JP4167576B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005101328A (ja) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3118895B1 (en) | Package for housing an electronic component and electronic device including the package | |
| EP3062590B1 (en) | Wiring board and electronic device | |
| JP2009158511A (ja) | 入出力端子及び半導体素子収納用パッケージ | |
| EP3136430B1 (en) | Wiring board, electronic device, and electronic module | |
| JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
| JP7350902B2 (ja) | 絶縁基体、半導体パッケージおよび半導体装置 | |
| JP4167576B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
| CN112585743B (zh) | 布线基体、电子部件收纳用封装以及电子装置 | |
| US20220165889A1 (en) | Wiring board, electronic component package, and electronic apparatus | |
| JP4127390B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| US11889618B2 (en) | Wiring board, electronic component package, and electronic apparatus | |
| JP4349881B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP2003046180A (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
| JP3810334B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3981316B2 (ja) | 半導体素子収納用パッケージ | |
| JP2009158537A (ja) | 半導体素子収納用パッケージ | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP3185724U (ja) | パッケージ基体および半導体素子載置体 | |
| JP2019169607A (ja) | 半導体素子用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4167576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |