JP2009158537A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP2009158537A
JP2009158537A JP2007331934A JP2007331934A JP2009158537A JP 2009158537 A JP2009158537 A JP 2009158537A JP 2007331934 A JP2007331934 A JP 2007331934A JP 2007331934 A JP2007331934 A JP 2007331934A JP 2009158537 A JP2009158537 A JP 2009158537A
Authority
JP
Japan
Prior art keywords
semiconductor element
external lead
ceramic frame
package
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007331934A
Other languages
English (en)
Inventor
Keiji Narushige
恵二 成重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2007331934A priority Critical patent/JP2009158537A/ja
Publication of JP2009158537A publication Critical patent/JP2009158537A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ボンディングワイヤの接合信頼性に優れ、高周波の信号を高速で通過させることができる安価な半導体素子収納用パッケージを提供する。
【解決手段】ヒートシンク板12上にセラミック枠体13がろう付け接合され半導体素子11を搭載するためのキャビティ部14を設けると共に、セラミック枠体13の上面にろう付け接合され上面が半導体素子11とボンディングワイヤ21を介して接続するための接続部位となり、他方の端子側が外部側に突出する外部リード端子18を設ける半導体素子収納用パッケージ10において、セラミック枠体13にろう付け接合される外部リード端子18の一方の端子側の上面周辺部の少なくとも半導体素子11とボンディングワイヤ21を介して接続し電気的に導通状態とするための接続部位の表面粗さがJIS B0601で規定される中心線平均粗さで0.1μm以下からなる。
【選択図】図1

Description

本発明は、高周波用等の半導体素子と、外部リード端子間をボンディングワイヤを介して接続し、電気的に導通状態とすることができるヒートシンク板、セラミック枠体、及び外部リード端子の接合体からなる半導体素子収納用パッケージに関する。
従来から、例えば、RF(Radio Frequency)基地局用等のシリコンや、ガリウム砒素電界効果トランジスタ等の高周波、高出力の半導体素子を搭載されるための半導体素子収納用パッケージは、半導体素子の作動時の発熱が大きいので、発生する熱を大気中に良好に放散させなければ、装置を正常に作動させることができなくなる恐れがある。また、上記の半導体素子収納用パッケージは、搭載された半導体素子の高周波の信号を高速で通過させるために、半導体素子と、外部リード端子との間をできるだけ近接させることができるようにすると共に、外部リード端子の上面をボンディングパッドとしてボンディングワイヤを直接接続させることで特性インピーダンスの不整合を発生させないようにして半導体素子と、外部リード端子との間の距離をできるだけ短くできるようにしている。
図2(A)、(B)に示すように、従来の半導体素子収納用パッケージ50は、半導体素子51を載置する部分となるヒートシンク板52を、後述するセラミック枠体53のセラミックと熱膨張係数が近似し、しかも熱伝導率の高い、例えば、銅タングステン(Cu−W)系の略長方形状をした高放熱特性を有する複合金属板で設けている。また、この半導体素子収納用パッケージ50は、半導体素子51を囲繞して収納するためのキャビティ部54を形成するためにヒートシンク板52の上面に接合されるセラミック枠体53を、アルミナ(Al)や、窒化アルミニウム(AlN)等のセラミックで形成している。そして、上記のキャビティ部54は、セラミック枠体53の下面に形成されたタングステン(W)や、モリブデン(Mo)等の高融点金属からなるメタライズ膜55、更にこの上に形成された第1のNiめっき被膜56と、ヒートシンク板52との間にAgろう等のろう材57を挟み込んで加熱してろう付け接合することで形成している。
また、セラミック枠体53の上面側には、そこに形成されたタングステン(W)や、モリブデン(Mo)等の高融点金属からなるメタライズ膜55a、更にこの上に形成された第1のNiめっき被膜56と、KV(Fe−Ni−Co系合金、商品名「Kovar(コバール)」)や、42アロイ(Fe−Ni系合金)等の金属部材からなる外部リード端子58の一方の端子側の下面との間にAgろう等のろう材57を挟み込んで加熱してろう付け接合している。そして、半導体素子収納用パッケージ50は、外部リード端子58の他方の端子側をセラミック枠体53から外部側に突出させると共に、ヒートシンク板52、セラミック枠体53、及び外部リード端子58の接合体の外部に露出する全ての金属表面に、第2のNiめっき被膜59、及びAuめっき被膜60が施されることでパッケージとされている。上記の半導体素子収納用パッケージ50には、キャビティ部51に半導体素子51が搭載され、半導体素子51と外部リード端子58の一方の端子側の上面との間をボンディングワイヤ61で接続した後、蓋体62を接合させることでキャビティ部54内の半導体素子51を中空状態にして気密に封止するようになっている。
従来の半導体素子収納用パッケージには、外部リード端子と、ヒートシンク板との間にAgろう材のデントライトによる短絡が発生しないようにするために、セラミック枠体の上面に形成するメタライズ膜を外周側部分と内周側部分に分ける絶縁帯を設け、外周側部分で外部リード端子を接合するパッケージが提案されている(例えば、特許文献1参照)。
また、従来の半導体素子収納用パッケージには、外部リード端子のメタライズ膜に対するろう付け接合強度を向上させるために、メタライズ膜の表面粗さを中心線平均粗さ(Ra)で0.5μm≦Ra≦1μm、最大高さ(Rmax)で2μm≦Rmax≦4μmとするパッケージが提案されている(例えば、特許文献2参照)。
特開2003−318305号公報 特開平9−92768号公報
しかしながら、前述したような従来の半導体素子収納用パッケージは、次のような問題がある。
(1)従来の半導体素子収納用パッケージの外部リード端子の上面には、セラミック枠体に外部リード端子の下面を、例えば、Agろう材を用いてろう付け接合するときのろう材が外部リード端子の表面を流れるようにして這い上がってくる。この這い上がりによって、外部リード端子の上面は、表面が凸凹状態となり、例えこの上面に第2のNiめっき被膜、及びAuめっき被膜を形成したとしてもめっき被膜は薄いので、這い上がったろう材の凸凹状態がそのまま外部リード端子の上面の表面状態となっている。この外部リード端子上面の凸凹表面状態の所に、例えば、Au線や、Al線等からなるボンディングワイヤを接続させようとする場合には、ボンディングワイヤ接合部の状態が不安定となり、接合強度の信頼性が低くなっている。
(2)特開2003−318305号公報で開示される半導体素子収納用パッケージは、セラミック枠体のメタライズ膜上面にろう材流れのないボンディングパッドを設けているので、ボンディングワイヤ接合部の状態が安定しており、接合強度の信頼性を確保することができる。しかしながら、外部リード端子は、接合面積が小さくなるので、接合強度の信頼性が低くなっている。また、半導体素子と、外部リード端子の間は、屈折した電気的な導通状態となるので、半導体素子の高周波の信号を高速で通過させるのに問題を有している。
(3)特開平9−92768号公報で開示される半導体素子収納用パッケージは、外部リード端子を接合するためのメタライズ膜の表面を特段の表面粗さとしてろう付け接合するときの接合強度の信頼性を向上させている。しかしながら、この半導体素子収納用パッケージは、同一平面上に2種類の表面粗さとなるメタライズ膜を形成する必要があり、形成方法が難しく半導体素子収納用パッケージのコストアップとなっている。
本発明は、かかる事情に鑑みてなされたものであって、ボンディングワイヤの接合信頼性に優れ、高周波の信号を高速で通過させることができる安価な半導体素子収納用パッケージを提供することを目的とする。
前記目的に沿う本発明に係る半導体素子収納用パッケージは、ヒートシンク板上に窓枠状のセラミック枠体がろう付け接合されヒートシンク板上に半導体素子をセラミック枠体で囲繞して搭載するためのキャビティ部を設けると共に、セラミック枠体の上面に一方の端子側の下面がろう付け接合され上面が半導体素子とボンディングワイヤを介して接続するための接続部位となり、他方の端子側がセラミック枠体から外部側に突出する平板状の金属板からなる外部リード端子を設ける半導体素子収納用パッケージにおいて、セラミック枠体にろう付け接合される外部リード端子の一方の端子側の上面周辺部の少なくとも半導体素子とボンディングワイヤを介して接続し電気的に導通状態とするための接続部位の表面粗さがJIS B0601で規定される中心線平均粗さで0.1μm以下からなる。
請求項1記載の半導体素子収納用パッケージは、セラミック枠体にろう付け接合される外部リード端子の一方の端子側の上面周辺部の少なくとも半導体素子とボンディングワイヤを介して接続し電気的に導通状態とするための接続部位の表面粗さがJIS B0601で規定される中心線平均粗さで0.1μm以下からなるので、外部リード端子の一方の端子側の上面周辺部の少なくとも半導体素子とボンディングワイヤを介して接続し電気的に導通状態とするための接続部位へのろう付け接合時のろう材流れを防止して、ボンディングワイヤ接合部の状態を安定化でき、ボンディングワイヤの接合強度の信頼性を向上させることができる。また、この半導体素子収納用パッケージは、従来からの形状に変化がなく、設計的な無理がないので、外部リード端子の接合強度を維持できると共に、半導体素子の高周波の信号を高速で通過させることができる。更に、この半導体素子収納用パッケージは、外部リード端子の製造段階で容易に表面の表面粗さをよくすることができるので、特段のコストアップを招くことなく安価な半導体素子収納用パッケージを提供することができる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図1(A)、(B)はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの説明図である。
図1(A)、(B)に示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ10は、実装される半導体素子11から発生する高温、且つ大量の熱を放熱するための熱伝導率の高い高放熱特性を有する略長方形板状の金属板からなるヒートシンク板12を有している。このヒートシンク板12は、Cu、Cu合金、又はCuと他の金属の複合体、例えば、Cu−W(銅タングステン)からなる金属板で、しかもCu合金、又はCuと他の金属の複合体からなる金属板には、Cuめっき被膜を有するのがよい。ヒートシンク板12がCu、Cu合金、又はCuと他の金属の複合体からなる金属板である場合には、熱伝導率が高いので、半導体素子11からの発熱を速やかに外部に伝熱させて放熱させることができる。また、ヒートシンク板12の表面がCu層で形成されている場合には、例えば、BAg−8(Agが72%と、残部がCuからなる共晶合金)等のAgろう系のろう材のろう材流れを抑制するように作用させることができる。
上記の半導体素子収納用パッケージ10は、ヒートシンク板12の上面に半導体素子11を囲繞して収納するためのキャビティ部14を形成するために窓枠状のセラミック枠体13がろう付け接合されている。このセラミック枠体13は、アルミナや、窒化アルミニウム等のセラミックからなり、ろう付け接合される前の下面側のヒートシンク板12との接合部分には、タングステンや、モリブデン等の高融点金属からなるメタライズ膜15の表面に、例えば、Niや、Ni−Co等からなる第1のNiめっき被膜16を設けている。そして、セラミック枠体13は、第1のNiめっき被膜16の表面と、ヒートシンク板12との間に、例えば、BAg−8等のAgろう系のろう材17を挟んで加熱してヒートシンク板12と、セラミック枠体13をろう付け接合している。
また、この半導体素子収納用パッケージ10は、セラミック枠体13の上面に、半導体素子11をキャビティ部14に搭載して電気的に接続し、外部との電気的導通を行うためのKVや、42アロイ等の金属部材からなり、平板状の外部リード端子18の一方の端子側の下面が上記と同様のろう材17をセラミック枠体13との間に挟んで加熱してろう付け接合されるようになっている。この外部リード端子18がろう付け接合される前のセラミック枠体13の上面側には、外部リード端子18との接合部分に上記と同様のタングステンや、モリブデン等の高融点金属からなるメタライズ膜15a、及びメタライズ膜15a上に、例えば、上記と同様のNiや、Ni−Co等からなる第1のNiめっき被膜16が設けられている。
そして、セラミック枠体13の上面に外部リード端子18の一方の端子側の下面がろう付け接合され、外部リード端子18の他方の端子側をセラミック枠体53から外部側に突出させたヒートシンク板12、セラミック枠体13、及び外部リード端子18の接合体は、外部に露出する全ての金属表面に、第2のNiめっき被膜19、及びAuめっき被膜20が施されることで半導体素子収納用パッケージ10としている。この半導体素子収納用パッケージ10は、外部リード端子18の一方の端子側の上面を、キャビティ部14に搭載される半導体素子11とボンディングワイヤ21を介して接続するための接続部位としている。
上記の半導体素子収納用パッケージ10を構成する外部リード端子18は、セラミック枠体13にろう付け接合される一方の端子側の上面周辺部の少なくとも半導体素子11とボンディングワイヤ21を介して接続し、電気的に導通状態とするための接続部位の表面粗さがJIS B0601:2001で規定される中心線平均粗さで0.1μm以下からなっている。この外部リード端子18の表面粗さを0.1μm以下とするための作製方法は、特に限定するものではないが、例えば、外部リード端子18の金属素材を板状にするときの圧延機のローラーの表面状態が外部リード端子18の表面に大きく影響するので、このローラーの表面状態を管理することで作製することができる。また、作製方法には、外部リード端子18のボンディングワイヤ接合部にコイニングプレス加工を行って、表面粗さをよくすることもできる。更には、作製方法には、外部リード端子18の全体表面、あるいは必要部分表面を研磨することで、表面粗さをよくすることもできる。
上記の表面粗さがJIS B0601:2001で規定される中心線平均粗さで0.1μm以下の場合には、外部リード端子18の一方の端子側の上面周辺部のボンディングワイヤ接合部のろう材流れを表面張力を利用して防止できるので、ボンディングワイヤの接続状態を安定化でき、接合強度の信頼性を向上させることができる。表面粗さがJIS B0601:2001で規定される中心線平均粗さで0.1μmを超える場合には、外部リード端子18の表面が粗くなって表面張力を受ける力が小さくなり、ろう材流れの範囲がボンディングワイヤ接合部にまで拡大してボンディングワイヤの接続状態が不安定となり、接合強度の信頼性が低下する。
本発明者は、KVからなる外部リード端子の表面粗さを0.08μmRa、0.10μmRa、0.12μmRa、とするそれぞれ30個の外部リード端子のサンプルを準備した。それぞれの外部リード端子のサンプルは、セラミック枠体の上面との間にBAg−8からなるAgろうを挟み込み、同一加熱条件下でろう付け接合した。そして、外部リード端子18の一方の端子側の上面周縁から上面周辺部に流れたろう流れ幅を測定した。その結果を表1に示す。
Figure 2009158537
ろう流れ幅は、外部リード端子の表面粗さを小さくすることで小さくなることが確認された。また、ろう流れ幅は、ボンディングワイヤを接続させるときの接続エリアを確保するために0.8mm以下が必要となっているので、外部リード端子の表面粗さが中心線平均粗さで0.1μm以下必要であることが確認された。なお、ろう流れ幅は、半導体素子収納用パッケージの寸法精度バラツキ、及びワイヤボンダの精度バラツキ等の大きさを安全側に考慮して、好ましくは、0.5mm以下がよく、この場合には外部リード端子の表面粗さを0.08μmRa以下とするのが好ましい。
次いで、上記の半導体素子収納用パッケージ10の製造方法を説明する。
先ず、半導体素子収納用パッケージ10を構成するのに用いられる各部材の内のセラミック枠体13は、アルミナや、窒化アルミニウム等からなるセラミックから形成されている。セラミック枠体13がセラミックの一例であるアルミナからなる場合には、先ず、Al粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末に、ジオクチルフタレート等の可塑剤と、アクリル樹脂等のバインダー、及びトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練し、脱泡して粘度2000〜40000cpsのスラリーを作製している。次いで、ドクターブレード法等によって、例えば、厚み0.25mmのロール状のシートを形成し、適当なサイズの矩形状に切断したセラミックグリーンシートを作製している。
1又は複数枚のセラミックグリーンシートには、例えば、枠体状になるように中空部を打ち抜き加工すると共に、タングステンや、モリブデン等の高融点金属からなる金属導体ペーストを用いて、セラミック枠体13の下面側が一方の主面、上面側が他方の主面となるようにスクリーン印刷してそれぞれろう付け接合用の導体パターンを形成する。また、セラミックグリーンシートが複数枚の場合には、積層して積層体の一方の主面、及び他方の主面が導体パターンとなるようにスクリーン印刷して形成する。そして、導体パターンが形成されたセラミックグリーンシートは、高融点金属とセラミックグリーンシートを還元雰囲気中で同時焼成して両表面にメタライズ膜15、15aを有するセラミック枠体13を作製する。なお、下面のメタライズ膜15は、ヒートシンク板12とろう付け接合するために、例えば、窓枠状の下面全周面に形成されており、上面のメタライズ膜15aは、外部リード端子18とろう付け接合するために、例えば、窓枠状の上面周面に部分的に形成されている。更に、セラミック枠体13のメタライズ膜15、15aの表面には、例えば、Niや、Ni−Co等のNi合金等からなる第1のNiめっき被膜16が電解めっき法や、無電解めっき法で形成されている。
次に、ヒートシンク板12は、熱伝導率の高い高放熱特性を有する、例えば、Cuや、Cu合金からなる金属板や、熱膨張係数をセラミックの熱膨張係数と近似させ、熱伝導率の比較的高い高放熱特性を有する、例えば、ポーラス状のタングステン(W)に銅(Cu)を含浸させたりして作製されるCu−W系の複合金属板や、Cuとモリブデン(Mo)からなるCu−Mo系の合金金属板や、Cu−Mo系複合金属板の両面にCu板をクラッドしたCu/Cu−Mo/Cuの接合板等から形成されている。ヒートシンク板12の選定には、放熱特性を向上させるために、熱伝導性のよいCuの比率を高めたものを用いることが有効であるが、Cuは熱膨張係数が高いので、セラミックとの熱膨張係数の整合性を図るためのCu以外の材料選定や、Cuと他の金属との板材としての構造が重要となる。そして、ヒートシンク板12は、切削加工や、粉末冶金等の手法を用いて基台にねじ止め固定するための取り付け部22を設けて、実質的に長方形状に形成されている。なお、因みに、ヒートシンク板12がCu−Wの場合は、熱伝導率が220W/m・K程度、熱膨張係数が7.8×10−6/K(30〜800℃)程度であり、Cu/Cu−Mo/Cu(厚さ比率=2:3:2)の場合は、熱伝導率が260W/m・K程度、熱膨張係数が9.2×10−6/K(30〜800℃)程度である。
次に、外部リード端子18は、KV(Fe−Ni−Co系合金、商品名「Kovar(コバール)」)や、42アロイ(Fe−Ni系合金)等のセラミックと熱膨張係数が近似する金属部材からなり、切削加工や、エッチング加工や、打ち抜き加工等で1つの半導体素子収納用パッケージ10に備える複数の外部リード端子18をタイバー部で支え持つようにしたリードフレーム形状に形成されている。外部リード端子18の表面粗さは、金属部材を圧延する段階で、例えば、圧延機のローラーの表面状態を管理して形成している。あるいは、外部リード端子18の表面粗さは、金属部材の段階や、外部リード端子18の形状に加工された後に、例えば、研磨することで形成している。更には、外部リード端子18の表面粗さは、外部リード端子18の形状に加工された後に、例えば、外部リード端子18のボンディングワイヤ接合部にコイニングプレス加工を行って形成している。なお、因みに、外部リード端子18を構成するKVの熱膨張係数は、5.3×10−6/K程度であり、セラミックの熱膨張係数に近似させている。
次いで、ヒートシンク板12と、セラミック枠体13、及び外部リード端子18をろう付け接合して形成する接合体の作製方法を説明する。先ず、ヒートシンク板12の平面形状からなる上面と、セラミック枠体13のメタライズ膜15の第1のNiめっき被膜16との間には、例えば、BAg−8等からなるAg系のろう材17を挟み込み、非酸化性雰囲気中、約780〜900℃で加熱してろう材17を溶融し、ヒートシンク板12とセラミック枠体13をろう付け接合している。次に、セラミック枠体13の上面のメタライズ膜15aの第1のNiめっき被膜16の上面と、外部リード端子18の一方の端子側の下面との間には、例えば、BAg−8等のAg系のろう材17を挟み込み、非酸化性雰囲気中、約780〜900℃で加熱してろう材17を溶融し、セラミック枠体13と外部リード端子18をろう付け接合して接合体を形成している。なお、この接合体の形成は、ヒートシンク板12と、セラミック枠体13の接合、及びセラミック枠体13と、外部リード端子18の接合を同時に行って形成することもできる。
次に、接合体の外表面に露出する全金属表面上には、例えば、Niや、Ni−Co等のNi合金等からなる第2のNiめっき被膜19が施され、更に、この第2のNiめっき被膜19上にAuめっき被膜20が施されることで半導体素子収納用パッケージ10が作製される。上記のようにして形成された半導体素子収納用パッケージ10は、キャビティ部14に、例えば、高周波用等の半導体素子11が搭載され、半導体素子11と、外部リード端子18をボンディングワイヤ21で電気的に接続し、外部リード端子18を含めたセラミック枠体13上に蓋体23を接合させることで半導体素子11を気密に封止するようになっている。
本発明の半導体素子収納用パッケージは、例えば、シリコンや、ガリウム砒素電界効果トランジスタ等の高周波、高出力の半導体素子を実装でき、例えば、RF(Radio Frequency)基地局用等のために用いることができる。
(A)、(B)はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの説明図である。 (A)、(B)はそれぞれ従来の半導体素子収納用パッケージの説明図である。
符号の説明
10:半導体素子収納用パッケージ、11:半導体素子、12:ヒートシンク板、13:セラミック枠体、14:キャビティ部、15、15a:メタライズ膜、16:第1のNiめっき被膜、17:ろう材、18:外部リード端子、19:第2のNiめっき被膜、20:Auめっき被膜、21:ボンディングワイヤ、22:取り付け部、23:接合材、24:蓋体

Claims (1)

  1. ヒートシンク板上に窓枠状のセラミック枠体がろう付け接合され前記ヒートシンク板上に半導体素子を前記セラミック枠体で囲繞して搭載するためのキャビティ部を設けると共に、前記セラミック枠体の上面に一方の端子側の下面がろう付け接合され上面が前記半導体素子とボンディングワイヤを介して接続するための接続部位となり、他方の端子側が前記セラミック枠体から外部側に突出する平板状の金属板からなる外部リード端子を設ける半導体素子収納用パッケージにおいて、
    前記セラミック枠体に前記ろう付け接合される前記外部リード端子の一方の端子側の上面周辺部の少なくとも前記半導体素子とボンディングワイヤを介して接続し電気的に導通状態とするための接続部位の表面粗さがJIS B0601で規定される中心線平均粗さで0.1μm以下からなることを特徴とする半導体素子収納用パッケージ。
JP2007331934A 2007-12-25 2007-12-25 半導体素子収納用パッケージ Pending JP2009158537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007331934A JP2009158537A (ja) 2007-12-25 2007-12-25 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331934A JP2009158537A (ja) 2007-12-25 2007-12-25 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2009158537A true JP2009158537A (ja) 2009-07-16

Family

ID=40962275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331934A Pending JP2009158537A (ja) 2007-12-25 2007-12-25 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2009158537A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196475A (zh) * 2018-12-11 2021-07-30 阿莫善斯有限公司 半导体封装元件、射频晶体管用基底基板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224636A (ja) * 1986-03-26 1987-10-02 Nippon Steel Corp 打抜き性およびメツキ性に優れたFe−Ni系合金板の製造方法
JPH1030155A (ja) * 1996-07-17 1998-02-03 Nikko Kinzoku Kk プレス性の良好なFe−Ni合金素材及びその製造方法
JPH1112714A (ja) * 1997-06-25 1999-01-19 Dowa Mining Co Ltd ダイレクトボンディング性及びはんだ付け性に優れた銅および銅基合金とその製造方法
JPH11274177A (ja) * 1998-03-25 1999-10-08 Toppan Printing Co Ltd リードフレームおよびその製造方法
JP2003037201A (ja) * 2001-07-25 2003-02-07 Kyocera Corp 半導体素子収納用パッケ−ジ
JP2007115793A (ja) * 2005-10-19 2007-05-10 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224636A (ja) * 1986-03-26 1987-10-02 Nippon Steel Corp 打抜き性およびメツキ性に優れたFe−Ni系合金板の製造方法
JPH1030155A (ja) * 1996-07-17 1998-02-03 Nikko Kinzoku Kk プレス性の良好なFe−Ni合金素材及びその製造方法
JPH1112714A (ja) * 1997-06-25 1999-01-19 Dowa Mining Co Ltd ダイレクトボンディング性及びはんだ付け性に優れた銅および銅基合金とその製造方法
JPH11274177A (ja) * 1998-03-25 1999-10-08 Toppan Printing Co Ltd リードフレームおよびその製造方法
JP2003037201A (ja) * 2001-07-25 2003-02-07 Kyocera Corp 半導体素子収納用パッケ−ジ
JP2007115793A (ja) * 2005-10-19 2007-05-10 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196475A (zh) * 2018-12-11 2021-07-30 阿莫善斯有限公司 半导体封装元件、射频晶体管用基底基板及其制造方法

Similar Documents

Publication Publication Date Title
JP5091459B2 (ja) 高放熱型電子部品収納用パッケージの製造方法
JP6274358B1 (ja) 半導体装置
JP4926033B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
JP2015204426A (ja) 電子部品収納用パッケージ
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP2005150133A (ja) 半導体素子収納用容器
JP5721359B2 (ja) 半導体装置用基体、およびそれを備えた半導体装置
JP2007115793A (ja) 高放熱型電子部品収納用パッケージ
JP2009158537A (ja) 半導体素子収納用パッケージ
JP6317178B2 (ja) 回路基板および電子装置
US20210066159A1 (en) Heat dissipation board and electronic apparatus
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2009277794A (ja) 半導体素子収納用パッケージ
JP3695706B2 (ja) 半導体パッケージ
JP3984107B2 (ja) 高周波用半導体素子収納用パッケージの製造方法
JP2000340716A (ja) 配線基板
JP2020004801A (ja) 放熱板、半導体パッケージおよび半導体装置
JP2014086581A (ja) 半導体素子収納用パッケージ
JP2005285872A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2011035340A (ja) 高放熱型電子部品収納用パッケージ
JPH01151252A (ja) セラミックパッケージとその製造方法
JP4430477B2 (ja) 高放熱型電子部品収納用パッケージ
JP2008159975A (ja) 半導体素子収納用パッケージ及びその製造方法
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2017126648A (ja) 電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206