JP6042773B2 - 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 - Google Patents
入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP6042773B2 JP6042773B2 JP2013111501A JP2013111501A JP6042773B2 JP 6042773 B2 JP6042773 B2 JP 6042773B2 JP 2013111501 A JP2013111501 A JP 2013111501A JP 2013111501 A JP2013111501 A JP 2013111501A JP 6042773 B2 JP6042773 B2 JP 6042773B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminal
- line conductor
- ceramic
- standing wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体素子を収納するための半導体素子収納用パッケージに関し、半導体素子収納用パッケージの信号入出力部に使用される入出力端子、およびこの入出力端子の製造方法、ならびにこの入出力端子を具備している半導体素子収納用パッケージならびに半導体装置に関する。
従来、半導体素子を収納するための半導体素子収納用パッケージ(以下、パッケージともいう)には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子が用いられている。この入出力端子の例を図6に斜視図で示す(例えば、特許文献1参照)。
同図において、101は誘電体から成る四角平板状の平板部であり、平板部101は、その上面に、一辺から対向する他辺にかけてメタライズ金属層から成る線路導体103が形成されている。平板部101の上面には、線路導体103の一部を間に挟んで誘電体から成る直方体状の立壁部102が接合される。
この入出力端子の立壁部102は、図6に示すように、平板部101となるセラミックグリーンシートの上に立壁部102となる複数のセラミックグリーンシートを順次圧着して積層し、その後焼結させて作製される。平板部101および線路導体103を横切り、立壁部102が垂直に立設され、立壁部102の壁面が平板部101および線路導体103に対して垂直に形成される。
従来の他の入出力端子の立壁部102は、最下層のセラミック層となるセラミックグリーンシートが、残部のセラミック層となるセラミックグリーンシートよりも幅が広く形成されている(例えば、特許文献2参照)。このように最下層のセラミック層の幅を広くすることによって、セラミックグリーンシートを圧着する際に、圧着力が、幅広のセラミック層の幅狭のセラミック層から外側に出た部分に分散されて加わる。これによって、線路導体103が断線したりする問題を緩和するというものである。
しかしながら、入出力端子は線路導体103に金めっき等を施す場合が多い。上記従来の入出力端子では、めっき終了後に入出力端子をめっき液から揚げた際、めっき液が表面張力によって線路導体103の表面と立壁部102(または最下層のセラミック層)の側面との間の凹部に残留し、この残留めっき液によって金属層の析出が継続してしまうという問題があった。
場合によって、隣接する線路導体103の間のセラミックス表面に残留めっき液による金属層が析出してしまい、これら線路導体103間の絶縁耐力が劣化するという問題があった。
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子収納用パッケージに収容した半導体素子に高周波信号を入出力させる入出力端子の線路導体間の絶縁性を向上させた入出力端子、およびこれを用いた高周波信号の入出力が良好で、気密性に優れた半導体素子収納用パッケージならびに半導体装置を提供することにある。
本発明の一実施形態に係る入出力端子は、上面に一辺から対向する他辺にかけて形成された複数の線路導体を有するセラミックスから成る平板部と、この平板部の上面に前記複数の線路導体の一部を間に挟んで接合されたセラミックスから成る直方体状の立壁部とを具備している入出力端子において、前記線路導体は、前記立壁部の壁面から前記線路導体の終端の途中までがセラミック層に覆われており、このセラミック層は、先端側の厚みが前記立壁部側の厚みよりも薄いことを特徴とするものである。
また、上記入出力端子において、前記セラミック層は、前記立壁部から一定幅で前記線路導体および前記線路導体の間の前記平板部の表面に形成されているのが好ましい。
また、上記入出力端子において、前記線路導体は、前記立壁部の一方側において他方側よりも大きな配線密度で配置されており、少なくとも配線密度の大きい側に前記セラミック層が形成されているのが好ましい。
本発明の一実施形態に係る半導体素子収納用パッケージは、上面の中央部に半導体素子が載置される載置部を有する基体と、この基体の上面に前記載置部を囲繞するように取着され、側部に形成された貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された上記入出力端子とを具備していることを特徴とする。
また、本発明の一実施形態に係る半導体装置は、上記半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする。
本発明の一実施形態に係る上記入出力端子の製造方法は、前記平板部となるセラミックグリーンシートの上面に前記セラミック層となるセラミックペーストを所定形状に塗布し、次いで前記立壁部となるセラミックグリーンシートを前記セラミックペーストの上に積層して前記入出力端子となるセラミック積層体を作製し、その後該積層体を焼成することを特徴とする。
本発明の一実施形態に係る入出力端子によれば、線路導体は、立壁部の壁面から前記線路導体の終端の途中までがセラミック層に覆われており、このセラミック層は、先端側の厚みが立壁部側の厚みよりも薄いことから、線路導体の表面とセラミック層との間に残留するめっき液を少なくすることができ、線路導体間に析出してしまう金属層の析出を少なくすることができる。
また、セラミック層が立壁部から一定幅で形成されておれば、立壁部の壁面部分で金属層が形成され難くでき、金属層の析出を少なくできる。
また、線路導体が、立壁部の一方側において他方側よりも大きな配線密度で配置されており、少なくとも配線密度の大きい側にセラミック層が形成されていれば、絶縁耐性が改善された入出力端子とすることができる。
本発明の一実施形態に係る半導体素子収納用パッケージによれば、基体の上面に載置部を囲繞するように取着され、側部に形成された貫通孔または切欠きから成る入出力端子の取付部に、上記入出力端子が嵌着されていることから、高出力の信号を入出力できる半導体素子収納用パッケージとすることができる。
本発明の一実施形態に係る半導体装置によれば、上記半導体素子収納用パッケージが用いられることによって、絶縁耐性が大きく、高出力な半導体装置とすることができる。
本発明の一実施形態に係る入出力端子の製造方法によれば、平板部となるセラミックグリーンシートの上面にセラミック層となるセラミックペーストを所定形状に塗布し、次いで立壁部となるセラミックグリーンシートを積層して入出力端子となるセラミック積層体を作製することから、容易に上記入出力端子を製造することができる。
本発明の一実施形態に係る入出力端子、半導体素子収納用パッケージならびに半導体装置について以下に詳細に説明する。図1(a)は本発明の入出力端子6の実施の形態の一例を示す斜視図である。図1(b)は図1(a)に示す入出力端子6の平面図である。同様に、図2(a),図2(b)は入出力端子6の実施の形態の他の例を示す斜視図および平面図である。なお、本明細書において、同じ部位を示す各部の符号は同じものとしている。
図に示すように、入出力端子6は、四角平板状の平板部1と、この平板部1の上面に接合して平板部1と一体化させた直方体状の立壁部2と、平板部1の上面の一辺から対向する他辺にかけて形成され、中央部が平板部1と立壁部2との間に挟まれた線路導体3とを具備している。立壁部2は線路導体3の中央部を横切るようにして、線路導体3の一端側と他端側との間を遮っている。
平板部1は、アルミナ(Al2O3)質焼結体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al2O3・2SiO2)質焼結体等のセラミックスから成る。立壁部5は、Al2O3質焼結体,AlN質焼結体,3Al2O3・2SiO2質焼結体等のセラミックスから成る。
線路導体3は、一部が立壁部2の壁面から延びるセラミック層4に覆われている。セラミック層4は立壁部2の壁面から線路導体3が延びる方向に形成されている。図1に示す入出力端子6においては、複数の線路導体3は平板部1の上面の一辺から対向する他辺にかけて平行に、同じ配線密度で形成されている。
入出力端子6の線路導体3は、図2(a),図2(b)に示すように、立壁部2の一方
側の配線密度が他方側の配線密度よりも大きくなるように配置されていてもよい。本入出力端子6においては、一方側の配線幅および配線間の間隔が他方側の配線幅および配線間隔よりも狭く形成されている。このように、線路導体3は線路導体3と外部回路との間の接続方法に対して、最適な配線密度となるように配置することができる。
側の配線密度が他方側の配線密度よりも大きくなるように配置されていてもよい。本入出力端子6においては、一方側の配線幅および配線間の間隔が他方側の配線幅および配線間隔よりも狭く形成されている。このように、線路導体3は線路導体3と外部回路との間の接続方法に対して、最適な配線密度となるように配置することができる。
線路導体3は、平板部1の上面に一辺から対向する他辺にかけて形成されたタングステン(W),モリブデン(Mo)等のメタライズ層から成る。線路導体3のパッケージの外部に露出する一端には、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金やFe−Ni合金等の金属から成るリード端子5等が接続される。線路導体3は通常厚さ5〜50μm、幅0.1〜3mmに形成される。
なお、図1(b),図2(b)においては、線路導体3が入出力端子6の中央部に関して対称に配置されているが、これに限られることはない。一方端側に配線を集中させたり、場所ごとに配線密度を変化させたりしてもよい。また、斜視図、平面図において識別を容易にするために線路導体3にはハッチングを付している。
図3は、図1,図2に示す入出力端子6のセラミック層4を横切る断面における入出力端子6の部分断面を示す。セラミック層4は、図3に示すように、立壁部2の壁面の位置からほぼ同じ厚みで延び、先端4a部において立壁部2の壁面の位置の厚みよりも厚みが薄くなるように形成される。また、先端4aは線路導体3に接する面と線路導体3の表面との成す角度が90度以上に形成されるのが好ましい。セラミック層4の立壁部2の壁面位置での厚みは、例えば5μm乃至50μmである。
セラミック層4は、図1(b),図2(b)に示されているように、立壁部2の壁面から一定の幅Wで線路導体3の表面および線路導体3の間の平板部1の表面を覆っているのが好ましい。しかし、セラミック層4は、線路導体3の間の平板部1の表面は覆わずに、線路導体3の表面だけを覆う形状としてもよい。つまり、線路導体3の表面のみを覆うように立壁部2の壁面から線路導体3に沿ってセラミック層4を形成してもよい。
また、図2(b)に示すように、立壁部2の両側で線路導体3の配線密度が異なる場合、少なくとも配線密度が大きい側にはセラミック層4を形成するのがよい。なお、配線密度によらず、立壁部2の両側にセラミック層4を形成してもよいことは言うまでもない。
セラミック層4は、平板部1または立壁部2と同じく、アルミナ(Al2O3)質焼結
体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al2O3・2SiO2)質焼結体等のセラミックスから成る。
体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al2O3・2SiO2)質焼結体等のセラミックスから成る。
このような入出力端子6の製造方法を図4を用いて説明する。例えば、Al2O3質焼結体(アルミナ質セラミックス)から成る場合、先ず酸化アルミニウム,酸化珪素(SiO2),酸化マグネシウム(MgO)および酸化カルシウム(CaO)等の原料粉末に適当な有機バインダ,可塑剤,溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートとし、その後、図4(a)に示すように、それぞれのセラミックグリーンシートを積層して平板部1となる積層体C1を形成する。
次に、図4(b)に示すように、タングステン(W),モリブデン(Mo)等の高融点金属粉末に適当な有機バインダ,可塑剤,溶剤等を添加混合して得た金属ペーストC3を、平板部1となるセラミックグリーンシート上にスクリーン印刷法等の厚膜形成技術により印刷塗布する。これによって線路導体3となるメタライズ層を所定パターンに形成する。
次に、図4(c)に示すように、平板部1の上面の線路導体3となるメタライズ配線パターンC3を横切るようにして、セラミック層4となるセラミックペーストC4、すなわち上記泥奨状のセラミック混合物を所定形状および所定厚みに塗布する。セラミックペーストC4を塗布すると、先端4a上部の角は表面張力で曲面となり、側面に向けて次第に角度を増して線路導体3表面に接する形状になる。厚みやセラミック層4の先端4a形状は、セラミックペーストC4の粘度を調整することで管理することができる。
図4(c)に示す入出力端子6であれば、立壁部2の両側側面部分にそれぞれセラミックペーストC4を塗布している。この他、立壁部2の下面全面に立壁部2の幅より広い一定幅にセラミックペーストC4を塗布したりしてもよい。
なお、スクリーン印刷やマスキング等の方法によってセラミックペーストC4を塗布すれば、セラミック層4が線路導体3の表面のみを覆うようにする等、適宜の形状に形成することもできる。
その後、図4(d)に示すように、平板部1となるセラミックグリーンシートC1の上面のセラミックペーストC4を塗布した部分を一部含む所定位置に、立壁部2となるセラミックグリーンシートC2を積層する。立壁部2の高さが高い場合は、セラミックグリーンシートC2同士を複数枚積層し、これを平板部1のセラミックグリーンシートC1の上に積層し、入出力端子6となるセラミックグリーンシートC1,C2の積層体を得る。
立壁部2をセラミックペーストC4上に積層する場合、積層時に行なう圧着管理が容易となる。グリーンシート同志を積層する場合に、積層時の圧力管理が不十分であると、焼成後のセラミック層同志の間に剥離等が生じてしまう場合がある。セラミックペーストC4上への立壁部2となるグリーンシートC2の積層は、圧力管理幅を大きくすることができる。よって、焼成後にセラミック層4が平板部1から剥離して、平板部1との間に隙間を生じたりする虞が少なくなる。
また、メタライズ層C3表面のように材質が異なる部分にも容易にグリーンシートC2を接着できる。さらに、セラミックペーストC4上への積層においては、平板部1や線路
導体3に加わる圧力を小さくすることができるので、これらを変形させてしまう虞も少なくできる。
導体3に加わる圧力を小さくすることができるので、これらを変形させてしまう虞も少なくできる。
最後に、入出力端子6の個片となるように切断加工を行ない、必要に応じて、この積層体の側面、上面、下面の接地導体となる部分およびろう付け接合する部分に上記メタライズ層C3と同様の金属ペーストを塗布して乾燥し、その後にこれを還元雰囲気中、約1600℃の温度で焼成する。このようにして入出力端子6が製作される。
このようにして製作された入出力端子6の線路導体3等のメタライズ層表面には、酸化腐食やろう材による接合性向上のために、例えば、厚さ0.5〜9μmのNi層と厚さ0.5〜5μmの金(Au)層とをめっき法により順次被着させる場合が多い。
めっき処理は、めっき液を入れためっき曹に入出力端子6を所定時間投入し、電気めっき法や無電解めっき法等によって行なう。所定時間投入後に入出力端子6をめっき曹から取り出して、めっき処理を中断するのであるが、入出力端子6の平板部1と立壁部2の壁面との間等の凹部にはめっき液が残留してしまう場合がある。そして、この残留めっき液から金属が析出してしまう場合がある。
本入出力端子6においては、立壁部2の壁面の線路導体3表面は、絶縁体であるセラミ
ック層4で覆われているので、析出しためっき層が線路導体3と接続してしまうことがない。
ック層4で覆われているので、析出しためっき層が線路導体3と接続してしまうことがない。
また、セラミック層4は先端4a部で厚みが薄くなるように形成されているし、さらに線路導体3表面と線路導体3に接する先端4a面との間の角度が90度以上になるように形成されていれば、セラミック層4の先端4a部にめっき液が残留したとしても、残留めっき液量を少なくすることができる。よって、線路導体3表面に金属が析出してしまい、隣接する線路導体3同志の間の絶縁耐性が劣化しにくいものとできる。
次に、本発明のパッケージについて図5に基づいて説明する。同図は本発明のパッケージの実施の形態の一例を示す斜視図であり、11は基体、12は枠体、13は取付部である。
本発明のパッケージは、上面の中央部に半導体素子が載置される載置部11aを有する基体11と、この基体11の上面に載置部11aを囲繞するように取着され、側部に形成された貫通孔または切欠きから成る入出力端子6の取付部13が形成された枠体12と、取付部13に嵌着された入出力端子6とを具備している。
本発明のパッケージによれば、上記本発明の入出力端子6を具備していることから、絶縁耐圧が大きく、気密性に優れたパッケージとすることができる。また、多数の信号を入出力するための多数の線路導体3を備えた小型のパッケージとすることができる。そして、このような特性を有するパッケージを製造する際に、入出力端子6に層間剥離等の破損が発生し難い高信頼性のパッケージとすることができる。
基体11は、上面にIC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子を載置するための載置部11aを有している。図5では載置部11aを凹部底面とした例を示した。載置部11aには、基体11の上面に載置台や回路基板等を介して半導体素子を載置してもよい。
基体11は、Fe−Ni−Co合金,銅(Cu)−タングステン(W)合金等の金属、またはAl2O3質焼結体,AlN質焼結体,3Al2O3・2SiO2質焼結体等のセラミックスから成る。基体11が金属から成る場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、基体11がセラミックスから成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法等によってセラミックグリーンシートと成し、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約1600℃の高温で焼成することによって作製される。
なお、基体11が金属からなる場合、その表面に耐蝕性に優れ、かつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmの金(Au)層とを順次めっき法により被着させておくのがよい。これにより、基体11が酸化腐蝕するのを防止できるとともに、基体11上面の載置部11aに半導体素子を強固に接合固定させることができる。一方、基体11がセラミックスから成る場合、載置部11aに、W,Mo等のメタライズ層を下地層として形成し、この表面に耐蝕性に優れ、かつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層とを順次めっき法により被着させておくのがよい。これにより、載置部11aに半導体素子を強固に接着固定することができる。
枠体12は、基体11上に載置部11aを囲繞するようにAgロウ、Ag−Cuロウ材
等の高融点金属ロウ材により接合されており、基体11と同様にセラミックスまたは金属から成る。また、枠体12の側部には、貫通孔または切欠きから成る入出力端子6の取付部13が形成されている。
等の高融点金属ロウ材により接合されており、基体11と同様にセラミックスまたは金属から成る。また、枠体12の側部には、貫通孔または切欠きから成る入出力端子6の取付部13が形成されている。
取付部13は、枠体12および基体11がセラミックスからなる場合、内面にメタライズ層等の金属層が形成されている。この金属層は、基体11および枠体12またはこれらのうち一方に被着形成された接地導体に接続されて接地される。
取付部13には本発明の入出力端子6がAgロウ、Ag−Cuロウ材等の高融点金属ロウ材により嵌着接合されている。そして、入出力端子6の下部接地導体、上部接地導体および側面接地導体は、枠体12および基体11がセラミックスからなる場合、取付部13の内面に形成された導電層に接続されることにより接地され、ケースグランドとなる。あるいは、枠体12および基体11が金属からなる場合、入出力端子6の下部接地導体、上部接地導体および側面接地導体は、金属製の枠体12や基体11に接続されて接地され、ケースグランドとなる。また、入出力端子6の上部接地導体は、図5に示すように枠体12の上面に取着されるFe−Ni−Co合金等の金属からなるシールリング14に接続されて接地され、ケースグランドとなっていてもよい。
なお、枠体12がセラミックスから成る場合、入出力端子6は枠体12の一部として一体的に成形されてもよい。
このような本発明のパッケージは、入出力端子6を具備していることから、高周波信号の損失を最小限に抑え、良好な伝送特性を有するものとなるとともに、気密性に優れたものとすることができ、また多数の信号を入出力するための多数の線路導体3を備えた小型のものとすることができる。
そして、このようなパッケージの載置部11aに半導体素子(図示せず)を載置した後、半導体素子の電極と線路導体3とをボンディングワイヤ等の接続手段(図示せず)を介して接続し、パッケージの外側の線路導体3にFe−Ni−Co合金等の金属からなるリード端子5等をAgロウなどの導電性接着材を介して接合して、半導体素子と外部電気回路基板とを電気的に接続する。
次に、必要に応じて枠体12の上面にシールリング14を鉛(Pb)−錫(Sn)半田やAu−Sn半田等の低融点金属ロウ材やAg−Cuロウ材等の高融点金属ロウ材等により取着し、シールリング14の上面にFe−Ni−Co合金等から成る蓋体15を半田付けやシームウエルド法等により取着することにより、半導体素子がパッケージ内部に収納された製品としての半導体装置となる。
また、図5の実施の形態では枠体12の対向する側部にも入出力端子6を設けているが、必要に応じて他の側部に設けてもよく、または1つの側部に複数の入出力端子6を取り付けてもよい。この場合取付部13を1つの側部に複数設けて入出力端子6を並列的に複数取り付ければよい。
このような本発明の半導体装置は、上記本発明の入出力端子6を具備しているパッケージを備えていることから、高周波信号の伝送損失が少なく、気密性に優れた信頼性の高い高出力な半導体装置とすることができ、また多数の信号を入出力するための多数の線路導体3を備えた多機能なものとすることができる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。例えば、線路導体3となるメ
タライズ層には、Cu,Ag等の導電性に優れた金属が含まれていてもよい。線路導体3を伝送する高周波信号の伝送損失をさらに低減させ、高周波信号の伝送特性に優れたものとすることができる。
タライズ層には、Cu,Ag等の導電性に優れた金属が含まれていてもよい。線路導体3を伝送する高周波信号の伝送損失をさらに低減させ、高周波信号の伝送特性に優れたものとすることができる。
1:平板部
2:立壁部
3:線路導体
4:セラミック層
4a:先端
5:リード端子
6:入出力端子
11:基体
12:枠体
13:取付部
14:シールリング
15:蓋体
2:立壁部
3:線路導体
4:セラミック層
4a:先端
5:リード端子
6:入出力端子
11:基体
12:枠体
13:取付部
14:シールリング
15:蓋体
Claims (6)
- 上面に一辺から対向する他辺にかけて形成された複数の線路導体を有するセラミックスから成る平板部と、該平板部の上面に前記複数の線路導体の一部を間に挟んで接合されたセラミックスから成る直方体状の立壁部とを具備している入出力端子において、前記線路導体は、前記立壁部の壁面から前記線路導体の終端の途中までがセラミック層に覆われており、該セラミック層は、先端側の厚みが前記立壁部側の厚みよりも薄いことを特徴とする入出力端子。
- 前記セラミック層は、前記立壁部から一定幅で前記線路導体および前記線路導体の間の前記平板部の表面に形成されていることを特徴とする請求項1記載の入出力端子。
- 前記線路導体は、前記立壁部の一方側において他方側よりも大きな配線密度で配置されており、少なくとも配線密度の大きい側に前記セラミック層が形成されていることを特徴とする請求項1または2記載の入出力端子。
- 上面の中央部に半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に形成された貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項1乃至3のいずれか1つに記載の入出力端子とを具備していることを特徴とする半導体素子収納用パッケージ。
- 請求項4記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように取着された蓋体とを具備していることを特徴とする半導体装置。
- 請求項1乃至3のいずれか1つに記載の入出力端子の製造方法であって、前記平板部となるセラミックグリーンシートの上面に前記セラミック層となるセラミックペーストを所定形状に塗布し、次いで前記立壁部となるセラミックグリーンシートを前記セラミックペーストの上に積層して前記入出力端子となるセラミック積層体を作製し、その後該積層体を焼成することを特徴とする入出力端子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013111501A JP6042773B2 (ja) | 2013-05-28 | 2013-05-28 | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013111501A JP6042773B2 (ja) | 2013-05-28 | 2013-05-28 | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014232744A JP2014232744A (ja) | 2014-12-11 |
JP6042773B2 true JP6042773B2 (ja) | 2016-12-14 |
Family
ID=52125972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013111501A Active JP6042773B2 (ja) | 2013-05-28 | 2013-05-28 | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6042773B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0444251A (ja) * | 1990-06-07 | 1992-02-14 | Kyocera Corp | 半導体素子収納用パッケージの製造方法 |
JP4000093B2 (ja) * | 2003-05-29 | 2007-10-31 | 京セラ株式会社 | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 |
JP2004356391A (ja) * | 2003-05-29 | 2004-12-16 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
-
2013
- 2013-05-28 JP JP2013111501A patent/JP6042773B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014232744A (ja) | 2014-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5189597B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
US20110048796A1 (en) | Connector, Package Using the Same and Electronic Device | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
US9848491B2 (en) | Wiring board, electronic device, and electronic module | |
JP6791719B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP6408423B2 (ja) | パッケージおよび電子装置 | |
JP7145311B2 (ja) | 配線基板、電子部品用パッケージおよび電子装置 | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2007173629A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 | |
JP2005243970A (ja) | 複合回路基板 | |
JP4969522B2 (ja) | 電子素子キャリア | |
JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
JP4986500B2 (ja) | 積層基板、電子装置およびこれらの製造方法。 | |
JP6809813B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP4167576B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4127390B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5306497B2 (ja) | 電子素子キャリア | |
JP3981316B2 (ja) | 半導体素子収納用パッケージ | |
JP5865783B2 (ja) | 電子部品収納用容器および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6042773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |