JPH0444251A - 半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージの製造方法

Info

Publication number
JPH0444251A
JPH0444251A JP14947290A JP14947290A JPH0444251A JP H0444251 A JPH0444251 A JP H0444251A JP 14947290 A JP14947290 A JP 14947290A JP 14947290 A JP14947290 A JP 14947290A JP H0444251 A JPH0444251 A JP H0444251A
Authority
JP
Japan
Prior art keywords
ceramic green
green sheet
metal layer
semiconductor element
lower ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14947290A
Other languages
English (en)
Inventor
Hiroyuki Ichiki
市来 浩幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP14947290A priority Critical patent/JPH0444251A/ja
Publication of JPH0444251A publication Critical patent/JPH0444251A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子、特に半導体集積回路素子を収容す
るための半導体素子収納用パッケージの製造方法に関す
るものである。
(従来技術) 従来、半導体素子、特に半導体集積回路素子を収容する
ための半導体素子収納用パッケージは、第2図に示すよ
うにアルミナセラミック等の電気絶縁材料から成り、そ
の上面の略中央部に半導体素子24を収容するための凹
部及び該凹部周辺から底面外周部にかけて導出されたタ
ングステン(W)、モリブデン(MO)等の高融点金属
粉末から成る複数個の配線金属層22を有する絶縁基体
21と、蓋体23とから構成されており、絶縁基体21
の凹部底面に半導体素子24を取着固定し、半導体素子
24の各電極と配線金属層22とをポンディングワイヤ
25を介し電気的に接続するとともに絶縁基体21上面
に蓋体23をガラス、樹脂等の封止材により接合させ、
絶縁基体21と蓋体23とから成る容器内部に半導体素
子24を気密に封止することによって半導体装置となる
尚、前記半導体素子収納用パッケージは絶縁基体21の
配線金属層22にボンディングワイヤ25を強固に接続
するために、また配線金属層22の表面が酸化腐食され
るのを有効に防止するために、更には配線金属層22を
外部電気回路基板に半田等のロウ材を介し接続する際、
その接続を強固なものとするために配線金属層22の露
出する外表面には耐蝕性に優れ、且つ良導電性であるニ
ッケル(Ni)や金(Au)等から成る被覆層26がメ
ツキにより被着されている。
また前記従来の半導体素子収納用パッケージは通常、そ
の絶縁基体21か以下に述べる方法によって製作される
(i)まず上面に配線用金属層を有する下セラミックグ
リーンシートと、半導体素子を収容する凹部を形成する
ための貫通孔を存する上セラミックグリーンシートとを
準備する。
(ii)次に前記下セラミックグリーンシートの上面に
上セラミックグリーンシートをそのまま、即ち、上セラ
ミックグリーンシートに設けた貫通孔の打抜き開始面側
か上側となるようにして積層し、(ii)最後に前記積
層した上下セラミックグリーンシートを焼成し、上下セ
ラミックグリーンシートと配線用金属層とを焼結一体化
させ、これによって半導体素子収納用パッケージの絶縁
基体となる。
(発明が解決しようとする課題) しかし乍ら、この従来の半導体素子収納用パッケージの
製造方法においては、上セラミックグリーンシートに設
けられた貫通孔が上セラミックグリーンシートを打抜き
金型で打ち抜くことによって形成されており、該打抜き
金型を使用して上セラミックグリーンシートに貫通孔を
形成した場合、上セラミックグリーンシートの打抜き開
始面側と反対面側の貫通孔周辺に欠損部か形成されてし
まう。そのためこの上セラミックグリーンシートを下セ
ラミックグリーンシート上にそのまま積層し、即ち、上
セラミックグリーンシートに設けた貫通孔の打抜き開始
面側を上側として積層し、焼結−体化させて絶縁基体と
した場合、絶縁基体の上セラミックグリーンシートと下
セラミックグリーンシートの接合部に位置する部位に前
記上セラミックグリーンシートの貫通孔周辺に形成され
た欠損部により空隙(第3図にAとして示す)が形成さ
れてしまい、その結果、以下に述へる欠点が誘発される
即ち、 ■絶縁基体の配線金属層表面にニッケル及び金から成る
被覆層を順次、メツキにより被着させた場合、最初に施
すニッケルメッキのメツキ液が絶縁基体に形成された空
隙内に侵入残留し、その後に金メツキを施すと金の被覆
層が前記残留しているニッケルメッキ液により大きく広
がり、隣接する配線金属層間を短絡させて半導体素子収
納用パッケージとしての機能か喪失してしまう。
■絶縁基体に形成された空隙内の一部に大気中に含まれ
水分等が付着すると配線金属層表面に被着させた被覆層
に酸素濃度の相違に起因する隙間腐食作用か発生し、被
覆層に錆や変色を形成してしまう。
また前記錆は導電性で、且つ拡散し易いという性質を有
しているため前記錆の拡散により隣接する配線金属層間
が短絡し、その結果、半導体素子収納用パッケージとし
ての機能に支障か生じる等の欠点か誘発される。
(発明の目的) 本発明は上記欠点に鑑み案出されたものでその目的は、
絶縁基体に空隙か形成されるのを有効に防止し、配線金
属層間の短絡を皆無として内部に収容する半導体素子を
長期間にわたり正常、且つ安定に作動させることかでき
る半導体素子収納用パッケージの製造方法を提供するこ
とにある。
(課題を解決するための手段) 本発明の半導体素子収納用パッケージの製造方法は、上
面に配線用金属層を存する下セラミックグリーンシート
と、打抜き金型により打ち抜かれた貫通孔を有する上セ
ラミックグリーンシートとを準備し、 次に前記下セラミックグリーンシートの上面に上セラミ
ックグリーンシートを、該上セラミックグリーンシート
に設けた貫通孔の打抜き開始面側か下側となるようにし
て載置し、 最後に、前記積層した上下セラミックグリーンシートを
焼成し、焼結一体化することを特徴とするものである。
(実施例) 次に本発明の半導体素子収納用パッケージの製造方法を
第1図(a) (b) (c) (d)に示す工程図に
基づき説明する。
まず第1図(a)に示す如く、上セラミックグリーンシ
ートlaと下セラミックグリーンシー)1bを準備する
前記上下両セラミックグリーンシートla、 lbは、
例えばアルミナCAP 202)、シリカ(SiO□)
、マグネシア(MgO) 、カルシア(Cab)等のセ
ラミックス原料粉末に適当な有機溶剤、溶媒を添加混合
して泥漿物を作り、これを従来周知のドクターブレード
法によりシート状となすことによって形成される。
次に第1図(b)に示す如く、上セラミックグリーンシ
ーHaに半導体素子を収容する凹部を形成するための貫
通孔2を、また下セラミックグリーンシート1bの上面
に配線用金属層3を被着させる。
前記上セラミックグリーンシート1aの貫通孔2は上セ
ラミックグリーンシートlaを打抜き金型により打ち抜
くことによって形成され、具体的には穴を有する下パン
チと、柱状のピンが植設された上パンチとから構成され
る打抜き金型の上パンチと下パンチの間に上セラミック
グリーンシー)1aを配するとともに上パンチを該上バ
ンチに植設したピンが上セラミックグリーンシート1a
を貫通し、下パンチの穴内に挿入されるまで押圧移動さ
せることによって上セラミックグリーンシートIaの所
定位置に形成される。
尚、前記打抜き金型により上セラミックグリーンシート
1aに貫通孔2を形成する場合、打抜き金型の上パンチ
のピン下面が平坦であることから、該ピンの下面全面の
広い面積で上セラミックグリーンシーHaを押圧するこ
ととなり、通常、ピンが上セラミックグリーンシー)1
aの約7幅の厚みに挿入されたとき残りの上セラミック
グリーンシートlaが引きちぎられて貫通孔2が形成さ
れる。
そのため貫通孔2の打抜き開始面側と反対面側の貫通孔
2周辺には上セラミックグリーンシート1aの一部が引
きちぎられることによって欠損部Bか存在することとな
る。
ま゛た前記下セラミックグリーンシート1bの上面に被
着される配線用金属層3はタングステン(W)、モリブ
デン(Mo)、マンガン(Mn)等の高融点金属粉末か
ら成り、該タングステン、モリブデン等の高融点金属粉
末に適当な有機溶剤、溶媒を添加混合し金属ペーストを
作るとともにこれを従来周知のスクリーン印刷法等の厚
膜手法を採用することによって下セラミックグリーンシ
ート1bの上面に所定パターンに被着される。
次に第1図(C)に示す如く、下セラミックグリーンシ
ーHb上に上セラミックグリーンシート1aを、該上セ
ラミックグリーンシート1aに設けた貫通孔2の打抜き
開始面側が下側となるようにして積層し、これを上下よ
り加熱加圧して生積層体4を得るとともに生積層体4の
側面及び底面にタングステン等の高融点金属粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを従
来周知のスクリーン印刷法により被着させ、下セラミッ
クグリーンシーHb上面に設けた配線用金属層3を生積
層体4の底面にまで引き延ばす。
前記生積層体4は下セラミックグリーンシート1b上に
上セラミックグリーンシート1aを、該上セラミックグ
リーンシート1aに設けた貫通孔20打抜き開始面側が
下側となるようにして積層したことから上セラミックグ
リーンシートlaの貫通孔2周辺に形成された欠損部B
は上側となって、該欠損部Bが上セラミックグリーンシ
ート1aと下セラミックグリーンシートlbの接合部に
存在することはなく、これによって上下両セラミックグ
リーンシーHa、lbを密着接合させることができる。
前記生積層体4は次に還元雰囲気中、約1600℃の温
度で焼成され、上下セラミックグリーンシーHa、1b
と配線用金属層3とを焼結一体化させて第1図(d)に
示す如く、上面中央部に半導体素子を収容するための凹
部2a及び該凹部2a周辺から外部に導出する配線金属
層3aを有する半導体素子収納用パッケージの絶縁基体
4aとなる。
尚、前記上下両セラミックグリーンシートla。
1bを焼結一体化させて形成した絶縁基体4aは上セラ
ミックグリーンシート1aの貫通孔2周辺に形成された
欠損部Bか上セラミックグリーンシート1aの上側にあ
ることから絶縁基体4aの上セラミックグリーンシート
laと下セラミックグリーンシート1bの接合部に位置
する部位に前記欠損部Bに起因した空隙が形成されるこ
とはない。そのため絶縁基体4aに設けた配線金属層3
aの露出外表面に該配線金属層3aの酸化腐食を有効に
防止するために、或いは配線金属層3aを外部電気回路
基板に半田等のロウ材を介し接続する際、その接続を強
固なものとするためにニッケル及び金を順次、メツキし
被覆層5を被着させた場合、絶縁基体4a内には空隙が
存在しないことから最初に施すニッケルメッキのメツキ
液か絶縁基体4a内に残留し、これか後に施す金メツキ
の金の被覆層を大きく広がらせて隣接する配線金属層3
a間を短絡させることは一切なく、隣接する配線金属層
3aの各々を個々に電気的に独立させることか可能とな
る。
また前記絶縁基体3aに空隙の形成かないことから該空
隙内の一部に大気中に含まれる水分等か付着し、配線金
属層表面に被着させた被覆層5に酸素濃度の相違に起因
する隙間腐食作用を発生することはなく、該隙間腐食作
用によって被覆層5に変色や配線金属層3a間を短絡さ
せるような錆を発生することもない。
(発明の効果) かくして本発明の半導体素子収納用パッケージの製造方
法によれば、上面に配線用金属層を有する下セラミック
グリーンシート上に打抜き金型により打ち抜かれた貫通
孔を有する上セラミ・ツクグリーンシートを、該上セラ
ミックグリーンシートに設けた貫通孔の打抜き開始面側
が下側となるようにして載置したことから上セラミック
グリーンシートに貫通孔を打抜き金型で打ち抜く際に欠
損部か形成されたとしても該欠損部に起因した空隙が絶
縁基体内に形成されることは一切なく、その結果、絶縁
基体に設けた複数個の配線金属層表面にニッケル、金等
から成る被覆層を個々に電気的に独立して被着させるこ
とか可能となる。
また同時に絶縁基体内に空隙形成がないことから空隙内
に大気中に含まれる水分等が付着して配線金属層表面に
被着させた被覆層に酸素濃度の相違に起因する隙間腐食
作用か発生することもなく、該隙間腐食作用によって被
覆層に変色や配線金属層間を短絡させるような錆を発生
することもない。
【図面の簡単な説明】
第1図(a) (b) (c) (d)は本発明に係る
半導体素子収納用パッケージの製造方法を説明するため
の各工程毎の断面図、第2図は従来の半導体素子収納用
パッケージの断面図である。 la ・・・上セラミックグリーンシート1b ・・・
下セラミックグリーンシート2・・・・貫通孔 3・・・・配線用金属層

Claims (1)

    【特許請求の範囲】
  1.  上面に配線用金属層を有する下セラミックグリーンシ
    ートと、打抜き金型により打ち抜かれた貫通孔を有する
    上セラミックグリーンシートとを準備し、次に前記下セ
    ラミックグリーンシートの上面に上セラミックグリーン
    シートを、該上セラミックグリーンシートに設けた貫通
    孔の打抜き開始面側が下側となるようにして載置し、最
    後に、前記積層した上下セラミックグリーンシートを焼
    成し、焼結一体化することを特徴とする半導体素子収納
    用パッケージの製造方法。
JP14947290A 1990-06-07 1990-06-07 半導体素子収納用パッケージの製造方法 Pending JPH0444251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14947290A JPH0444251A (ja) 1990-06-07 1990-06-07 半導体素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14947290A JPH0444251A (ja) 1990-06-07 1990-06-07 半導体素子収納用パッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH0444251A true JPH0444251A (ja) 1992-02-14

Family

ID=15475889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14947290A Pending JPH0444251A (ja) 1990-06-07 1990-06-07 半導体素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH0444251A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8682240B2 (en) 2009-04-01 2014-03-25 Canon Kabushiki Kaisha Image forming apparatus
JP2014232744A (ja) * 2013-05-28 2014-12-11 京セラ株式会社 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP2016208014A (ja) * 2015-04-16 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド. 半導体素子パッケージ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8682240B2 (en) 2009-04-01 2014-03-25 Canon Kabushiki Kaisha Image forming apparatus
JP2014232744A (ja) * 2013-05-28 2014-12-11 京セラ株式会社 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP2016208014A (ja) * 2015-04-16 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド. 半導体素子パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
JP5409261B2 (ja) 電子部品搭載用基板の製造方法
JPH0444251A (ja) 半導体素子収納用パッケージの製造方法
JP2763446B2 (ja) 半導体素子収納用パッケージ
JP4711823B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP3716124B2 (ja) 半導体素子収納用パッケージ
JP3499061B2 (ja) 多層窒化アルミニウム回路基板
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP2948988B2 (ja) 電解メッキ方法
JP4355097B2 (ja) 配線基板の製造方法
JP2002198767A (ja) 圧電振動子収納用容器
JP2750232B2 (ja) 電子部品収納用パッケージ
JP2678489B2 (ja) 半導体素子収納用パッケージの製造方法
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JPS635238Y2 (ja)
JP2728583B2 (ja) 半導体素子収納用パッケージの製造方法
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JP4109391B2 (ja) 配線基板
JP2000340704A (ja) 半導体素子収納用パッケージ
JPH06140526A (ja) 半導体素子収納用パッケージの製造方法
JPH0677087A (ja) 積層コンデンサの製造方法