JP2912779B2 - 半導体素子収納用パッケージの製造方法 - Google Patents
半導体素子収納用パッケージの製造方法Info
- Publication number
- JP2912779B2 JP2912779B2 JP4317433A JP31743392A JP2912779B2 JP 2912779 B2 JP2912779 B2 JP 2912779B2 JP 4317433 A JP4317433 A JP 4317433A JP 31743392 A JP31743392 A JP 31743392A JP 2912779 B2 JP2912779 B2 JP 2912779B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- wiring layer
- semiconductor element
- metal layer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの製造方法に関するも
のである。
めの半導体素子収納用パッケージの製造方法に関するも
のである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩを収容す
るための半導体素子収納用パッケージは一般にアルミナ
セラミックス等の電気絶縁材料から成り、上面略中央部
に半導体素子を収容するための凹部及び該凹部周辺から
外周縁にかけて導出されるタングステン、モリブデン、
マンガン等の高融点金属粉末から成る多数のメタライズ
配線層を有する絶縁基体と、半導体素子を外部電気回路
に電気的に接続するために前記メタライズ配線層の一部
に銀ロウ等のロウ材を介して取着された外部リード端子
と、蓋体とから構成されており、絶縁基体の凹部底面に
半導体素子を樹脂、ガラス、半田等の接着材を介して取
着固定するとともに半導体素子の各電極をボンディング
ワイヤを介してメタライズ配線層に接続し、しかる後、
絶縁基体の上面に蓋体をガラス、樹脂、半田等の封止材
を介して接合させ、絶縁基体と蓋体とから成る容器内部
に半導体素子を気密に収容することによって最終製品と
しての半導体装置となる。
るための半導体素子収納用パッケージは一般にアルミナ
セラミックス等の電気絶縁材料から成り、上面略中央部
に半導体素子を収容するための凹部及び該凹部周辺から
外周縁にかけて導出されるタングステン、モリブデン、
マンガン等の高融点金属粉末から成る多数のメタライズ
配線層を有する絶縁基体と、半導体素子を外部電気回路
に電気的に接続するために前記メタライズ配線層の一部
に銀ロウ等のロウ材を介して取着された外部リード端子
と、蓋体とから構成されており、絶縁基体の凹部底面に
半導体素子を樹脂、ガラス、半田等の接着材を介して取
着固定するとともに半導体素子の各電極をボンディング
ワイヤを介してメタライズ配線層に接続し、しかる後、
絶縁基体の上面に蓋体をガラス、樹脂、半田等の封止材
を介して接合させ、絶縁基体と蓋体とから成る容器内部
に半導体素子を気密に収容することによって最終製品と
しての半導体装置となる。
【０００３】尚、前記外部リード端子は実質的にはメタ
ライズ配線層の一部から導出しているメタライズパッド
に銀ロウ等のロウ材を介して取着され、外部リード端子
はメタライズパッドを介してメタライズ配線層に電気的
に接続されている。
ライズ配線層の一部から導出しているメタライズパッド
に銀ロウ等のロウ材を介して取着され、外部リード端子
はメタライズパッドを介してメタライズ配線層に電気的
に接続されている。
【０００４】またかかる従来の半導体素子収納用パッケ
ージはその絶縁基体が通常、以下に述べる方法によって
製作されている。
ージはその絶縁基体が通常、以下に述べる方法によって
製作されている。
【０００５】即ち、 （１）先ず複数枚のシート状の生セラミック体を準備す
る （２）次に前記シート状の生セラミック体に適当な打ち
抜き加工を施してスルーホールを有する所定形状となす
とともに各生セラミック体の表面及びスルーホール内に
金属ペーストを印刷塗布し、メタライズ配線層用パター
ンを形成する。
る （２）次に前記シート状の生セラミック体に適当な打ち
抜き加工を施してスルーホールを有する所定形状となす
とともに各生セラミック体の表面及びスルーホール内に
金属ペーストを印刷塗布し、メタライズ配線層用パター
ンを形成する。
【０００６】（３）次に前記複数枚の生セラミック体を
積層し、生セラミック積層体となすとともに該生セラミ
ック積層体を還元雰囲気中約１６００℃の温度で焼成
し、セラミックスと金属ペーストとを焼結一体化させて
独立した多数のメタライズ配線層を有するセラミック焼
結体を得る （４）最後に前記セラミック焼結体に形成したメタライ
ズ配線層の一部をメタライズパッドとして、該メタライ
ズパッドに外部リード端子を間に銀ロウ材を挟んで載置
し、しかる後、前記ロウ材を約９００℃の温度で加熱溶
融させ、外部リード端子をメタライズパッドにロウ付け
することによって半導体素子収納用パッケージに使用さ
れる絶縁基体が完成する。
積層し、生セラミック積層体となすとともに該生セラミ
ック積層体を還元雰囲気中約１６００℃の温度で焼成
し、セラミックスと金属ペーストとを焼結一体化させて
独立した多数のメタライズ配線層を有するセラミック焼
結体を得る （４）最後に前記セラミック焼結体に形成したメタライ
ズ配線層の一部をメタライズパッドとして、該メタライ
ズパッドに外部リード端子を間に銀ロウ材を挟んで載置
し、しかる後、前記ロウ材を約９００℃の温度で加熱溶
融させ、外部リード端子をメタライズパッドにロウ付け
することによって半導体素子収納用パッケージに使用さ
れる絶縁基体が完成する。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージの製造方法によれば、
生セラミック積層体を焼成してメタライズ配線層を有す
るセラミック焼結体を得る際、生セラミック積層体がセ
ラミック焼結体となるときに不均一な焼成収縮が発生し
てセラミック焼結体のメタライズ配線層の形成位置に誤
差が生じてしまい、その結果、メタライズ配線層の一部
をメタライズパッドとして外部リード端子をロウ付けす
る場合、外部リード端子とメタライズパッドとの位置が
合わず、外部リード端子をメタライズパットに正確、且
つ強固に取着させることが困難となる欠点を有してい
た。
来の半導体素子収納用パッケージの製造方法によれば、
生セラミック積層体を焼成してメタライズ配線層を有す
るセラミック焼結体を得る際、生セラミック積層体がセ
ラミック焼結体となるときに不均一な焼成収縮が発生し
てセラミック焼結体のメタライズ配線層の形成位置に誤
差が生じてしまい、その結果、メタライズ配線層の一部
をメタライズパッドとして外部リード端子をロウ付けす
る場合、外部リード端子とメタライズパッドとの位置が
合わず、外部リード端子をメタライズパットに正確、且
つ強固に取着させることが困難となる欠点を有してい
た。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
でその目的は、セラミック焼結体の所定位置にメタライ
ズパッドを正確に形成し、該メタライズパッドに外部リ
ード端子を正確、且つ強固に取着することができる半導
体素子収納用パッケージの製造方法を提供することにあ
る。
でその目的は、セラミック焼結体の所定位置にメタライ
ズパッドを正確に形成し、該メタライズパッドに外部リ
ード端子を正確、且つ強固に取着することができる半導
体素子収納用パッケージの製造方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明はメタライズ配線
層と該メタライズ配線層から導出され外部リード端子が
ロウ付けされるメタライズパッドを有する絶縁基体と蓋
体とから成り、内部に半導体素子を収容するための空所
を有する半導体素子収納用パッケージであって、前記絶
縁基体が下記（１）乃至（４）の工程により形成されて
いることを特徴とするものである。 （１）複数枚の生セラミック体を準備するとともに各生
セラミック体に金属ペーストを印刷塗布することによっ
て多数個の独立するメタライズ配線層用パターンもしく
はメタライズパッドとなる帯状のメタライズ金属層用パ
ターンを形成する工程と（２）前記各生セラミック体を
各メタライズ配線層用パターンとメタライズ金属層用パ
ターンとが接触するようにして積層し、セラミック積層
体を得るとともにこれを焼成して多数個の独立するメタ
ライズ配線層及び帯状のメタライズ金属層を有するセラ
ミック焼成体を得る工程と（３）前記メタライズ金属層
を所定間隔で研削除去し、多数の独立したメタライズパ
ッドを形成するとともに各メタライズパッドを各メタラ
イズ配線層の個々に電気的に接続させる工程と（４）前
記メタライズパッドに外部リード端子をロウ付けする工
程
層と該メタライズ配線層から導出され外部リード端子が
ロウ付けされるメタライズパッドを有する絶縁基体と蓋
体とから成り、内部に半導体素子を収容するための空所
を有する半導体素子収納用パッケージであって、前記絶
縁基体が下記（１）乃至（４）の工程により形成されて
いることを特徴とするものである。 （１）複数枚の生セラミック体を準備するとともに各生
セラミック体に金属ペーストを印刷塗布することによっ
て多数個の独立するメタライズ配線層用パターンもしく
はメタライズパッドとなる帯状のメタライズ金属層用パ
ターンを形成する工程と（２）前記各生セラミック体を
各メタライズ配線層用パターンとメタライズ金属層用パ
ターンとが接触するようにして積層し、セラミック積層
体を得るとともにこれを焼成して多数個の独立するメタ
ライズ配線層及び帯状のメタライズ金属層を有するセラ
ミック焼成体を得る工程と（３）前記メタライズ金属層
を所定間隔で研削除去し、多数の独立したメタライズパ
ッドを形成するとともに各メタライズパッドを各メタラ
イズ配線層の個々に電気的に接続させる工程と（４）前
記メタライズパッドに外部リード端子をロウ付けする工
程
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の製造方法によって製作される半導体
素子収納用パッケージの一実施例を示し、１は絶縁基
体、２は蓋体である。この絶縁基体１と蓋体２とで半導
体素子４を収容するための容器３が構成される。
る。図１は本発明の製造方法によって製作される半導体
素子収納用パッケージの一実施例を示し、１は絶縁基
体、２は蓋体である。この絶縁基体１と蓋体２とで半導
体素子４を収容するための容器３が構成される。
【００１１】前記絶縁基体１は、概ね四角形の板状の部
材であり、酸化アルミニウム質焼結体、ムライト質焼結
体、窒化アルミニウム質焼結体、炭化珪素質焼結体等の
電気絶縁材料から形成されている。
材であり、酸化アルミニウム質焼結体、ムライト質焼結
体、窒化アルミニウム質焼結体、炭化珪素質焼結体等の
電気絶縁材料から形成されている。
【００１２】前記絶縁基体１の上面中央部には半導体素
子４を収容するための凹部1aが形成されており、該凹部
1aの底面には半導体素子４がガラス、樹脂、半田等の接
着材を介して取着固定される。
子４を収容するための凹部1aが形成されており、該凹部
1aの底面には半導体素子４がガラス、樹脂、半田等の接
着材を介して取着固定される。
【００１３】また前記絶縁基体１はその凹部1a周辺から
外周部にかけて導出する多数の電気的に独立したメタラ
イズ配線層５が被着形成されており、該メタライズ配線
層５の凹部1a周辺部位には半導体素子４の各電極がボン
ディングワイヤー６を介して電気的に接続され、また絶
縁基体１の外周部に導出する部位は絶縁基体１の上面に
形成したメタライズパッド８に電気的に接続され、該メ
タライズパッド８には外部電気回路と接続される外部リ
ード端子７が銀ロウ等のロウ材９を介して取着されてい
る。
外周部にかけて導出する多数の電気的に独立したメタラ
イズ配線層５が被着形成されており、該メタライズ配線
層５の凹部1a周辺部位には半導体素子４の各電極がボン
ディングワイヤー６を介して電気的に接続され、また絶
縁基体１の外周部に導出する部位は絶縁基体１の上面に
形成したメタライズパッド８に電気的に接続され、該メ
タライズパッド８には外部電気回路と接続される外部リ
ード端子７が銀ロウ等のロウ材９を介して取着されてい
る。
【００１４】更に、前記絶縁基体１の上面には凹部1aを
覆うようにして金属やセラミックスから成る蓋体２がガ
ラス、樹脂、半田等の封止材を介して接合され、これに
よって絶縁基体１と蓋体２とから成る容器３内部に半導
体素子４が気密に封止されることとなる。
覆うようにして金属やセラミックスから成る蓋体２がガ
ラス、樹脂、半田等の封止材を介して接合され、これに
よって絶縁基体１と蓋体２とから成る容器３内部に半導
体素子４が気密に封止されることとなる。
【００１５】次に、本発明に係る半導体素子収納用パッ
ケージの絶縁基体の製造方法について図２乃至図５に基
づき説明する。先ず、図２（ａ）（ｂ）に示すように３
枚のシート状の生セラミック体１ａ、１ｂ、１ｃを準備
する。
ケージの絶縁基体の製造方法について図２乃至図５に基
づき説明する。先ず、図２（ａ）（ｂ）に示すように３
枚のシート状の生セラミック体１ａ、１ｂ、１ｃを準備
する。
【００１６】前記各シート状の生セラミック体１ａ、１
ｂ、１ｃはそれぞれ外周寸法が略同一の概ね矩形状であ
り、生セラミック体１ｂにはその中央部に略矩形状の開
口Ｌが形成されており、また生セラミック体１ｃにはそ
の中央部に略矩形状の開口Ｍ及び外周部に多数のスルー
ホールＮが形成されている。
ｂ、１ｃはそれぞれ外周寸法が略同一の概ね矩形状であ
り、生セラミック体１ｂにはその中央部に略矩形状の開
口Ｌが形成されており、また生セラミック体１ｃにはそ
の中央部に略矩形状の開口Ｍ及び外周部に多数のスルー
ホールＮが形成されている。
【００１７】前記各生セラミック体１ａ、１ｂ、１ｃは
例えば、アルミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カル
シア(CaO) 、マグネシア(MgO) 等の原料粉末に適当なバ
インダー、有機溶剤を添加混合して泥漿状となすととも
にこれを従来周知のドクターブレード法やカレンダーロ
ール法等を採用することによってシート状に成形ことに
よって製作される。
例えば、アルミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カル
シア(CaO) 、マグネシア(MgO) 等の原料粉末に適当なバ
インダー、有機溶剤を添加混合して泥漿状となすととも
にこれを従来周知のドクターブレード法やカレンダーロ
ール法等を採用することによってシート状に成形ことに
よって製作される。
【００１８】また前記生セラミック体１ｂの開口Ｌ、生
セラミック体１ｃの開口Ｍ及び多数のスルーホールＮは
各生セラミック体１ｂ、１ｃにそれぞれ従来周知の打ち
抜き加工法を施すことによって所定形状に形成される。
セラミック体１ｃの開口Ｍ及び多数のスルーホールＮは
各生セラミック体１ｂ、１ｃにそれぞれ従来周知の打ち
抜き加工法を施すことによって所定形状に形成される。
【００１９】次に前記生セラミック体１ｂの上面に多数
個の独立するメタライズ配線層用パターン５ａを、生セ
ラミック体１ｃの上面に複数のスルーホールＮを覆うよ
うにして帯状のメタライズ金属層用パターンＸａを形成
する。
個の独立するメタライズ配線層用パターン５ａを、生セ
ラミック体１ｃの上面に複数のスルーホールＮを覆うよ
うにして帯状のメタライズ金属層用パターンＸａを形成
する。
【００２０】前記メタライズ配線層用パターン５ａ及び
メタライズ金属層用パターンＸａはタングステン、モリ
ブデン、マンガン等の高融点金属粉末に適当なバインダ
ー、溶剤を添加混合することによって得た金属ペースト
を生セラミック体１ｂ、１ｃの上面に従来周知のスクリ
ーン印刷法を採用し、所定パターンに印刷塗布すること
によって形成される。
メタライズ金属層用パターンＸａはタングステン、モリ
ブデン、マンガン等の高融点金属粉末に適当なバインダ
ー、溶剤を添加混合することによって得た金属ペースト
を生セラミック体１ｂ、１ｃの上面に従来周知のスクリ
ーン印刷法を採用し、所定パターンに印刷塗布すること
によって形成される。
【００２１】また前記生セラミック体１ｃに設けた複数
のスルーホールＮ内にはタングステン、モリブデン、マ
ンガン等の高融点金属粉末に適当なバインダー、溶剤を
添加混合することによって得た金属ペーストが吸引法や
圧入法により充填され、これによってメタライズ金属層
用パターンＸａの一部が生セラミック体１ｃの下面に導
出されている。
のスルーホールＮ内にはタングステン、モリブデン、マ
ンガン等の高融点金属粉末に適当なバインダー、溶剤を
添加混合することによって得た金属ペーストが吸引法や
圧入法により充填され、これによってメタライズ金属層
用パターンＸａの一部が生セラミック体１ｃの下面に導
出されている。
【００２２】次に前記各生セラミック体１ａ、１ｂ、１
ｃを各メタライズ配線層用パターン５ａとメタライズ金
属層用パターンＸａとが接触するようにして上下に積層
し、生セラミック積層体となすとともにこれを還元雰囲
気中、約１６００℃の温度で焼成して、図３に示す如
く、多数個の独立するメタライズ配線層５及び帯状のメ
タライズ金属層Ｘを有するセラミック焼成体１０を得
る。
ｃを各メタライズ配線層用パターン５ａとメタライズ金
属層用パターンＸａとが接触するようにして上下に積層
し、生セラミック積層体となすとともにこれを還元雰囲
気中、約１６００℃の温度で焼成して、図３に示す如
く、多数個の独立するメタライズ配線層５及び帯状のメ
タライズ金属層Ｘを有するセラミック焼成体１０を得
る。
【００２３】次に前記セラミック焼結体１０のメタライ
ズ金属層Ｘを図３に示す如く、仮想線Ｙ１、Ｙ２で複数
の区画に分割するとともに該仮想線Ｙ１、Ｙ２で囲まれ
る領域Ｙ（斜線で示す部位）を例えばダイヤモンド砥石
を用いた機械的研削法により研削除去し、図４に示す如
く多数の独立したメタライズパッド８を形成する。
ズ金属層Ｘを図３に示す如く、仮想線Ｙ１、Ｙ２で複数
の区画に分割するとともに該仮想線Ｙ１、Ｙ２で囲まれ
る領域Ｙ（斜線で示す部位）を例えばダイヤモンド砥石
を用いた機械的研削法により研削除去し、図４に示す如
く多数の独立したメタライズパッド８を形成する。
【００２４】前記セラミック焼結体１０のメタライズ金
属層Ｘに形成する仮想線Ｙ１、Ｙ２は生セラミック体１
ｃに設けた複数のスルーホールＮの隣接スルーホールＮ
間に対応する部位に形成され、これによって仮想線Ｙ
１、Ｙ２で囲まれる領域Ｙを研削除去して形成される多
数の独立したメタライズパッド８はその各々がスルーホ
ールＮを介して各メタライズ配線層５に電気的に接続さ
れることとなる。
属層Ｘに形成する仮想線Ｙ１、Ｙ２は生セラミック体１
ｃに設けた複数のスルーホールＮの隣接スルーホールＮ
間に対応する部位に形成され、これによって仮想線Ｙ
１、Ｙ２で囲まれる領域Ｙを研削除去して形成される多
数の独立したメタライズパッド８はその各々がスルーホ
ールＮを介して各メタライズ配線層５に電気的に接続さ
れることとなる。
【００２５】また前記セラミック焼結体に形成したメタ
ライズパッド８は生セラミック積層体を焼成してセラミ
ック焼結体１０となした後、帯状のメタライズ金属層Ｘ
を所定間隔に研削除去することによって形成されるた
め、その形成位置はセラミック焼結体１０の焼成収縮の
ばらつきによる影響を受けることが一切無く、所定の位
置に正確に形成することが可能となる。
ライズパッド８は生セラミック積層体を焼成してセラミ
ック焼結体１０となした後、帯状のメタライズ金属層Ｘ
を所定間隔に研削除去することによって形成されるた
め、その形成位置はセラミック焼結体１０の焼成収縮の
ばらつきによる影響を受けることが一切無く、所定の位
置に正確に形成することが可能となる。
【００２６】そして前記メタライズ配線層５及びメタラ
イズパッド８を有するセラミック焼結体１０はメタライ
ズパッド８に外部リード端子７が銀ロウ等のロウ材９を
介しロウ付けされることによって図５（ａ）、図５
（ｂ）に示す如く、製品としての絶縁基体１となる。
イズパッド８を有するセラミック焼結体１０はメタライ
ズパッド８に外部リード端子７が銀ロウ等のロウ材９を
介しロウ付けされることによって図５（ａ）、図５
（ｂ）に示す如く、製品としての絶縁基体１となる。
【００２７】前記メタライズパッド８への外部リード端
子７の取着は、メタライズパッド８上に外部リード端子
７の一端を間にシート状の銀ロウ材９を挟んで載置させ
るとともにこれを約９００℃の温度に加熱し、ロウ材９
を溶融させることによって行われる。
子７の取着は、メタライズパッド８上に外部リード端子
７の一端を間にシート状の銀ロウ材９を挟んで載置させ
るとともにこれを約９００℃の温度に加熱し、ロウ材９
を溶融させることによって行われる。
【００２８】尚、前記メタライズパッド８はその露出す
る表面にニッケル、金等の耐食性に優れ、且つロウ材と
濡れ性の良い金属を従来周知のメッキ法により１．０乃
至２０．０μｍの厚みに層着させておくとメタライズパ
ッド８が酸化腐食するのを有効に防止することができる
とともにメタライズパッド８と外部リード端子７とのロ
ウ付け取着を確実強固となすことができる。従って、前
記メタライズパッド８はその露出する表面にニッケル、
金等から成る耐食性に優れ、且つロウ材と濡れ性の良い
金属を１．０乃至２０．０μｍの厚みに層着させておく
ことが好ましい。
る表面にニッケル、金等の耐食性に優れ、且つロウ材と
濡れ性の良い金属を従来周知のメッキ法により１．０乃
至２０．０μｍの厚みに層着させておくとメタライズパ
ッド８が酸化腐食するのを有効に防止することができる
とともにメタライズパッド８と外部リード端子７とのロ
ウ付け取着を確実強固となすことができる。従って、前
記メタライズパッド８はその露出する表面にニッケル、
金等から成る耐食性に優れ、且つロウ材と濡れ性の良い
金属を１．０乃至２０．０μｍの厚みに層着させておく
ことが好ましい。
【００２９】また、同時に前記外部リード端子７の表面
にもニッケル、金等の耐食性に優れ、良導電性で且つロ
ウ材と濡れ性が良い金属をメッキ法により１．０乃至２
０．０μｍの厚みに層着させておくと外部リード端子７
の酸化腐食を有効に防止することができるとともに外部
リード端子７を外部電気回路に半田等を介して強固に電
気的接続することができる。従って、前記外部リード端
子７はその表面にニッケル、金等の金属をメッキ法によ
り１．０乃至２０．０μｍの厚みに層着させておくこと
が好ましい。
にもニッケル、金等の耐食性に優れ、良導電性で且つロ
ウ材と濡れ性が良い金属をメッキ法により１．０乃至２
０．０μｍの厚みに層着させておくと外部リード端子７
の酸化腐食を有効に防止することができるとともに外部
リード端子７を外部電気回路に半田等を介して強固に電
気的接続することができる。従って、前記外部リード端
子７はその表面にニッケル、金等の金属をメッキ法によ
り１．０乃至２０．０μｍの厚みに層着させておくこと
が好ましい。
【００３０】更に、本発明は上述の実施例に限定される
ものではなく本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では外部リ
ード端子が取着されるメタライズパッドをセラミック焼
結体の上面に設けたもので説明したが、メタライズパッ
ドをセラミック焼結体の側面や底面に設けるものにも適
用可能であり、またセラミック焼結体も３枚の生セラミ
ック体を積層し焼成することによって製作されるものに
限定されず、２枚や４枚以上の生セラミック体を積層し
焼成して製作してもよい。
ものではなく本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では外部リ
ード端子が取着されるメタライズパッドをセラミック焼
結体の上面に設けたもので説明したが、メタライズパッ
ドをセラミック焼結体の側面や底面に設けるものにも適
用可能であり、またセラミック焼結体も３枚の生セラミ
ック体を積層し焼成することによって製作されるものに
限定されず、２枚や４枚以上の生セラミック体を積層し
焼成して製作してもよい。
【００３１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、セラミック焼結体に被着形成した帯状のメタラ
イズ金属層を所定間隔で研削除去することによって独立
する多数個のメタライズパッドを形成したことから、メ
タライズパッドをセラミック焼結体の所定位置に極めて
正確に形成することができ、その結果、メタライズパッ
ドに外部リード端子を正確、且つ確実に取着することが
可能となる。
よれば、セラミック焼結体に被着形成した帯状のメタラ
イズ金属層を所定間隔で研削除去することによって独立
する多数個のメタライズパッドを形成したことから、メ
タライズパッドをセラミック焼結体の所定位置に極めて
正確に形成することができ、その結果、メタライズパッ
ドに外部リード端子を正確、且つ確実に取着することが
可能となる。
【図１】本発明の製造方法によって製造される半導体素
子収納用パッケージの一実施例を示す断面図である。
子収納用パッケージの一実施例を示す断面図である。
【図２】（ａ）（ｂ）は本発明の半導体素子収納用パッ
ケージの製造方法を説明するための図であり、（ａ）は
斜視図、（ｂ）は断面図である。
ケージの製造方法を説明するための図であり、（ａ）は
斜視図、（ｂ）は断面図である。
【図３】（ａ）（ｂ）は本発明の半導体素子収納用パッ
ケージの製造方法を説明するための図であり、（ａ）は
斜視図、（ｂ）は断面図である。
ケージの製造方法を説明するための図であり、（ａ）は
斜視図、（ｂ）は断面図である。
【図４】（ａ）（ｂ）は本発明の半導体素子収納用パッ
ケージの製造方法を説明するための図であり、（ａ）は
斜視図、（ｂ）は断面図である。
ケージの製造方法を説明するための図であり、（ａ）は
斜視図、（ｂ）は断面図である。
【図５】（ａ）（ｂ）は本発明の半導体素子収納用パッ
ケージの製造方法を説明するための図であり、（ａ）は
斜視図、（ｂ）は断面図である。
ケージの製造方法を説明するための図であり、（ａ）は
斜視図、（ｂ）は断面図である。
１・・・絶縁基体 ５・・・メタライズ配線層 ５ａ・・メタライズ配線層パターン ７・・・外部リード端子 ８・・・メタライズパッド ９・・・ロウ材 Ｘ・・・メタライズ金属層 Ｘａ・・メタライズ金属層用パターン
Claims (1)
- 【請求項１】メタライズ配線層と該メタライズ配線層か
ら導出された外部リード端子がロウ付けされるメタライ
ズパッドを有する絶縁基体と蓋体とから成り、内部に半
導体素子を収容するための空所を有する半導体素子収納
用パッケージの前記絶縁基体が下記（１）乃至（４）の
工程により形成されていることを特徴とする半導体素子
収納用パッケージの製造方法。 （１）複数枚の生セラミック体を準備するとともに各生
セラミック体に金属ペーストを所定形状に印刷塗布する
ことによって独立したメタライズ配線層用パターンもし
くはメタライズパッドとする帯状のメタライズ金属層用
パターンを形成する工程と、 （２）前記各生セラミック体同士を各メタライズ配線層
用パターンとメタライズ金属層用パターンとが当接する
ようにして積層したセラミック積層体を焼成して多数個
の独立するメタライズ配線層及び帯状のメタライズ金属
層を有するセラミック焼成体を得る工程と、 （３）前記メタライズ金属層を所定間隔で研削除去して
多数の独立したメタライズパッドを形成するとともに各
メタライズパッドを各メタライズ配線層の個々に電気的
に接続させる工程と、 （４）前記メタライズパッドに外部リード端子をロウ付
けする工程
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4317433A JP2912779B2 (ja) | 1992-11-26 | 1992-11-26 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4317433A JP2912779B2 (ja) | 1992-11-26 | 1992-11-26 | 半導体素子収納用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163741A JPH06163741A (ja) | 1994-06-10 |
| JP2912779B2 true JP2912779B2 (ja) | 1999-06-28 |
Family
ID=18088169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4317433A Expired - Fee Related JP2912779B2 (ja) | 1992-11-26 | 1992-11-26 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2912779B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2594762B2 (ja) * | 1994-08-16 | 1997-03-26 | 九州日本電気株式会社 | フラットパッケージ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833706B2 (ja) * | 1978-07-25 | 1983-07-21 | 三菱電機株式会社 | 半導体の製造方法 |
| JPS60182751A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 回路基板の配線パタ−ン形成方法 |
-
1992
- 1992-11-26 JP JP4317433A patent/JP2912779B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163741A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP3556567B2 (ja) | 電子部品収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728583B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3346655B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JP2887243B2 (ja) | 電子部品収納用容器の製造方法 | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JPH053273A (ja) | 半導体素子収納用パツケージの製造方法 | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2789369B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH10107240A (ja) | イメージセンサー素子収納用パッケージ | |
| JP4331957B2 (ja) | 圧電振動子収納用パッケージ | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0677087A (ja) | 積層コンデンサの製造方法 | |
| JP2000340704A (ja) | 半導体素子収納用パッケージ | |
| JPH0685137A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH08148630A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |