JP3873145B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3873145B2 JP3873145B2 JP14869299A JP14869299A JP3873145B2 JP 3873145 B2 JP3873145 B2 JP 3873145B2 JP 14869299 A JP14869299 A JP 14869299A JP 14869299 A JP14869299 A JP 14869299A JP 3873145 B2 JP3873145 B2 JP 3873145B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing region
- semiconductor element
- conductor layer
- package
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Die Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージとして、図4に斜視図で、図5に断面図で示すように、酸化アルミニウム質焼結体等のセラミックスから成り、上面に半導体素子13が搭載される搭載部11aを有するとともに、この搭載部11aの周囲からビアホールを介して下面に導出し、さらに側面に延出する複数個のメタライズ導体層15を有する絶縁基体11と、この絶縁基体11の上面に接合され、半導体素子13を封止する金属製の蓋体12とから成る半導体素子収納用パッケージが知られている。
【0003】
このような半導体素子収納用パッケージにおいては、絶縁基体11の上面に搭載部11aを取り囲むようにして枠状の封止領域11bが設けられており、この封止領域11bには封止用のメタライズ金属層17が被着されている。そして、封止用のメタライズ金属層17に金属製の蓋体12を金−錫合金等の低融点ろう材16を介してろう付けすることにより絶縁基体11と蓋体12とが接合される。
【0004】
また、メタライズ導体層15のうち、接地用のメタライズ導体層15aがメタライズ金属層17に電気的に接続されており、これにより、蓋体12をろう材16を介してメタライズ金属層17に接合すると、蓋体12が接地電位に接続されて半導体素子13に対する電磁的シールドとして機能するようになっている。
【0005】
【発明が解決しようとする課題】
ところが、金−錫合金から成るろう材は、金を約80重量%程度含み高価であるという問題点、およびその溶融温度が約280 ℃程度と高く、絶縁基体と蓋体とを接合する際にパッケージ内部の半導体素子に対する熱負荷が大きいという問題点があった。
【0006】
そこで、金−錫合金から成るろう材に代えて、例えば銀−エポキシ樹脂等の導電性接着剤により絶縁基体の封止領域に被着されたメタライズ金属層と金属製の蓋体とを接合することが考えられる。この導電性接着剤によれば、銀は金と比較して安価であり、またエポキシ樹脂は100 〜150 ℃程度の温度で熱硬化するので、絶縁基体と蓋体とを接合する際にパッケージの内部の半導体素子に対する熱負荷が小さいという利点がある。
【0007】
しかしながら、絶縁基体の封止領域に被着させたメタライズ金属層は、その酸化腐食を防止するために一般的にはその表面にニッケルめっき層および金めっき層が順次被着されており、エポキシ樹脂はこのような表面にニッケルめっき層および金めっき層が被着されたメタライズ金属層に対する接着力が劣ることから、半導体素子が作動時に発生する熱等が絶縁基体と金属製の蓋体との両者に印加されると、この両者の熱膨張係数の相違に起因して熱応力が発生し、これが両者間に繰り返し印加されると銀−エポキシ樹脂から成る導電性接着材とメタライズ金属層との間に剥離が発生し、その結果、半導体素子の封止が不完全なものとなり、内部に収容する半導体素子を長期間にわたり、安定かつ正常に作動させることができなくなるという問題点を招来する。
【0008】
本発明はかかる従来の問題点に鑑み案出されたものであり、その目的は、絶縁基体と金属製の蓋体とを銀−エポキシ樹脂等の安価でかつ低温封止が可能な導電性接着剤を使って強固に接合し、かつ接地用メタライズ導体層と金属製の蓋体とを電気的に良好に接続することが可能な半導体素子収納用パッケージを提供することにある。
【0009】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、セラミックスから成る絶縁基体の上面に、半導体素子が搭載される搭載部および該搭載部を取り囲む枠状の封止領域ならびに該封止領域の一部に配設された接地用メタライズ導体層を有し、金属製の蓋体が前記封止領域に前記半導体素子を覆うようにして導電性接着剤により接合され、前記半導体素子を封止するとともに前記接地用メタライズ導体層に電気的に接続される半導体素子収納用パッケージであって、前記接地用メタライズ導体層は前記絶縁基体の側面に延出しており、前記封止領域の上面に、前記接地用メタライズ導体層の一部を前記封止領域内に露出させる狭幅部を設けた枠状のセラミック厚膜を被着させており、前記狭幅部は前記セラミック厚膜の外周側を切り欠き状に除いて設けられていることを特徴とするものである。
【0010】
本発明の半導体素子収納用パッケージによれば、封止領域の上面に枠状のセラミック厚膜を、接地用メタライズ導体層の一部を封止領域内に露出させる狭幅部を設けて被着していることから、このセラミック厚膜と蓋体とを導電性接着剤により極めて強固に接合することができるとともに、封止領域内に露出した接地用メタライズ導体層に金属製の蓋体を導電性接着剤により電気的に良好に接続させることができる。
【0011】
【発明の実施の形態】
以下、本発明の半導体素子収納用パッケージを添付の図面を基に詳細に説明する。
【0012】
図1は本発明の半導体素子収納用パッケージの実施の形態の一例を示す斜視図であり、図2は図1に示す半導体素子収納用パッケージの断面図である。本発明の半導体素子収納用パッケージは、絶縁基体1と金属製の蓋体2とから主に構成されており、これらの間に半導体素子3を封止するようになっている。
【0013】
絶縁基体1は、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミックス材料から成る略四角形の平板であり、搭載される半導体素子3を支持するための支持部材として機能する。
【0014】
絶縁基体1は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・溶剤を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法を採用することによってシート状となすことによりセラミックグリーンシートを得、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに必要に応じて複数枚を積層して生セラミック積層体となし、最後にこの生セラミック体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
【0015】
絶縁基体1の上面中央部には半導体素子3を搭載するための搭載部1aが形成されている。搭載部1aには、メタライズ金属層4が被着されており、このメタライズ金属層4の上に半導体素子3が例えば銀−エポキシ樹脂等の導電性接着剤(図示せず)を介して接着固定される。
【0016】
メタライズ金属層4は、半導体素子3の下面を所定の接地電位に接続するために設けられているものであり、後述するメタライズ配線導体5のうち、接地用メタライズ配線導体5aにスルーホールやビアホール等の貫通導体を介して電気的に接続されている。
【0017】
また、絶縁基体1の搭載部1aの周辺には半導体素子3の各電極(接地電極・電源電極・信号電極)に電気的に接続される複数のメタライズ導体層5が導出されており、このメタライズ導体層5には、半導体素子3の各電極がボンディングワイヤ8を介して接続される。
【0018】
メタライズ導体層5は、半導体素子3の電極を外部の電気回路に接続するための導電路として機能し、搭載部1aの周辺から絶縁基体1を上下に貫通する貫通導体(図示せず)を介して絶縁基体1の下面に導出され、そこから絶縁基体1の側面にまで延出している。そして、メタライズ導体層5の絶縁基体1の下面部位および側面部位は、外部接続用の端子として機能し、例えば半田を介して外部電気回路基板の配線導体に電気的に接続される。
【0019】
これらのメタライズ金属層4およびメタライズ導体層5は、いずれもタングステンやモリブデン・銅・銀・銀−パラジウム・モリブデン−マンガン等の金属粉末メタライズから成り、例えばタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに従来周知のスクリーン印刷法を採用して所定のパターンに印刷塗布し、これをセラミックグリーンシートとともに焼成することによって、絶縁基体1の所定位置に所定のパターンに被着形成される。
【0020】
なお、これらのメタライズ金属層4およびメタライズ導体層5の露出表面には、ニッケルめっき層および金めっき層を順次被着させておくとよい。これによって、メタライズ金属層4やメタライズ導体層5の酸化腐食が有効に防止されるとともにメタライズ導体層5とボンディングワイヤ8との接続およびメタライズ導体層5と外部電気回路基板の配線導体との接続を容易かつ強固なものとすることができる。
【0021】
また、絶縁基体1の上面外周部には、搭載部1aを取り囲むようにして、幅が0.5 〜5mm程度の四角枠状の封止領域1bが設けられている。
【0022】
封止領域1bは、蓋体2を絶縁基体1に接合するための領域であり、この封止領域1b上に金属製の蓋体2が導電性接着剤6を介して接合される。
【0023】
この封止領域1bにはその一部に接地用メタライズ導体層5aが延出してきて配設されており、さらにその上に枠状のセラミック厚膜7が被着されている。
【0024】
封止領域1bに配設した接地用メタライズ導体層5aは、封止領域1bに導電性接着剤6を介して接合される蓋体2を所定の接地電位に接続するためのものであり、その一部がセラミック厚膜7に覆われずに封止領域1bの表面に露出している。このように、封止領域1bに延出した接地用メタライズ導体層5aの一部がセラミック厚膜7に覆われずに封止領域1bに露出していることから、蓋体2を導電性接着剤6を介して封止領域1bに接合すると、封止領域1bに接合する導電性接着剤6と接地用メタライズ導体層5aとが電気的に接触し、これにより蓋体2を接地電位とすることが可能となる。
【0025】
なお、接地用メタライズ導体層5aが封止領域1bに露出する幅および長さは、それぞれ0.1 mm以上であることが好ましい。接地用メタライズ導体層5aが封止領域1bに露出する幅および長さがそれぞれ0.1 mm未満では、蓋体2を導電性接着剤6を介して封止領域1bに接合した場合に、導電性接着剤6と接地用メタライズ導体層5aとが良好に接触せずに接地用メタライズ導体層5aと蓋体2とを電気的に良好に接続することができなくなる危険性が大きなものとなる。
【0026】
また、セラミック厚膜7は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミックスから成る厚膜であり、その一部を除いて封止領域1bと実質的に同じ幅を有している。そして、その厚みは10〜100 μm程度である。
【0027】
セラミック厚膜7は、封止領域1bと導電性接着剤6とを強固に接合するための接合力向上部材として機能し、これを形成するセラミックスが金属と比較してエポキシ樹脂等の接着剤と強固に接着することから、銀−エポキシ樹脂等から成る導電性接着剤6と強固に接合する。
【0028】
なお、セラミック厚膜7は、その上面の中心線平均粗さ(Ra)をRa≧0.65μmとしておくと、セラミック被膜7の表面の凹凸と導電性接着剤6とが係止し合って両者をさらに強固に接合させることが可能となる。したがって、セラミック膜7は、その上面の中心線平均粗さ(Ra)をRa≧0.65μmとしておくことが好ましい。
【0029】
さらに、セラミック厚膜7は、絶縁基体1と実質的に同じ組成のセラミックス材料で形成しておくと、絶縁基体1とセラミック厚膜7との熱膨張係数が略同一となり、絶縁基体1とセラミック厚膜7とに例えば半導体素子3が作動時に発生する熱が繰り返し印加されたとしても、両者間に熱膨張係数の相違に起因する熱応力が発生することはなく、セラミック厚膜7に剥離やクラックが発生することを有効に防止できる。従って、セラミック厚膜7は、絶縁基体1と実質的に同じ組成のセラミックス材料で形成することが好ましい。
【0030】
また、セラミック厚膜7には、封止領域1bに延出した接地用メタライズ導体層5aの一部を封止領域1bに露出させる、その外周側に切り欠き状に形成した狭幅部7aを設けている。
【0031】
セラミック厚膜7は、封止領域1bに配設した接地用メタライズ導体層5aの一部を封止領域1bに露出させる狭幅部7aを有していることから、金属製の蓋体2を導電性接着剤6により封止領域1bに接合すると、接地用メタライズ導体層5aと金属製の蓋体2とがこの狭幅部7aにおいて導電性接着剤6を介して電気的に接続されることとなる。そして、これにより金属製の蓋体2を接地電位とすることが可能となり、蓋体2を半導体素子3に対する電磁的シールドとして機能させることができる。
【0032】
なお、セラミック厚膜7が封止領域1bにおいて接地用メタライズ導体層5aを覆う幅は、0.1 mm以上あることが好ましい。セラミック厚膜7が封止領域1bにおいて接地用メタライズ導体層5aを覆う幅が0.1 mm未満では、封止領域1bに蓋体2を導電性接着剤6により接合した場合に、この部分における封止領域1bと導電性接着剤6との接着が弱いものとなり、絶縁基体1と蓋体2とを強固に接合することができなくなってしまう危険性が大きなものとなる。
【0033】
セラミック厚膜7は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダ・溶剤を添加混合して得たセラミックペーストを絶縁基体1となるセラミックグリーンシートに従来周知のスクリーン印刷法を採用して枠状に印刷し、これをセラミックグリーンシートとともに焼成することによって絶縁基体1の上面の封止領域1bに所定の枠状に被着形成される。
【0034】
なお、セラミックペーストをスクリーン印刷法により印刷塗布するとともにこれを焼成することによって得られるセラミック厚膜7の上面の表面粗さは、セラミックグリーンシートを焼成して得られる絶縁基体1と比較して粗いものとなりやすく、中心線平均粗さ(Ra)でRa≧0.65μmとなる表面粗さを容易に得ることができる。
【0035】
他方、封止領域1bに接合される金属製の蓋体2は、例えば鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の板を椀状にプレス加工したものであり、開口部につば部が形成されている。そして、このつば部を封止領域1bに導電性接着剤6を介して接合することにより、蓋体2が絶縁基体1に接合されるとともに接地用メタライズ導体層5aに電気的に接続される。
【0036】
かくして、本発明の半導体素子収納用パッケージによれば、絶縁基体1の搭載部1aに半導体素子3を接着固定するとともに半導体素子3の各電極をそれぞれ対応するメタライズ導体層5に電気的に接続し、最後に絶縁基体1の封止領域1bに蓋体2を導電性接着剤6を介して接合することにより、蓋体2が絶縁基体1に強固に接合されるとともに蓋体2と接地用メタライズ導体層5aとが電気的に接続される。
【0037】
なお、本発明は上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。なお、狭幅部7aをセラミック厚膜7の外周側を切り欠き状に除いて設けることによって封止領域1bに接地用メタライズ導体層5aの一部を露出させるようになしている。
【0038】
さらに、上述の実施の形態の一例では、接地用メタライズ導体層5aは絶縁基体の側面から封止領域1bに延出させて配設していたが、接地用メタライズ導体層5aは、同じく図3に示すように、封止領域1bの内側に位置する接地用メタライズ導体層5aから封止領域1bに延出させて配設してもよいし、メタライズ金属層4を接地用メタライズ導体層5aに電気的に接続させるとともにこのメタライズ金属層4から封止領域1bに延出させるようにして配設してもよい。また、絶縁基体1の内部や裏面側に設けた接地用導体層から封止領域1b内に導出させた貫通導体に接続することによって、パッド状に形成して配設してもよい。
【0039】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、封止領域の上面に枠状のセラミック厚膜を、封止領域の一部に配設された接地用メタライズ導体層の一部が封止領域内に露出するようにして被着させたことから、このセラミック厚膜と導電性接着剤とが極めて強固に接合させることができるとともに、封止領域内に露出した接地用メタライズ導体層と金属製の蓋体とを導電性接着剤を介して電気的に良好に接続させることができるため、封止信頼性が高く、かつ金属製の蓋体による電磁シールド性に優れた半導体素子収納用パッケージを提供することができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の形態の一例を示す斜視図である。
【図2】図1に示す半導体素子収納用パッケージの断面図である。
【図3】本発明の半導体素子収納用パッケージの他の実施の形態の例における絶縁基体を示す斜視図である。
【図4】従来の半導体素子収納用パッケージを示す斜視図である。
【図5】図4に示す半導体素子収納用パッケージの断面図である。
【符号の説明】
1・・・・・・絶縁基体
1a・・・・・・搭載部
1b・・・・・・封止領域
2・・・・・・金属製の蓋体
3・・・・・・半導体素子
5・・・・・・メタライズ導体層
5a・・・・・・接地用メタライズ導体層
6・・・・・・導電性接着剤
7・・・・・・セラミック厚膜
7a・・・・・・狭幅部
7b・・・・・・開口部
Claims (2)
- セラミックスから成る絶縁基体の上面に、半導体素子が搭載される搭載部および該搭載部を取り囲む枠状の封止領域ならびに該封止領域の一部に配設された接地用メタライズ導体層を有し、金属製の蓋体が前記封止領域に前記半導体素子を覆うようにして導電性接着剤により接合され、前記半導体素子を封止するとともに前記接地用メタライズ導体層に電気的に接続される半導体素子収納用パッケージであって、前記接地用メタライズ導体層は前記絶縁基体の側面に延出しており、前記封止領域の上面に、前記接地用メタライズ導体層の一部を前記封止領域内に露出させる狭幅部を設けた枠状のセラミック厚膜を被着させており、前記狭幅部は前記セラミック厚膜の外周側を切り欠き状に除いて設けられていることを特徴とする半導体素子収納用パッケージ。
- 前記セラミック厚膜は、前記絶縁基体と実質的に同一の材料から成り、その上面の中心線平均粗さ(Ra)がRa≧0.65μmであることを特徴とする請求項1記載の半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14869299A JP3873145B2 (ja) | 1999-05-27 | 1999-05-27 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14869299A JP3873145B2 (ja) | 1999-05-27 | 1999-05-27 | 半導体素子収納用パッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005288176A Division JP4203501B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000340687A JP2000340687A (ja) | 2000-12-08 |
JP3873145B2 true JP3873145B2 (ja) | 2007-01-24 |
Family
ID=15458475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14869299A Expired - Fee Related JP3873145B2 (ja) | 1999-05-27 | 1999-05-27 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3873145B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8617934B1 (en) | 2000-11-28 | 2013-12-31 | Knowles Electronics, Llc | Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages |
US7434305B2 (en) | 2000-11-28 | 2008-10-14 | Knowles Electronics, Llc. | Method of manufacturing a microphone |
JP4134893B2 (ja) * | 2003-12-05 | 2008-08-20 | 松下電器産業株式会社 | 電子素子パッケージ |
WO2005055317A1 (ja) * | 2003-12-05 | 2005-06-16 | Matsushita Electric Industrial Co., Ltd. | パッケージされた電子素子、及び電子素子パッケージの製造方法 |
JP2006059872A (ja) * | 2004-08-17 | 2006-03-02 | Murata Mfg Co Ltd | 高周波用電子部品および送受信装置 |
JP4831497B2 (ja) * | 2008-06-12 | 2011-12-07 | 三菱電機株式会社 | 電子部品パッケージおよびその製造方法 |
CN104934188B (zh) * | 2010-08-26 | 2018-04-10 | 乾坤科技股份有限公司 | 电子封装结构及其封装方法 |
WO2013066343A1 (en) | 2011-11-04 | 2013-05-10 | Knowles Electronics, Llc | Embedded dielectric as a barrier in an acoustic device and method of manufacture |
US9078063B2 (en) | 2012-08-10 | 2015-07-07 | Knowles Electronics, Llc | Microphone assembly with barrier to prevent contaminant infiltration |
DE102015202316A1 (de) * | 2015-02-10 | 2016-08-11 | Robert Bosch Gmbh | Gehäuse und Steuergerät mit einem Gehäuse |
US9794661B2 (en) | 2015-08-07 | 2017-10-17 | Knowles Electronics, Llc | Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package |
JP7382750B2 (ja) * | 2019-07-22 | 2023-11-17 | アルプスアルパイン株式会社 | 電子回路モジュール |
JP7497754B2 (ja) | 2020-04-17 | 2024-06-11 | 株式会社村田製作所 | 圧電振動子及びその製造方法 |
-
1999
- 1999-05-27 JP JP14869299A patent/JP3873145B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000340687A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
JP4203501B2 (ja) | 半導体装置 | |
JP3556567B2 (ja) | 電子部品収納用パッケージ | |
JP3526508B2 (ja) | 半導体素子収納用パッケージ | |
JP2851732B2 (ja) | 電子部品収納用パッケージ | |
JP4614594B2 (ja) | 電子部品収納用パッケージ | |
JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
JP4514318B2 (ja) | 半導体素子収納基板 | |
JP3935054B2 (ja) | 配線基板 | |
JP4328197B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3847220B2 (ja) | 配線基板 | |
JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
JP2004281470A (ja) | 配線基板 | |
JP3847216B2 (ja) | 配線基板 | |
JP4562301B2 (ja) | 電子部品収納用パッケージ | |
JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
JP3420362B2 (ja) | 半導体装置の実装構造 | |
JP2001185675A (ja) | 半導体装置 | |
JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
JP3780503B2 (ja) | 配線基板 | |
JP3872399B2 (ja) | 配線基板 | |
JP3393784B2 (ja) | 電子部品収納用パッケージ | |
JP3297603B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051011 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |