JP2851732B2 - 電子部品収納用パッケージ - Google Patents
電子部品収納用パッケージInfo
- Publication number
- JP2851732B2 JP2851732B2 JP3301758A JP30175891A JP2851732B2 JP 2851732 B2 JP2851732 B2 JP 2851732B2 JP 3301758 A JP3301758 A JP 3301758A JP 30175891 A JP30175891 A JP 30175891A JP 2851732 B2 JP2851732 B2 JP 2851732B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- base
- lid
- signal line
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子部品を収容するた
めの電子部品収納用パッケージに関する。
めの電子部品収納用パッケージに関する。
【０００２】
【従来の技術及びその課題】従来の電子部品収納用パッ
ケージは、内部に電源線、グランド線、信号線を有し、
且つ上面に電子部品を搭載するための搭載部を有するア
ルミナセラミックス等の電気絶縁材料より成る基体と、
同じくアルミナセラミックス等の電気絶縁材料より成
り、前記基体の搭載部に搭載される半導体素子等の電子
部品を収容する空所を形成するための凹部を有する蓋体
とから構成されており、基体の搭載部に半導体素子等の
電子部品を搭載固定するとともに該電子部品の各端子を
基体に設けた電源線、グランド線、信号線にボンディン
グワイヤを介し電気的に接続し、しかる後、基体上に蓋
体を内部に電子部品を収容するようにして封止材により
接合させ、これによって最終製品としての電子装置が完
成する。
ケージは、内部に電源線、グランド線、信号線を有し、
且つ上面に電子部品を搭載するための搭載部を有するア
ルミナセラミックス等の電気絶縁材料より成る基体と、
同じくアルミナセラミックス等の電気絶縁材料より成
り、前記基体の搭載部に搭載される半導体素子等の電子
部品を収容する空所を形成するための凹部を有する蓋体
とから構成されており、基体の搭載部に半導体素子等の
電子部品を搭載固定するとともに該電子部品の各端子を
基体に設けた電源線、グランド線、信号線にボンディン
グワイヤを介し電気的に接続し、しかる後、基体上に蓋
体を内部に電子部品を収容するようにして封止材により
接合させ、これによって最終製品としての電子装置が完
成する。
【０００３】しかしながら、従来、基体や蓋体に使用さ
れているアルミナセラミックスはノイズに対するシール
ド効果が低いこと、及び近時、半導体素子等の電子部品
は高速駆動が行われるようになってきており、ノイズの
影響を極めて受け易いものとなってきていること等から
外部近接位置にノイズ発生源があると内部に収容する半
導体素子等の電子部品や基体に設けた信号線にノイズが
極めて容易に入り込み、その結果、前記入り込んだノイ
ズによって半導体素子等の電子部品に誤動作を発生させ
てしまうという欠点を有していた。
れているアルミナセラミックスはノイズに対するシール
ド効果が低いこと、及び近時、半導体素子等の電子部品
は高速駆動が行われるようになってきており、ノイズの
影響を極めて受け易いものとなってきていること等から
外部近接位置にノイズ発生源があると内部に収容する半
導体素子等の電子部品や基体に設けた信号線にノイズが
極めて容易に入り込み、その結果、前記入り込んだノイ
ズによって半導体素子等の電子部品に誤動作を発生させ
てしまうという欠点を有していた。
【０００４】また高速駆動を行う電子部品はそれ自体が
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
【０００５】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
でその目的は、内部に収容する電子部品と基板の信号線
とを外部から完全にシールドし、内部に収容する電子部
品を正常、且つ安定に作動させることができる電子部品
収納用パッケージを提供することにある。
でその目的は、内部に収容する電子部品と基板の信号線
とを外部から完全にシールドし、内部に収容する電子部
品を正常、且つ安定に作動させることができる電子部品
収納用パッケージを提供することにある。
【０００６】
【課題を解決するための手段】本発明は、信号線、グラ
ンド線を有し、且つ電子部品を搭載するための搭載部を
有する基体上に、該搭載部に搭載される電子部品を内部
に収容するように凹部を有する椀状の蓋体を金属製封止
材を介して取着する電子部品収納用パッケージであっ
て、前記基体の信号線をグランド線で挟むとともに椀状
蓋体の凹部内壁に金属層を被着させ、且つ前記基体のグ
ランド線と蓋体の金属層とを金属製封止材で電気的に接
続させたことを特徴とするものである。
ンド線を有し、且つ電子部品を搭載するための搭載部を
有する基体上に、該搭載部に搭載される電子部品を内部
に収容するように凹部を有する椀状の蓋体を金属製封止
材を介して取着する電子部品収納用パッケージであっ
て、前記基体の信号線をグランド線で挟むとともに椀状
蓋体の凹部内壁に金属層を被着させ、且つ前記基体のグ
ランド線と蓋体の金属層とを金属製封止材で電気的に接
続させたことを特徴とするものである。
【０００７】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の電子部品収納用パッケージとして半
導体素子を収容する半導体素子収納用パッケージを例に
示す断面図であり、半導体素子収納用パッケージ１は、
主に、基体２と蓋体３とから構成されている。
る。図１は本発明の電子部品収納用パッケージとして半
導体素子を収容する半導体素子収納用パッケージを例に
示す断面図であり、半導体素子収納用パッケージ１は、
主に、基体２と蓋体３とから構成されている。
【０００８】前記基体２は、概ね四角形の板状の部材で
あり、酸化アルミニウム質焼結体、ムライト質焼結体、
窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気
絶縁材料で構成されている。
あり、酸化アルミニウム質焼結体、ムライト質焼結体、
窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気
絶縁材料で構成されている。
【０００９】また前記基体２の上面中央部には半導体素
子４を搭載する搭載部Ａが形成されており、該搭載部Ａ
には半導体素子４が接着剤を介して取着固定されてい
る。
子４を搭載する搭載部Ａが形成されており、該搭載部Ａ
には半導体素子４が接着剤を介して取着固定されてい
る。
【００１０】尚、前記基体２は例えば、酸化アルミニウ
ム質焼結体から成る場合、アルミナ(Al 2 0 3 ) 、シリ
カ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原
料粉末に適当なバインダー、有機溶媒を添加混合して泥
漿状となすとともにこれを従来周知のドクターブレード
法を採用することによってセラミックグリーンシート(
セラミック生シート) を得、しかる後、前記セラミック
グリーンシートに適当な打ち抜き加工を施すとともにこ
れを複数枚積層し、高温( 約1600℃) の温度で焼成する
ことによって製作される。
ム質焼結体から成る場合、アルミナ(Al 2 0 3 ) 、シリ
カ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原
料粉末に適当なバインダー、有機溶媒を添加混合して泥
漿状となすとともにこれを従来周知のドクターブレード
法を採用することによってセラミックグリーンシート(
セラミック生シート) を得、しかる後、前記セラミック
グリーンシートに適当な打ち抜き加工を施すとともにこ
れを複数枚積層し、高温( 約1600℃) の温度で焼成する
ことによって製作される。
【００１１】また、前記基体２はその内部及び上下面に
信号線5a及びグランド線5bが被着形成されており、該信
号線5a及びグランド線5bの基体2 上面部に導出する部位
には半導体素子4 の各電極がボンディングワイヤ6 を介
して電気的に接続され、また基体2 の下面部に導出する
部位には外部リードピン7 が銀ロウ等のロウ材を介し取
着されている。
信号線5a及びグランド線5bが被着形成されており、該信
号線5a及びグランド線5bの基体2 上面部に導出する部位
には半導体素子4 の各電極がボンディングワイヤ6 を介
して電気的に接続され、また基体2 の下面部に導出する
部位には外部リードピン7 が銀ロウ等のロウ材を介し取
着されている。
【００１２】前記信号線5a及びグランド線5bは半導体素
子4の各電極( 信号電極及び電源グランド電極等) を外
部電気回路と接続される外部リードピン7 に電気的に接
続させる作用を為し、該信号線5a及びグランド線5bは、
タングステン(W) 、モリブデン(Mo)、マンガン(Mn)等の
高融点金属粉末により形成されている。
子4の各電極( 信号電極及び電源グランド電極等) を外
部電気回路と接続される外部リードピン7 に電気的に接
続させる作用を為し、該信号線5a及びグランド線5bは、
タングステン(W) 、モリブデン(Mo)、マンガン(Mn)等の
高融点金属粉末により形成されている。
【００１３】前記信号線5a及びグランド線5bは具体的に
はタングステン等の高融点金属粉末に適当な有機溶剤、
溶媒を添加混合して得た金属ペーストを基体2 となるセ
ラミックグリーンシートの表面に予め従来周知のスクリ
ーン印刷法等の厚膜手法を採用して印刷塗布しておくこ
とによって基体2 の内部及び上下面に被着形成される。
はタングステン等の高融点金属粉末に適当な有機溶剤、
溶媒を添加混合して得た金属ペーストを基体2 となるセ
ラミックグリーンシートの表面に予め従来周知のスクリ
ーン印刷法等の厚膜手法を採用して印刷塗布しておくこ
とによって基体2 の内部及び上下面に被着形成される。
【００１４】また信号線5a及びグランド線5bに取着され
る外部リードピン7 は内部に収容する半導体素子4 の各
電極を外部電気回路に電気的に接続する作用を為し、コ
バール金属(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等
の金属を棒状に加工したものが使用される。
る外部リードピン7 は内部に収容する半導体素子4 の各
電極を外部電気回路に電気的に接続する作用を為し、コ
バール金属(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等
の金属を棒状に加工したものが使用される。
【００１５】尚、前記信号線5a及びグランド層5bはその
露出する表面にニッケル、金等から成る耐蝕性に優れ、
且つ良導電性の金属を従来周知のメッキ法により1.0 乃
至20.0μm の厚みに層着させておけば信号線5a及びグラ
ンド層5bが酸化腐食して断線等するのを有効に防止する
ことができるとともに信号線5a及びグランド層5bへのボ
ンディングワイヤ6 の接続及び外部リードピンの取着を
確実、強固と成すことができる。従って、前記信号線5a
及びグランド層5bはその露出する表面にニッケル、金等
から成る耐蝕性に優れ、且つ良導電性の金属を1.0 乃至
20.0μm の厚みに層着させておくことが好ましい。
露出する表面にニッケル、金等から成る耐蝕性に優れ、
且つ良導電性の金属を従来周知のメッキ法により1.0 乃
至20.0μm の厚みに層着させておけば信号線5a及びグラ
ンド層5bが酸化腐食して断線等するのを有効に防止する
ことができるとともに信号線5a及びグランド層5bへのボ
ンディングワイヤ6 の接続及び外部リードピンの取着を
確実、強固と成すことができる。従って、前記信号線5a
及びグランド層5bはその露出する表面にニッケル、金等
から成る耐蝕性に優れ、且つ良導電性の金属を1.0 乃至
20.0μm の厚みに層着させておくことが好ましい。
【００１６】また同時に外部リードピン7 の露出表面に
ニッケル、金等を従来周知のメッキ法により1.0 乃至2
0.0μm の厚みに層着させておけば外部リードピン7 を
外部電気回路に確実、且つ強固に接続させることができ
る。従って、外部リードピン7の露出表面にもニッケ
ル、金等を1.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。
ニッケル、金等を従来周知のメッキ法により1.0 乃至2
0.0μm の厚みに層着させておけば外部リードピン7 を
外部電気回路に確実、且つ強固に接続させることができ
る。従って、外部リードピン7の露出表面にもニッケ
ル、金等を1.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。
【００１７】前記基体2 の内部及び上下面に被着させた
信号線5a及びグランド線5bはまた信号線5aがグランド線
5bに挟まれた状態で基体2 に形成されており、信号線5a
を周囲のグランド線5bによって完全にシールドした状態
となっている。そのため信号線5aに外部からノイズが入
り込もうとしても該ノイズはグランド線5bで遮断され、
信号線5aにノイズが入り込んで半導体素子4 を誤動作さ
せることはない。
信号線5a及びグランド線5bはまた信号線5aがグランド線
5bに挟まれた状態で基体2 に形成されており、信号線5a
を周囲のグランド線5bによって完全にシールドした状態
となっている。そのため信号線5aに外部からノイズが入
り込もうとしても該ノイズはグランド線5bで遮断され、
信号線5aにノイズが入り込んで半導体素子4 を誤動作さ
せることはない。
【００１８】また前記基体２はその上面に蓋体３が半田
等の金属製封止材8 を介して接合される。
等の金属製封止材8 を介して接合される。
【００１９】前記蓋体３は、酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子4 を収容する空所を形成するための凹
部Ｂが形成された椀状となっている。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子4 を収容する空所を形成するための凹
部Ｂが形成された椀状となっている。
【００２０】前記蓋体３は例えば酸化アルミニウム質焼
結体から成る場合、基体2 と同様、アルミナ、シリカ、
カルシア、マグネシア等の原料粉末に適当なバインダ
ー、有機溶媒を添加混合して泥漿状となすとともにこれ
を従来周知のドクターブレード法を採用することによっ
てセラミックグリーンシート( セラミック生シート) を
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、高温( 約16
00℃) で焼成することによって製作される。
結体から成る場合、基体2 と同様、アルミナ、シリカ、
カルシア、マグネシア等の原料粉末に適当なバインダ
ー、有機溶媒を添加混合して泥漿状となすとともにこれ
を従来周知のドクターブレード法を採用することによっ
てセラミックグリーンシート( セラミック生シート) を
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、高温( 約16
00℃) で焼成することによって製作される。
【００２１】また、前記蓋体３はその凹部Ｂの内壁に、
タングステン、モリブデン等の高融点金属から成る金属
層９が形成されており、該金属層9 は半田等の金属製封
止材8 を介し基体2 のグランド線5bと電気的に接続され
ている。この場合、内部に収容される半導体素子4 は基
体2 に設けたグランド層5bと該グランド層5bと電気的に
接続する蓋体2 の金属層9 とで完全に囲まれてシールド
され、外部ノイズが蓋体2 を介して入り込む、或いは内
部に収容した半導体素子４等から発生するノイズが蓋体
３を介して外部に漏れることは殆ど無くなり、半導体素
子収納用パッケージ１内に収容される半導体素子４をノ
イズに関し外部と完全に遮断させることが可能となる。
タングステン、モリブデン等の高融点金属から成る金属
層９が形成されており、該金属層9 は半田等の金属製封
止材8 を介し基体2 のグランド線5bと電気的に接続され
ている。この場合、内部に収容される半導体素子4 は基
体2 に設けたグランド層5bと該グランド層5bと電気的に
接続する蓋体2 の金属層9 とで完全に囲まれてシールド
され、外部ノイズが蓋体2 を介して入り込む、或いは内
部に収容した半導体素子４等から発生するノイズが蓋体
３を介して外部に漏れることは殆ど無くなり、半導体素
子収納用パッケージ１内に収容される半導体素子４をノ
イズに関し外部と完全に遮断させることが可能となる。
【００２２】尚、前記金属層９はタングステン等の高融
点金属粉末に適当なバインダー、有機溶媒を添加混合す
ることによって得た金属ペーストを蓋体３となるセラミ
ックグリーンシートに予め従来周知のスクリーン印刷等
の厚膜手法で印刷塗布させておくことによって蓋体３の
凹部Ｂ内壁に被着形成される。
点金属粉末に適当なバインダー、有機溶媒を添加混合す
ることによって得た金属ペーストを蓋体３となるセラミ
ックグリーンシートに予め従来周知のスクリーン印刷等
の厚膜手法で印刷塗布させておくことによって蓋体３の
凹部Ｂ内壁に被着形成される。
【００２３】また前記蓋体３に被着させた金属層９はそ
の露出表面を酸化アルミニウム、ムライト、窒化アルミ
ニウム、炭化珪素等の電気絶縁材料から成る被覆層で覆
っておくと基体２に形成した信号線５ａ及びグランド線
５ｂに半導体素子４の各電極をボンディングワイヤ６を
介して接続する際、ボンディングワイヤ６の一部が蓋体
３に被着させた金属層９に接触して短絡するのを有効に
防止することができる。従って、前記蓋体３に被着させ
た金属層９はその露出表面を電気絶縁材料から成る被覆
層で覆っておくことが好ましい。
の露出表面を酸化アルミニウム、ムライト、窒化アルミ
ニウム、炭化珪素等の電気絶縁材料から成る被覆層で覆
っておくと基体２に形成した信号線５ａ及びグランド線
５ｂに半導体素子４の各電極をボンディングワイヤ６を
介して接続する際、ボンディングワイヤ６の一部が蓋体
３に被着させた金属層９に接触して短絡するのを有効に
防止することができる。従って、前記蓋体３に被着させ
た金属層９はその露出表面を電気絶縁材料から成る被覆
層で覆っておくことが好ましい。
【００２４】更に前記被覆層はその材質を蓋体３と実質
的に同一材質となしておくと蓋体３と被覆層との間に熱
が印加された際、両者間に両者の熱膨張係数の相違に起
因した熱応力が殆ど発生せず、被覆層を蓋体３に強固に
被着させて金属層９を常に被覆することができる。従っ
て、前記被覆層は蓋体３と実質的に同一の材質で形成し
ておくことが好ましい。
的に同一材質となしておくと蓋体３と被覆層との間に熱
が印加された際、両者間に両者の熱膨張係数の相違に起
因した熱応力が殆ど発生せず、被覆層を蓋体３に強固に
被着させて金属層９を常に被覆することができる。従っ
て、前記被覆層は蓋体３と実質的に同一の材質で形成し
ておくことが好ましい。
【００２５】かくして上述の半導体素子収納用パッケー
ジによれば、基体２の搭載部Ａに半導体素子４を取着搭
載した後、半導体素子４の各電極を基体２に形成した信
号線５ａ及びグランド線５ｂにボンディングワイヤ６を
介して接続し、最後に基体２の上面に蓋体３を、該蓋体
３の凹部内壁に被着させた金属層９が基体２に形成した
グランド線５ｂに電気的に接続するように半田等の金属
製封止材８を介して接合させ、基体２と蓋体３から成る
容器内部に半導体素子４を気密に封止することによって
最終製品としての半導体装置となる。
ジによれば、基体２の搭載部Ａに半導体素子４を取着搭
載した後、半導体素子４の各電極を基体２に形成した信
号線５ａ及びグランド線５ｂにボンディングワイヤ６を
介して接続し、最後に基体２の上面に蓋体３を、該蓋体
３の凹部内壁に被着させた金属層９が基体２に形成した
グランド線５ｂに電気的に接続するように半田等の金属
製封止材８を介して接合させ、基体２と蓋体３から成る
容器内部に半導体素子４を気密に封止することによって
最終製品としての半導体装置となる。
【００２６】尚、本発明は前記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば前記実施例では蓋体3 に被
着させた金属層９をタングステンやモリブデン等の高融
点金属粉末で形成したが、銀−パラジウムや銅等の他の
金属で形成してもよい。この場合、銀−パラジウムや銅
等から成る金属層９はまずセラミックグリーンシートを
複数枚積層するとともに高温で焼成して蓋体３を得、し
かる後、蓋体３の凹部Ｂ内壁に銀−パラジウム、銅等の
金属ペーストを従来周知のスクリーン印刷等の厚膜手法
を採用することによって印刷塗布するとともにこれを約
１０００℃の高温で焼き付けるとによって蓋体３の凹部
Ｂ内壁に被着させる。
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば前記実施例では蓋体3 に被
着させた金属層９をタングステンやモリブデン等の高融
点金属粉末で形成したが、銀−パラジウムや銅等の他の
金属で形成してもよい。この場合、銀−パラジウムや銅
等から成る金属層９はまずセラミックグリーンシートを
複数枚積層するとともに高温で焼成して蓋体３を得、し
かる後、蓋体３の凹部Ｂ内壁に銀−パラジウム、銅等の
金属ペーストを従来周知のスクリーン印刷等の厚膜手法
を採用することによって印刷塗布するとともにこれを約
１０００℃の高温で焼き付けるとによって蓋体３の凹部
Ｂ内壁に被着させる。
【００２７】また、前記実施例では金属層９をスクリー
ン印刷等の厚膜手法を採用して被着形成したが、蒸着や
スパッタ等の薄膜手法を採用して被着形成してもよい。
ン印刷等の厚膜手法を採用して被着形成したが、蒸着や
スパッタ等の薄膜手法を採用して被着形成してもよい。
【００２８】更に、前記実施例は半導体素子収納用パッ
ケージを例にとって説明したが、水晶振動子やＳＡＷフ
ィルター等の他の種類の電子部品を収容するパッケージ
にも適用し得る。
ケージを例にとって説明したが、水晶振動子やＳＡＷフ
ィルター等の他の種類の電子部品を収容するパッケージ
にも適用し得る。
【００２９】
【発明の効果】本発明に係る電子部品収納用パッケージ
によれば、基体に形成した信号線をグランド線で挟み、
椀状蓋体の凹部内壁に金属層を被着させ、そして基体の
グランド線と蓋体の金属層とを金属製封止材で電気的に
接続させたことから基体に形成した信号線及びパッケー
ジの内部に収容する電子部品の両方をグランド線で完全
にシールドすることができ、その結果、基体に形成した
信号線及びパッケージの内部に収容する電子部品に外部
ノイズが入り込むことは一切無く、内部に収容する電子
部品を正常、且つ安定に作動させることが可能となる。
によれば、基体に形成した信号線をグランド線で挟み、
椀状蓋体の凹部内壁に金属層を被着させ、そして基体の
グランド線と蓋体の金属層とを金属製封止材で電気的に
接続させたことから基体に形成した信号線及びパッケー
ジの内部に収容する電子部品の両方をグランド線で完全
にシールドすることができ、その結果、基体に形成した
信号線及びパッケージの内部に収容する電子部品に外部
ノイズが入り込むことは一切無く、内部に収容する電子
部品を正常、且つ安定に作動させることが可能となる。
【００３０】また同時に内部に収容する電子部品等が発
生するノイズはパッケージの外部に漏れることはなく、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
生するノイズはパッケージの外部に漏れることはなく、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
【図１】本発明の電子部品収納用パッケージを半導体素
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
１・・・・・・電子部品収納用パッケージ ２・・・・・・基体 ３・・・・・・蓋体 ５ａ・・・・・信号線 ５ｂ・・・・・グランド線 ８・・・・・・金属製封止材 ９・・・・・・金属層 Ａ・・・・・・電子部品搭載部 Ｂ・・・・・・蓋体の凹部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−21248（ＪＰ，Ａ) 特開 昭62−249457（ＪＰ，Ａ) 特開 昭62−86841（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/00 H01L 23/04 H01L 23/12 H01L 23/14
Claims (1)
- 【請求項１】信号線、グランド線を有し、且つ電子部品
を搭載するための搭載部を有する基体上に、該搭載部に
搭載される電子部品を内部に収容するように凹部を有す
る椀状の蓋体を金属製封止材を介して取着する電子部品
収納用パッケージであって、前記信号線をグランド線で
挟むとともに椀状蓋体の凹部内壁に金属層を被着させ、
前記グランド線と金属層とを金属製封止材で電気的に接
続させるとともに前記金属層の表面を電気絶縁材料から
なる被覆層で被覆したことを特徴とする電子部品収納用
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3301758A JP2851732B2 (ja) | 1991-11-18 | 1991-11-18 | 電子部品収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3301758A JP2851732B2 (ja) | 1991-11-18 | 1991-11-18 | 電子部品収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144953A JPH05144953A (ja) | 1993-06-11 |
| JP2851732B2 true JP2851732B2 (ja) | 1999-01-27 |
Family
ID=17900817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3301758A Expired - Fee Related JP2851732B2 (ja) | 1991-11-18 | 1991-11-18 | 電子部品収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2851732B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274344A (ja) * | 1998-03-20 | 1999-10-08 | Nec Kansai Ltd | 電子素子封止用パッケージ及び電子素子封止構体 |
| JP2000058692A (ja) * | 1998-08-14 | 2000-02-25 | Toyo Commun Equip Co Ltd | 電子部品用パッケージ |
| JP2001035957A (ja) | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法 |
| DE10039646A1 (de) | 1999-08-18 | 2001-03-08 | Murata Manufacturing Co | Leitende Abdeckung, Elektronisches Bauelement und Verfahren zur Bildung einer isolierenden Schicht der leitenden Abdeckung |
-
1991
- 1991-11-18 JP JP3301758A patent/JP2851732B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05144953A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0653355A (ja) | 電子部品収納用パッケージ | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JPH11233660A (ja) | 電子部品収納用パッケージ | |
| JPH11126847A (ja) | 電子部品収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JPH0538897U (ja) | 電子部品収納用パツケージ | |
| JP4203501B2 (ja) | 半導体装置 | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JPH11233659A (ja) | 電子部品収納用パッケージ | |
| JPH11233661A (ja) | 電子部品収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |