JPH0653355A - 電子部品収納用パッケージ - Google Patents
電子部品収納用パッケージInfo
- Publication number
- JPH0653355A JPH0653355A JP4203646A JP20364692A JPH0653355A JP H0653355 A JPH0653355 A JP H0653355A JP 4203646 A JP4203646 A JP 4203646A JP 20364692 A JP20364692 A JP 20364692A JP H0653355 A JPH0653355 A JP H0653355A
- Authority
- JP
- Japan
- Prior art keywords
- lid
- package
- signal line
- base body
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ノイズに対するシールド効果が大きく、内部に
収容する電子部品を正常、且つ安定に作動させることが
できる電子部品収納用パッケージを提供することにあ
る。 【構成】信号線５ａ、グランド線５ｂを有し、且つ電子
部品を搭載するための搭載部Ａを有する基体２と、該搭
載部Ａに搭載される電子部品を内部に収容するための凹
部Ｂを有する蓋体３とから成り、基体２と蓋体３とをガ
ラスから成る封止材８を介し取着することによって内部
に電子部品を気密に収容するようになした電子部品収納
用パッケージ１であって、前記基体２の信号線５ａをグ
ランド線５ｂで挟み、且つ蓋体３の凹部Ｂ内壁に金属層
９を被着させるとともに該金属層９を前記基体２のグラ
ンド線５ｂに電気的に接続させた。
収容する電子部品を正常、且つ安定に作動させることが
できる電子部品収納用パッケージを提供することにあ
る。 【構成】信号線５ａ、グランド線５ｂを有し、且つ電子
部品を搭載するための搭載部Ａを有する基体２と、該搭
載部Ａに搭載される電子部品を内部に収容するための凹
部Ｂを有する蓋体３とから成り、基体２と蓋体３とをガ
ラスから成る封止材８を介し取着することによって内部
に電子部品を気密に収容するようになした電子部品収納
用パッケージ１であって、前記基体２の信号線５ａをグ
ランド線５ｂで挟み、且つ蓋体３の凹部Ｂ内壁に金属層
９を被着させるとともに該金属層９を前記基体２のグラ
ンド線５ｂに電気的に接続させた。
Description
【０００１】
【産業上の利用分野】本発明は電子部品を収納するため
の電子部品収納用パッケージに関する。
の電子部品収納用パッケージに関する。
【０００２】
【従来の技術】従来の電子部品収納用パッケージは、内
部に電源線、グランド線、信号線を有し、且つ上面に電
子部品を搭載するための搭載部を有するアルミナセラミ
ックス等の電気絶縁材料より成る基体と、同じくアルミ
ナセラミックス等の電気絶縁材料より成り、前記基体の
搭載部に搭載される半導体素子等の電子部品を収容する
空所を形成するための凹部を有する蓋体とから構成され
ており、基体の搭載部に半導体素子等の電子部品を搭載
固定するとともに該電子部品の各端子を基体に設けた電
源線、グランド線、信号線にボンディングワイヤを介し
電気的に接続し、しかる後、基体上に蓋体を内部に電子
部品を収容するようにしてガラス封止材により接合さ
せ、これによって最終製品としての電子装置が完成す
る。
部に電源線、グランド線、信号線を有し、且つ上面に電
子部品を搭載するための搭載部を有するアルミナセラミ
ックス等の電気絶縁材料より成る基体と、同じくアルミ
ナセラミックス等の電気絶縁材料より成り、前記基体の
搭載部に搭載される半導体素子等の電子部品を収容する
空所を形成するための凹部を有する蓋体とから構成され
ており、基体の搭載部に半導体素子等の電子部品を搭載
固定するとともに該電子部品の各端子を基体に設けた電
源線、グランド線、信号線にボンディングワイヤを介し
電気的に接続し、しかる後、基体上に蓋体を内部に電子
部品を収容するようにしてガラス封止材により接合さ
せ、これによって最終製品としての電子装置が完成す
る。
【０００３】
【発明が解決しようとする課題】しかしながら、従来、
基体や蓋体に使用されているアルミナセラミックスはノ
イズに対するシールド効果が低いこと、及び近時、半導
体素子等の電子部品は高速駆動が行われるようになって
きており、ノイズの影響を極めて受け易いものとなって
きていること等から外部近接位置にノイズ発生源がある
と内部に収容する半導体素子等の電子部品や基体に設け
た信号線にノイズが極めて容易に入り込み、その結果、
前記入り込んだノイズによって半導体素子等の電子部品
に誤動作を発生させてしまうという欠点を有していた。
基体や蓋体に使用されているアルミナセラミックスはノ
イズに対するシールド効果が低いこと、及び近時、半導
体素子等の電子部品は高速駆動が行われるようになって
きており、ノイズの影響を極めて受け易いものとなって
きていること等から外部近接位置にノイズ発生源がある
と内部に収容する半導体素子等の電子部品や基体に設け
た信号線にノイズが極めて容易に入り込み、その結果、
前記入り込んだノイズによって半導体素子等の電子部品
に誤動作を発生させてしまうという欠点を有していた。
【０００４】また高速駆動を行う電子部品はそれ自体が
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
【０００５】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
でその目的は、内部に収容する電子部品と基板の信号線
とを外部から完全にシールドし、内部に収容する電子部
品を正常、且つ安定に作動させることができる電子部品
収納用パッケージを提供することにある。
でその目的は、内部に収容する電子部品と基板の信号線
とを外部から完全にシールドし、内部に収容する電子部
品を正常、且つ安定に作動させることができる電子部品
収納用パッケージを提供することにある。
【０００６】
【課題を解決するための手段】本発明は、信号線、グラ
ンド線を有し、且つ電子部品を搭載するための搭載部を
有する基体と、該搭載部に搭載される電子部品を内部に
収容するための凹部を有する蓋体とから成り、基体と蓋
体とをガラスから成る封止材を介し取着することによっ
て内部に電子部品を気密に収容するようになした電子部
品収納用パッケージであって、前記基体の信号線をグラ
ンド線で挟み、且つ蓋体の凹部内壁に金属層を被着させ
るとともに該金属層を前記基体のグランド線に電気的に
接続させたことを特徴とするものである。
ンド線を有し、且つ電子部品を搭載するための搭載部を
有する基体と、該搭載部に搭載される電子部品を内部に
収容するための凹部を有する蓋体とから成り、基体と蓋
体とをガラスから成る封止材を介し取着することによっ
て内部に電子部品を気密に収容するようになした電子部
品収納用パッケージであって、前記基体の信号線をグラ
ンド線で挟み、且つ蓋体の凹部内壁に金属層を被着させ
るとともに該金属層を前記基体のグランド線に電気的に
接続させたことを特徴とするものである。
【０００７】
【実施例】次に本発明を添付の図面に基づき詳細に説明
する。
する。
【０００８】図１及び図２は本発明の電子部品収納用パ
ッケージとして半導体素子を収容する半導体素子収納用
パッケージを例に示す図であり、半導体素子収納用パッ
ケージ１は、主に、基体２と蓋体３とから構成されてい
る。
ッケージとして半導体素子を収容する半導体素子収納用
パッケージを例に示す図であり、半導体素子収納用パッ
ケージ１は、主に、基体２と蓋体３とから構成されてい
る。
【０００９】前記基体２は、概ね四角形の板状の部材で
あり、酸化アルミニウム質焼結体、ムライト質焼結体、
窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気
絶縁材料で構成されている。
あり、酸化アルミニウム質焼結体、ムライト質焼結体、
窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気
絶縁材料で構成されている。
【００１０】また前記基体２の上面中央部には半導体素
子４を搭載する搭載部Ａが形成されており、該搭載部Ａ
には半導体素子４が接着剤を介して取着固定されてい
る。
子４を搭載する搭載部Ａが形成されており、該搭載部Ａ
には半導体素子４が接着剤を介して取着固定されてい
る。
【００１１】尚、前記基体２は例えば、酸化アルミニウ
ム質焼結体から成る場合、アルミナ（Ａｌ2 Ｏ3 ）、シ
リカ（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア
（ＭｇＯ）等の原料粉末に適当なバインダー、有機溶媒
を添加混合して泥漿状となすとともにこれを従来周知の
ドクターブレード法を採用することによってセラミック
グリーンシート（セラミック生シート）を得、しかる
後、前記セラミックグリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、高温（約１６０
０℃）の温度で焼成することによって製作される。
ム質焼結体から成る場合、アルミナ（Ａｌ2 Ｏ3 ）、シ
リカ（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア
（ＭｇＯ）等の原料粉末に適当なバインダー、有機溶媒
を添加混合して泥漿状となすとともにこれを従来周知の
ドクターブレード法を採用することによってセラミック
グリーンシート（セラミック生シート）を得、しかる
後、前記セラミックグリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、高温（約１６０
０℃）の温度で焼成することによって製作される。
【００１２】また、前記基体２はその内部及び上下面に
信号線５ａ及びグランド線５ｂが被着形成されており、
該信号線５ａ及びグランド線５ｂの基体２上面部に導出
する部位には半導体素子４の各電極がボンディングワイ
ヤ６を介して電気的に接続され、また基体２の下面部に
導出する部位には外部リードピン７が銀ロウ等のロウ材
を介し取着されている。
信号線５ａ及びグランド線５ｂが被着形成されており、
該信号線５ａ及びグランド線５ｂの基体２上面部に導出
する部位には半導体素子４の各電極がボンディングワイ
ヤ６を介して電気的に接続され、また基体２の下面部に
導出する部位には外部リードピン７が銀ロウ等のロウ材
を介し取着されている。
【００１３】前記信号線５ａ及びグランド線５ｂは半導
体素子４の各電極（信号電極及び電源グランド電極等）
を外部電気回路と接続される外部リードピン７に電気的
に接続させる作用を為し、該信号線５ａ及びグランド線
５ｂは、タングステン（Ｗ）、モリブデン（Ｍｏ）、マ
ンガン（Ｍｎ）等の高融点金属粉末により形成されてい
る。
体素子４の各電極（信号電極及び電源グランド電極等）
を外部電気回路と接続される外部リードピン７に電気的
に接続させる作用を為し、該信号線５ａ及びグランド線
５ｂは、タングステン（Ｗ）、モリブデン（Ｍｏ）、マ
ンガン（Ｍｎ）等の高融点金属粉末により形成されてい
る。
【００１４】前記信号線５ａ及びグランド線５ｂは具体
的にはタングステン等の高融点金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを基体２とな
るセラミックグリーンシートの表面に予め従来周知のス
クリーン印刷法等の厚膜手法を採用して印刷塗布してお
くことによって基体２の内部及び上下面に被着形成され
る。
的にはタングステン等の高融点金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを基体２とな
るセラミックグリーンシートの表面に予め従来周知のス
クリーン印刷法等の厚膜手法を採用して印刷塗布してお
くことによって基体２の内部及び上下面に被着形成され
る。
【００１５】また前記信号線５ａ及びグランド線５ｂに
取着される外部リードピン７は内部に収容する半導体素
子４の各電極を外部電気回路に電気的に接続する作用を
為し、コバール金属（Ｆｅ−Ｎｉ−Ｃｏ合金）や４２ア
ロイ（Ｆｅ−Ｎｉ合金）等の金属を棒状に加工したもの
が使用される。
取着される外部リードピン７は内部に収容する半導体素
子４の各電極を外部電気回路に電気的に接続する作用を
為し、コバール金属（Ｆｅ−Ｎｉ−Ｃｏ合金）や４２ア
ロイ（Ｆｅ−Ｎｉ合金）等の金属を棒状に加工したもの
が使用される。
【００１６】尚、前記信号線５ａ及びグランド線５ｂは
その露出する表面にニッケル、金等から成る耐蝕性に優
れ、且つ良導電性の金属を従来周知のメッキ法により
１．０乃至２０．０μm の厚みに層着させておけば信号
線５ａ及びグランド線５ｂが酸化腐食して断線等をする
のを有効に防止することができるとともに信号線５ａ及
びグランド線５ｂへのボンディングワイヤ６の接続及び
外部リードピンの取着を確実、強個と成すことができ
る。従って、前記信号線５ａ及びグランド線５ｂはその
露出する表面にニッケル、金等から成る耐蝕性に優れ、
且つ良導電性の金属を１．０乃至２０．０μm の厚みに
層着させておくことが好ましい。
その露出する表面にニッケル、金等から成る耐蝕性に優
れ、且つ良導電性の金属を従来周知のメッキ法により
１．０乃至２０．０μm の厚みに層着させておけば信号
線５ａ及びグランド線５ｂが酸化腐食して断線等をする
のを有効に防止することができるとともに信号線５ａ及
びグランド線５ｂへのボンディングワイヤ６の接続及び
外部リードピンの取着を確実、強個と成すことができ
る。従って、前記信号線５ａ及びグランド線５ｂはその
露出する表面にニッケル、金等から成る耐蝕性に優れ、
且つ良導電性の金属を１．０乃至２０．０μm の厚みに
層着させておくことが好ましい。
【００１７】また同時に前記外部リードピン７の露出表
面にニッケル、金等を従来周知のメッキ法により１．０
乃至２０．０μm の厚みに層着させておけば外部リード
ピン７を外部電気回路に確実、且つ強個に接続させるこ
とができる。従って、外部リードピン７の露出表面にも
ニッケル、金等を１．０乃至２０．０μm の厚みに層着
させておくことが好ましい。
面にニッケル、金等を従来周知のメッキ法により１．０
乃至２０．０μm の厚みに層着させておけば外部リード
ピン７を外部電気回路に確実、且つ強個に接続させるこ
とができる。従って、外部リードピン７の露出表面にも
ニッケル、金等を１．０乃至２０．０μm の厚みに層着
させておくことが好ましい。
【００１８】前記基体２の内部及び上下面に被着させた
信号線５ａ及びグランド線５ｂはまた信号線５ａがグラ
ンド線５ｂに挟まれた状態で基体２に形成されており、
信号線５ａを周囲のグランド線５ｂによって完全にシー
ルドした状態となっている。そのため信号線５ａに外部
からノイズが入り込もうとしても該ノイズはグランド線
５ｂで遮断され、信号線５ａにノイズが入り込んで半導
体素子４を誤動作させることはない。
信号線５ａ及びグランド線５ｂはまた信号線５ａがグラ
ンド線５ｂに挟まれた状態で基体２に形成されており、
信号線５ａを周囲のグランド線５ｂによって完全にシー
ルドした状態となっている。そのため信号線５ａに外部
からノイズが入り込もうとしても該ノイズはグランド線
５ｂで遮断され、信号線５ａにノイズが入り込んで半導
体素子４を誤動作させることはない。
【００１９】また前記基体２はその上面に後述する蓋体
３がガラスから成る封止材８を介して接合され、これに
よって基体２と蓋体３とから成る容器内部に半導体素子
４が気密に収容される。
３がガラスから成る封止材８を介して接合され、これに
よって基体２と蓋体３とから成る容器内部に半導体素子
４が気密に収容される。
【００２０】前記蓋体３は、酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子４を収容する空所を形成するための凹
部Ｂが形成された椀状となっている。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子４を収容する空所を形成するための凹
部Ｂが形成された椀状となっている。
【００２１】前記蓋体３は例えば酸化アルミニウム質焼
結体から成る場合、アルミナ、シリカ、カルシア、マグ
ネシア等に適当なバインダー、有機溶媒を添加混合して
得た原料粉末を所定形状のプレス金型内に充填するとと
もに一定圧力を印加して成形し、しかる後、前記成形品
を約１５００℃の温度で焼成することによって製作され
る。
結体から成る場合、アルミナ、シリカ、カルシア、マグ
ネシア等に適当なバインダー、有機溶媒を添加混合して
得た原料粉末を所定形状のプレス金型内に充填するとと
もに一定圧力を印加して成形し、しかる後、前記成形品
を約１５００℃の温度で焼成することによって製作され
る。
【００２２】また、前記蓋体３はその凹部Ｂの内壁から
下面の一部にかけて銀 パラジウム等の金属から成る金
属層９が形成されており、該金属層９はその一部を基体
２の上面に形成したグランド線５ｂ上に載置接合させる
ことによってグランド線５ｂに電気的に接続される。こ
の場合、内部に収容される半導体素子４は基体２に設け
たグランド線５ｂと該グランド線５ｂと電気的に接続す
る蓋体３の金属層９とで完全に囲まれてシールドされ、
外部ノイズが蓋体３を介して入り込む、或いは内部に収
容した半導体素子４等から発生するノイズが蓋体３を介
して外部に漏れることは殆ど無くなり、半導体素子収納
用パッケージ１内に収容される半導体素子４をノイズに
関し外部と完全に遮断させることが可能となる。
下面の一部にかけて銀 パラジウム等の金属から成る金
属層９が形成されており、該金属層９はその一部を基体
２の上面に形成したグランド線５ｂ上に載置接合させる
ことによってグランド線５ｂに電気的に接続される。こ
の場合、内部に収容される半導体素子４は基体２に設け
たグランド線５ｂと該グランド線５ｂと電気的に接続す
る蓋体３の金属層９とで完全に囲まれてシールドされ、
外部ノイズが蓋体３を介して入り込む、或いは内部に収
容した半導体素子４等から発生するノイズが蓋体３を介
して外部に漏れることは殆ど無くなり、半導体素子収納
用パッケージ１内に収容される半導体素子４をノイズに
関し外部と完全に遮断させることが可能となる。
【００２３】尚、前記金属層９は銀粉末、パラジウム粉
末に適当なバインダー、有機溶媒を添加混合することに
よって得た金属ペーストを蓋体３の凹部Ｂ内壁及び下面
一部に従来周知のスクリーン印刷法等により塗布させ、
しかる後、これを９００℃の温度で焼き付けることによ
って蓋体３の凹部Ｂ内壁及び下面一部に被着される。ま
た前記蓋体３に被着させた金属層９はその露出表面を酸
化アルミニウム、ムライト、窒化アルミニウム、炭化珪
素等の電気絶縁材料から成る被覆層で覆っておくと基体
２に形成した信号線５ａ及びグランド線５ｂに半導体素
子４の各電極をボンディングワイヤ６を介して接続する
際、ボンディングワイヤ６の一部が蓋体３に被着させた
金属層９に接触して短絡するのを有効に防止することが
できる。従って、前記蓋体３に被着させた金属層９はそ
の露出表面を電気絶縁材料から成る被覆層で覆っておく
ほうが好ましい。
末に適当なバインダー、有機溶媒を添加混合することに
よって得た金属ペーストを蓋体３の凹部Ｂ内壁及び下面
一部に従来周知のスクリーン印刷法等により塗布させ、
しかる後、これを９００℃の温度で焼き付けることによ
って蓋体３の凹部Ｂ内壁及び下面一部に被着される。ま
た前記蓋体３に被着させた金属層９はその露出表面を酸
化アルミニウム、ムライト、窒化アルミニウム、炭化珪
素等の電気絶縁材料から成る被覆層で覆っておくと基体
２に形成した信号線５ａ及びグランド線５ｂに半導体素
子４の各電極をボンディングワイヤ６を介して接続する
際、ボンディングワイヤ６の一部が蓋体３に被着させた
金属層９に接触して短絡するのを有効に防止することが
できる。従って、前記蓋体３に被着させた金属層９はそ
の露出表面を電気絶縁材料から成る被覆層で覆っておく
ほうが好ましい。
【００２４】更に前記被覆層はその材質を蓋体３と実質
的に同一材質となしておくと蓋体３と被覆層との間に熱
が印加された際、両者間に両者の膨張係数の相違に起因
した熱応力が殆ど発生せず、被覆層を蓋体３に強個に被
着させて金属層９を常に被覆することができる。従っ
て、前記被覆層は蓋体３と実質的に同一の材質で形成し
ておくことが好ましい。
的に同一材質となしておくと蓋体３と被覆層との間に熱
が印加された際、両者間に両者の膨張係数の相違に起因
した熱応力が殆ど発生せず、被覆層を蓋体３に強個に被
着させて金属層９を常に被覆することができる。従っ
て、前記被覆層は蓋体３と実質的に同一の材質で形成し
ておくことが好ましい。
【００２５】また一方、蓋体３を基体２上に接合させる
封止材８は例えば酸化鉛（ＰｂＯ）７５．０重量％、酸
化チタン（ＴｉＯ2 ）１０．０重量％、酸化ホウ素（Ｂ
2 Ｏ3 ）５．０重量％、フッ素（Ｆ2 ）２．０重量％等
を含むガラスから成り、該ガラスから成る封止材８は基
体２と蓋体３とを強固に接合させるとともに基体２と蓋
体３とから成る容器内部への水分等の入り込みを有効に
防止する作用を為す。
封止材８は例えば酸化鉛（ＰｂＯ）７５．０重量％、酸
化チタン（ＴｉＯ2 ）１０．０重量％、酸化ホウ素（Ｂ
2 Ｏ3 ）５．０重量％、フッ素（Ｆ2 ）２．０重量％等
を含むガラスから成り、該ガラスから成る封止材８は基
体２と蓋体３とを強固に接合させるとともに基体２と蓋
体３とから成る容器内部への水分等の入り込みを有効に
防止する作用を為す。
【００２６】尚、前記ガラスから成る封止材８は蓋体３
を基体２上に接合させる際の作業性を考慮して予め蓋体
３の下面に枠状に被着されており、ガラス粉末にバイン
ダー、有機溶媒を添加混合することによって得たガラス
ペーストを蓋体３の下面に従来周知のスクリーン印刷法
等により所定厚みに印刷塗布しておくことによって蓋体
３の下面に予め枠状被着される。この場合、枠状の封止
材８はその幅が０．６ｍｍ未満であると封止材８を介し
て基体２と蓋体３とを接合させ基体２と蓋体３とから成
る容器内部に半導体素子４を気密に収容する際、容器の
気密封止の信頼性が劣化し、内部に収容する半導体素子
４を長期間にわたり、正常、且つ安定に作動させるのが
困難となる傾向にある。従って、前記枠状の封止材８は
その幅を０．６ｍｍ以上としておくことが好ましい。
を基体２上に接合させる際の作業性を考慮して予め蓋体
３の下面に枠状に被着されており、ガラス粉末にバイン
ダー、有機溶媒を添加混合することによって得たガラス
ペーストを蓋体３の下面に従来周知のスクリーン印刷法
等により所定厚みに印刷塗布しておくことによって蓋体
３の下面に予め枠状被着される。この場合、枠状の封止
材８はその幅が０．６ｍｍ未満であると封止材８を介し
て基体２と蓋体３とを接合させ基体２と蓋体３とから成
る容器内部に半導体素子４を気密に収容する際、容器の
気密封止の信頼性が劣化し、内部に収容する半導体素子
４を長期間にわたり、正常、且つ安定に作動させるのが
困難となる傾向にある。従って、前記枠状の封止材８は
その幅を０．６ｍｍ以上としておくことが好ましい。
【００２７】かくして本発明の半導体素子収納用パッケ
ージによれば、基体２の搭載部Ａに半導体素子４を取着
搭載した後、半導体素子４の各電極を基体２に形成した
信号線５ａ及びグランド線５ｂにボンディングワイヤ６
を介して接続し、最後に基体２の上面に蓋体３を、該蓋
体３の凹部内壁に被着させた金属層９が基体２に形成し
たグランド線５ｂに電気的に接続するようにしてガラス
から成る封止材８を介して接合させ、基体２と蓋体３か
ら成る容器内部に半導体素子４を気密に封止することに
よって最終製品としての半導体装置となる。
ージによれば、基体２の搭載部Ａに半導体素子４を取着
搭載した後、半導体素子４の各電極を基体２に形成した
信号線５ａ及びグランド線５ｂにボンディングワイヤ６
を介して接続し、最後に基体２の上面に蓋体３を、該蓋
体３の凹部内壁に被着させた金属層９が基体２に形成し
たグランド線５ｂに電気的に接続するようにしてガラス
から成る封止材８を介して接合させ、基体２と蓋体３か
ら成る容器内部に半導体素子４を気密に封止することに
よって最終製品としての半導体装置となる。
【００２８】尚、本発明は前記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば上述の実施例では蓋体３に
被着させた金属層を銀 パラジウムの金属粉末で形成し
たが、タングステン、モリブデン等の他の金属粉末で形
成しても良い。
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば上述の実施例では蓋体３に
被着させた金属層を銀 パラジウムの金属粉末で形成し
たが、タングステン、モリブデン等の他の金属粉末で形
成しても良い。
【００２９】また、蓋体３に被着させた金属層９と基体
２に形成したグランド線５ｂとの間にコバール金属等の
金属部材１０を挟み両者を電気的に接続するようにして
おけば基体２と蓋体３との間に前記金属部材１０によっ
て所定の大きさの間隙が形成され、該間隙内に多量の封
止材８が介入されて基体２と蓋体３とから成る容器の気
密封止が完全となる。従って基体２と蓋体３とから成る
容器の気密封止をより完全なものとするには蓋体３に被
着させた金属層９と基体２に形成したグランド線５ｂと
の間にコバール等の金属部材１０を挟み、基体２と蓋体
３との間に多量の封止材８が介入するような所定間隙が
形成されるようにしておくことが好ましい。
２に形成したグランド線５ｂとの間にコバール金属等の
金属部材１０を挟み両者を電気的に接続するようにして
おけば基体２と蓋体３との間に前記金属部材１０によっ
て所定の大きさの間隙が形成され、該間隙内に多量の封
止材８が介入されて基体２と蓋体３とから成る容器の気
密封止が完全となる。従って基体２と蓋体３とから成る
容器の気密封止をより完全なものとするには蓋体３に被
着させた金属層９と基体２に形成したグランド線５ｂと
の間にコバール等の金属部材１０を挟み、基体２と蓋体
３との間に多量の封止材８が介入するような所定間隙が
形成されるようにしておくことが好ましい。
【００３０】更に前記実施例では半導体素子収納用パッ
ケージを例にとって説明したが、水晶振動子やＳＡＷフ
ィルター等の他の種類の電子部品を収容するパッケージ
にも適用し得る。
ケージを例にとって説明したが、水晶振動子やＳＡＷフ
ィルター等の他の種類の電子部品を収容するパッケージ
にも適用し得る。
【００３１】
【発明の効果】本発明は信号線、グランド線を有し、且
つ電子部品を搭載するための搭載部を有する基体と、該
搭載部に搭載される電子部品を内部に収容するための凹
部を有する蓋体とから成り、基体と蓋体とをガラスから
成る封止材を介し取着することによって内部に電子部品
を気密に収容するようになした電子部品収納用パッケー
ジであって、前記基体の信号線をグランド線で挟み、か
つ蓋体の凹部内壁に金属層を被着させるとともに該金属
層を前記基体のグランド線に電気的に接続させたことか
ら、基体に形成した信号線及びパッケージの内部に収容
する電子部品の両方をグランド線で完全にシールドする
ことができ、その結果、基体に形成した信号線及びパッ
ケージの内部に収容する電子部品に外部ノイズが入り込
むことは一切無く、内部に収容する電子部品を正常、且
つ安定に作動させることが可能となる。
つ電子部品を搭載するための搭載部を有する基体と、該
搭載部に搭載される電子部品を内部に収容するための凹
部を有する蓋体とから成り、基体と蓋体とをガラスから
成る封止材を介し取着することによって内部に電子部品
を気密に収容するようになした電子部品収納用パッケー
ジであって、前記基体の信号線をグランド線で挟み、か
つ蓋体の凹部内壁に金属層を被着させるとともに該金属
層を前記基体のグランド線に電気的に接続させたことか
ら、基体に形成した信号線及びパッケージの内部に収容
する電子部品の両方をグランド線で完全にシールドする
ことができ、その結果、基体に形成した信号線及びパッ
ケージの内部に収容する電子部品に外部ノイズが入り込
むことは一切無く、内部に収容する電子部品を正常、且
つ安定に作動させることが可能となる。
【００３２】また同時に内部に収容する電子部品等が発
生するノイズはパッケージの外部に漏れることは無く、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
生するノイズはパッケージの外部に漏れることは無く、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
【００３３】更に基体と蓋体は耐湿性に優れたガラスか
ら成る封止材により接合されているため基体と蓋体から
成る容器内部に水分等が入り込むことは一切無く、その
結果、容器内部に収容する電子部品を長期間にわたり正
常、且つ安定に作動させることもできる。
ら成る封止材により接合されているため基体と蓋体から
成る容器内部に水分等が入り込むことは一切無く、その
結果、容器内部に収容する電子部品を長期間にわたり正
常、且つ安定に作動させることもできる。
【図１】本発明の電子部品収納用パッケージを半導体素
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・半導体素子収納用パッケージ ２・・・基体 ３・・・蓋体 ５ａ・・信号線 ５ｂ・・グランド線 ８・・・封止材 ９・・・金属層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｇ 9272−4Ｍ Ｐ 9272−4Ｍ Ｘ 9272−4Ｍ
Claims (1)
- 【請求項１】信号線、グランド線を有し、且つ電子部品
を搭載するための搭載部を有する基体と、該搭載部に搭
載される電子部品を内部に収容するための凹部を有する
蓋体とから成り、基体と蓋体とをガラスから成る封止材
を介し取着することによって内部に電子部品を気密に収
容するようになした電子部品収納用パッケージであっ
て、前記基体の信号線をグランド線で挟み、且つ蓋体の
凹部内壁に金属層を被着させるとともに該金属層を前記
基体のグランド線に電気的に接続させたことを特徴とす
る電子部品収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4203646A JPH0653355A (ja) | 1992-07-30 | 1992-07-30 | 電子部品収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4203646A JPH0653355A (ja) | 1992-07-30 | 1992-07-30 | 電子部品収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653355A true JPH0653355A (ja) | 1994-02-25 |
Family
ID=16477495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4203646A Pending JPH0653355A (ja) | 1992-07-30 | 1992-07-30 | 電子部品収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653355A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330474A (ja) * | 1995-03-31 | 1996-12-13 | Toshiba Corp | 半導体用パッケージ |
| JPH11238818A (ja) * | 1998-02-20 | 1999-08-31 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2000058692A (ja) * | 1998-08-14 | 2000-02-25 | Toyo Commun Equip Co Ltd | 電子部品用パッケージ |
| JP2000100983A (ja) * | 1998-09-24 | 2000-04-07 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2001217348A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 多層配線基板 |
| JP2001217345A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 多層配線基板 |
| JP2002026679A (ja) * | 2000-07-04 | 2002-01-25 | Daishinku Corp | 圧電振動デバイス用パッケージ |
| US6538319B2 (en) | 1997-09-02 | 2003-03-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2003174111A (ja) * | 2001-12-06 | 2003-06-20 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2018146435A (ja) * | 2017-03-07 | 2018-09-20 | セイコーインスツル株式会社 | 赤外線センサ |
-
1992
- 1992-07-30 JP JP4203646A patent/JPH0653355A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330474A (ja) * | 1995-03-31 | 1996-12-13 | Toshiba Corp | 半導体用パッケージ |
| US6538319B2 (en) | 1997-09-02 | 2003-03-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| KR100404159B1 (ko) * | 1997-09-02 | 2004-02-05 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체장치 |
| JPH11238818A (ja) * | 1998-02-20 | 1999-08-31 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2000058692A (ja) * | 1998-08-14 | 2000-02-25 | Toyo Commun Equip Co Ltd | 電子部品用パッケージ |
| JP2000100983A (ja) * | 1998-09-24 | 2000-04-07 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2001217348A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 多層配線基板 |
| JP2001217345A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 多層配線基板 |
| JP2002026679A (ja) * | 2000-07-04 | 2002-01-25 | Daishinku Corp | 圧電振動デバイス用パッケージ |
| JP2003174111A (ja) * | 2001-12-06 | 2003-06-20 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2018146435A (ja) * | 2017-03-07 | 2018-09-20 | セイコーインスツル株式会社 | 赤外線センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0653355A (ja) | 電子部品収納用パッケージ | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP3495246B2 (ja) | 電子部品収納用パッケージ | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP3495245B2 (ja) | 電子部品収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP3495244B2 (ja) | 電子部品収納用パッケージ | |
| JPH0538897U (ja) | 電子部品収納用パツケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JPH11233661A (ja) | 電子部品収納用パッケージ | |
| JPH11150201A (ja) | 電子部品収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3495247B2 (ja) | 電子部品収納用容器 | |
| JP2746802B2 (ja) | 半導体装置 | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2577088Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2784095B2 (ja) | 半導体素子収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 |