JP2784095B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2784095B2 JP2784095B2 JP3049071A JP4907191A JP2784095B2 JP 2784095 B2 JP2784095 B2 JP 2784095B2 JP 3049071 A JP3049071 A JP 3049071A JP 4907191 A JP4907191 A JP 4907191A JP 2784095 B2 JP2784095 B2 JP 2784095B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- integrated circuit
- weight
- metal frame
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Casings For Electric Apparatus (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子を収
容するための半導体素子収納用パッケージの改良に関す
るものである。
容するための半導体素子収納用パッケージの改良に関す
るものである。
【０００２】
【従来の技術】従来、半導体素子、特にLSI 等の半導体
集積回路素子を収容するための半導体素子収納用パッケ
ージは、一般にアルミナセラミックス等の電気絶縁材料
から成り、その上面略中央部に半導体集積回路素子を収
容するための凹部及び該凹部周辺より外周端にかけて導
出されたタングステン(W) 、モリブデン(Mo)等の高融点
金属粉末から成るメタライズ配線層を有する絶縁基体
と、半導体集積回路素子を外部電気回路に電気的に接続
するために前記メタライズ配線層に銀ロウ等のロウ材を
介し取着された外部リード端子と金属製蓋体とから構成
されており、絶縁基体の凹部底面に半導体集積回路素子
を取着収容するとともに該半導体集積回路素子の各電極
をボンディングワイヤを介してメタライズ配線層に接続
し、しかる後、絶縁基体上面に金属製蓋体を取着させ絶
縁基体と金属製蓋体とから成る容器内部に半導体集積回
路素子を気密に封止することによって最終製品としての
半導体装置となる。
集積回路素子を収容するための半導体素子収納用パッケ
ージは、一般にアルミナセラミックス等の電気絶縁材料
から成り、その上面略中央部に半導体集積回路素子を収
容するための凹部及び該凹部周辺より外周端にかけて導
出されたタングステン(W) 、モリブデン(Mo)等の高融点
金属粉末から成るメタライズ配線層を有する絶縁基体
と、半導体集積回路素子を外部電気回路に電気的に接続
するために前記メタライズ配線層に銀ロウ等のロウ材を
介し取着された外部リード端子と金属製蓋体とから構成
されており、絶縁基体の凹部底面に半導体集積回路素子
を取着収容するとともに該半導体集積回路素子の各電極
をボンディングワイヤを介してメタライズ配線層に接続
し、しかる後、絶縁基体上面に金属製蓋体を取着させ絶
縁基体と金属製蓋体とから成る容器内部に半導体集積回
路素子を気密に封止することによって最終製品としての
半導体装置となる。
【０００３】尚、前記絶縁基体はその上面にコバール金
属や42Alloy 等から成る金属枠体が予めロウ付けされて
おり、該金属枠体に金属製蓋体をシームウエルド等によ
り溶接することによって金属製蓋体は絶縁基体に取着さ
れ、容器が気密に封止される。
属や42Alloy 等から成る金属枠体が予めロウ付けされて
おり、該金属枠体に金属製蓋体をシームウエルド等によ
り溶接することによって金属製蓋体は絶縁基体に取着さ
れ、容器が気密に封止される。
【０００４】しかしながら、近時、半導体集積回路素子
の大型化、信号の伝播速度の高速化が急激に進み、該半
導体集積回路素子を上記従来の半導体素子収納用パッケ
ージに収容した場合、以下に述べる欠点を有したものと
なる。
の大型化、信号の伝播速度の高速化が急激に進み、該半
導体集積回路素子を上記従来の半導体素子収納用パッケ
ージに収容した場合、以下に述べる欠点を有したものと
なる。
【０００５】即ち、(1) 半導体集積回路素子を構成する
シリコンとパッケージの絶縁基体を構成するアルミナセ
ラミックスの熱膨張係数がそれぞれ3.0 〜3.5 ×10-6/
℃、6.0 〜7.5 ×10-6/ ℃であり、大きく相違すること
から両者に半導体集積回路素子を作動させた際等に発生
する熱が印加されると両者間に大きな熱応力が発生し、
該熱応力によって半導体集積回路素子が破損したり、絶
縁基体より剥離して半導体装置としての機能を喪失させ
てしまう
シリコンとパッケージの絶縁基体を構成するアルミナセ
ラミックスの熱膨張係数がそれぞれ3.0 〜3.5 ×10-6/
℃、6.0 〜7.5 ×10-6/ ℃であり、大きく相違すること
から両者に半導体集積回路素子を作動させた際等に発生
する熱が印加されると両者間に大きな熱応力が発生し、
該熱応力によって半導体集積回路素子が破損したり、絶
縁基体より剥離して半導体装置としての機能を喪失させ
てしまう
【０００６】(2) パッケージの絶縁基体を構成するアル
ミナセラミックスはその誘電率が9 〜10( 室温1MHz) と
高いため、絶縁基体に設けたメタライズ配線層を伝わる
信号の伝播速度が遅く、そのため信号の高速伝播を要求
する半導体集積回路素子はその搭載収容が不可となる 等の欠点を有していた。
ミナセラミックスはその誘電率が9 〜10( 室温1MHz) と
高いため、絶縁基体に設けたメタライズ配線層を伝わる
信号の伝播速度が遅く、そのため信号の高速伝播を要求
する半導体集積回路素子はその搭載収容が不可となる 等の欠点を有していた。
【０００７】そこで上記欠点を解消するために半導体素
子収納用パッケージの絶縁基体をアルミナセラミックス
に代えて半導体集積回路素子を構成するシリコンの熱膨
張係数(3.0〜3.5 ×10-6/ ℃) と近似した熱膨張係数4.
0 〜4.5 ×10-6/ ℃を有し、且つ誘電率が6.3 と低いム
ライト質焼結体を用いることが検討されている。
子収納用パッケージの絶縁基体をアルミナセラミックス
に代えて半導体集積回路素子を構成するシリコンの熱膨
張係数(3.0〜3.5 ×10-6/ ℃) と近似した熱膨張係数4.
0 〜4.5 ×10-6/ ℃を有し、且つ誘電率が6.3 と低いム
ライト質焼結体を用いることが検討されている。
【０００８】
【発明が解決しようとする課題】しかしながら、このム
ライト質焼結体をパッケージの絶縁基体として使用した
場合、該ムライト質焼結体はその熱膨張係数が4.0 〜4.
5 ×10-6/ ℃であり、金属枠体の熱膨張係数( コバール
金属や42Alloy :5.2〜6.0 ×10-6/ ℃) と相違するため
絶縁基体に金属枠体をロウ付けするとロウ付け部に両者
の熱膨張係数の相違に起因する熱応力が内在し、その結
果、金属枠体に小さな外力が印加されても該外力は前記
内在応力と相俊って大きくなり、金属枠体を絶縁基体よ
り剥がれさせてしまうという欠点を誘発した。
ライト質焼結体をパッケージの絶縁基体として使用した
場合、該ムライト質焼結体はその熱膨張係数が4.0 〜4.
5 ×10-6/ ℃であり、金属枠体の熱膨張係数( コバール
金属や42Alloy :5.2〜6.0 ×10-6/ ℃) と相違するため
絶縁基体に金属枠体をロウ付けするとロウ付け部に両者
の熱膨張係数の相違に起因する熱応力が内在し、その結
果、金属枠体に小さな外力が印加されても該外力は前記
内在応力と相俊って大きくなり、金属枠体を絶縁基体よ
り剥がれさせてしまうという欠点を誘発した。
【０００９】本発明は上面に金属枠体がロウ付けされた
絶縁基体と金属製蓋体とから成り、絶縁基体の金属枠体
に金属製蓋体を取着することによって内部に半導体集積
回路素子を収容するようになした半導体素子収納用パッ
ケージにおいて、前記絶縁基体をムライト質焼結体で形
成し、且つ金属枠体を銅から成る芯体の外表面にニッケ
ル28.5乃至29.5重量％、コバルト15.5乃至16.5重量％、
鉄54.0乃至56.0重量％の合金から成る被覆層を、該被覆
層の断面積が芯体の断面積の7.2 乃至8.8 倍となるよう
に被着した金属体で形成したことを特徴とするものであ
る。
絶縁基体と金属製蓋体とから成り、絶縁基体の金属枠体
に金属製蓋体を取着することによって内部に半導体集積
回路素子を収容するようになした半導体素子収納用パッ
ケージにおいて、前記絶縁基体をムライト質焼結体で形
成し、且つ金属枠体を銅から成る芯体の外表面にニッケ
ル28.5乃至29.5重量％、コバルト15.5乃至16.5重量％、
鉄54.0乃至56.0重量％の合金から成る被覆層を、該被覆
層の断面積が芯体の断面積の7.2 乃至8.8 倍となるよう
に被着した金属体で形成したことを特徴とするものであ
る。
【００１０】
【実施例】次に本発明を添付図面に示す実施例に基づき
詳細に説明する。
詳細に説明する。
【００１１】図１は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示す断面図であり、1 は絶縁基
体、2 は金属製蓋体である。この絶縁基体1 と金属製蓋
体2 とで半導体集積回路素子4 を収容するための容器3
が構成される。
ッケージの一実施例を示す断面図であり、1 は絶縁基
体、2 は金属製蓋体である。この絶縁基体1 と金属製蓋
体2 とで半導体集積回路素子4 を収容するための容器3
が構成される。
【００１２】前記絶縁基体1 はその上面中央部に半導体
集積回路素子4を収容するための空所を形成する段状の
凹部Ａが設けてあり、凹部Ａ底面には半導体集積回路素
子4 が接着材を介し取着される。
集積回路素子4を収容するための空所を形成する段状の
凹部Ａが設けてあり、凹部Ａ底面には半導体集積回路素
子4 が接着材を介し取着される。
【００１３】前記絶縁基体1 はムライト質焼結体から成
り、該ムライト質焼結体はその熱膨張係数が4.0 〜4.5
×10-6/ ℃であり、半導体集積回路素子4 を構成するシ
リコンの熱膨張係数(3.0〜3.5 ×10-6/ ℃) と近似する
ことから絶縁基体1 の凹部Ａ底面に半導体集積回路素子
4 を取着収容した後、両者に半導体集積回路素子4 を作
動させた際等に発生する熱が印加されたとしても両者間
には大きな熱応力が発生することはなく、該熱応力によ
って半導体集積回路素子4 が破損したり、絶縁基体1 よ
り剥離したりすることはない。
り、該ムライト質焼結体はその熱膨張係数が4.0 〜4.5
×10-6/ ℃であり、半導体集積回路素子4 を構成するシ
リコンの熱膨張係数(3.0〜3.5 ×10-6/ ℃) と近似する
ことから絶縁基体1 の凹部Ａ底面に半導体集積回路素子
4 を取着収容した後、両者に半導体集積回路素子4 を作
動させた際等に発生する熱が印加されたとしても両者間
には大きな熱応力が発生することはなく、該熱応力によ
って半導体集積回路素子4 が破損したり、絶縁基体1 よ
り剥離したりすることはない。
【００１４】また前記絶縁基体1 には凹部Ａの周辺から
容器3 の外部にかけてメタライズ配線層5 が形成されて
おり、該メタライズ配線層5 の凹部Ａ周辺部には半導体
集積回路素子4 の各電極がボンディングワイヤ6 を介し
電気的に接続され、また容器3 の外部に導出された部位
には外部電気回路と接続される外部リード端子7 が銀ロ
ウ等のロウ材8 を介し取着されている。
容器3 の外部にかけてメタライズ配線層5 が形成されて
おり、該メタライズ配線層5 の凹部Ａ周辺部には半導体
集積回路素子4 の各電極がボンディングワイヤ6 を介し
電気的に接続され、また容器3 の外部に導出された部位
には外部電気回路と接続される外部リード端子7 が銀ロ
ウ等のロウ材8 を介し取着されている。
【００１５】尚、前記ムライト質焼結体から成る絶縁基
体1 は例えば、ムライト（3 Al 2 O3・2SiO2 ) 、シリ
カ(SiO2 ) 、マグネシア(MgO) 、カルシア(CaO) 等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれをドクターブレード法を採用すること
によってセラミックグリーンシート( セラミック生シー
ト) を形成し、しかる後、前記セラミックグリーンシー
トに適当な打ち抜き加工を施すとともに複数枚積層し、
高温（1400〜1800℃) で焼成することによって製作され
る。
体1 は例えば、ムライト（3 Al 2 O3・2SiO2 ) 、シリ
カ(SiO2 ) 、マグネシア(MgO) 、カルシア(CaO) 等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれをドクターブレード法を採用すること
によってセラミックグリーンシート( セラミック生シー
ト) を形成し、しかる後、前記セラミックグリーンシー
トに適当な打ち抜き加工を施すとともに複数枚積層し、
高温（1400〜1800℃) で焼成することによって製作され
る。
【００１６】また前記メタライズ金属層5 はタングステ
ン、モリブデン等の高融点金属粉末から成り、従来周知
のスクリーン印刷法等の厚膜手法を採用することによっ
て絶縁基体1 の凹部Ａ周辺から容器3 の外部に導出する
よう被着形成される。
ン、モリブデン等の高融点金属粉末から成り、従来周知
のスクリーン印刷法等の厚膜手法を採用することによっ
て絶縁基体1 の凹部Ａ周辺から容器3 の外部に導出する
よう被着形成される。
【００１７】前記メタライズ配線層5 は絶縁基体1 を構
成するムライト質焼結体の誘電率が6.3 と低いことから
それを伝わる電気信号の伝播速度を極めて速いものとな
すことができ、これによってパッケージ内に信号の伝播
速度が速い高速駆動を行う半導体集積回路素子4 を収容
することも可能となる。
成するムライト質焼結体の誘電率が6.3 と低いことから
それを伝わる電気信号の伝播速度を極めて速いものとな
すことができ、これによってパッケージ内に信号の伝播
速度が速い高速駆動を行う半導体集積回路素子4 を収容
することも可能となる。
【００１８】また前記メタライズ配線層5 にロウ付けさ
れる外部リード端子7 は内部に収容する半導体集積回路
素子4 を外部電気回路に接続する作用を為し、外部リー
ド端子7 を外部電気回路に接続することによって内部に
収容される半導体集積回路素子4 はメタライズ配線層5
及び外部リード端子7 を介し外部電気回路に電気的に接
続されることとなる。
れる外部リード端子7 は内部に収容する半導体集積回路
素子4 を外部電気回路に接続する作用を為し、外部リー
ド端子7 を外部電気回路に接続することによって内部に
収容される半導体集積回路素子4 はメタライズ配線層5
及び外部リード端子7 を介し外部電気回路に電気的に接
続されることとなる。
【００１９】前記外部リード端子7 はコバール金属や42
Alloy 等の金属から成り、コバール金属等のインゴット
( 塊) を従来周知の圧延加工法を採用することによって
所定の板状に形成される。
Alloy 等の金属から成り、コバール金属等のインゴット
( 塊) を従来周知の圧延加工法を採用することによって
所定の板状に形成される。
【００２０】また前記絶縁基体1 にはその上面にメタラ
イズ金属層9 が被着形成されており、該メタライズ金属
層9 上には金属枠体10が銀ロウ等のロウ材を介しロウ付
けされている。
イズ金属層9 が被着形成されており、該メタライズ金属
層9 上には金属枠体10が銀ロウ等のロウ材を介しロウ付
けされている。
【００２１】前記絶縁基体1 上面のメタライズ金属層9
はタングステン、モリブデン等の高融点金属粉末から成
り、該タングステン粉末等に適当な有機溶剤、溶媒を添
加混合して得た金属ペーストを絶縁基体1 の上面に従来
周知のスクリーン印刷法により印刷塗布するとともにこ
れを高温で焼き付けることによって絶縁基体1 の上面に
被着形成される。
はタングステン、モリブデン等の高融点金属粉末から成
り、該タングステン粉末等に適当な有機溶剤、溶媒を添
加混合して得た金属ペーストを絶縁基体1 の上面に従来
周知のスクリーン印刷法により印刷塗布するとともにこ
れを高温で焼き付けることによって絶縁基体1 の上面に
被着形成される。
【００２２】また前記メタライズ金属層9 にロウ付けさ
れる金属枠体10は金属製蓋体2 を絶縁基体1 に取着する
際の下地金属部材として作用し、金属枠体10に金属製蓋
体2 をシームウエルド法等により溶接することによって
金属製蓋体2 は絶縁基体1 上に取着される。
れる金属枠体10は金属製蓋体2 を絶縁基体1 に取着する
際の下地金属部材として作用し、金属枠体10に金属製蓋
体2 をシームウエルド法等により溶接することによって
金属製蓋体2 は絶縁基体1 上に取着される。
【００２３】前記金属枠体10は銅から成る芯体の外表面
にニッケル28.5乃至29.5重量％、コバルト15.5乃至16.5
重量％、鉄54.0乃至56.0重量％の合金から成る被覆層
を、該被覆層の断面積が芯体の断面積の7.20乃至8.8 倍
となるように被着させた金属体から成り、その熱膨張係
数が4.7 〜4.9 ×10-6/ ℃のものとなっている。
にニッケル28.5乃至29.5重量％、コバルト15.5乃至16.5
重量％、鉄54.0乃至56.0重量％の合金から成る被覆層
を、該被覆層の断面積が芯体の断面積の7.20乃至8.8 倍
となるように被着させた金属体から成り、その熱膨張係
数が4.7 〜4.9 ×10-6/ ℃のものとなっている。
【００２４】前記金属枠体10はその熱膨張係数が4.7 〜
4.9×10-6/ ℃であり、絶縁基体1 を構成するムライト
質焼結体の熱膨張係数と近似していることから絶縁基体
1 に被着させたメタライズ金属層9 に金属枠体10をロウ
付けする際、絶縁基体1 と金属枠体10との間には両者の
熱膨張係数の相違に起因する大きな熱応力が発生するこ
とはなく、両者のロウ付け部に大きな応力が内在するこ
ともない。従って、ロウ付け後、金属枠体2 に外力が印
加されたとしても該外力がロウ付け部に内在する応力と
相俊って大となり、金属枠体2 を絶縁基体1より剥がれ
させることはない。
4.9×10-6/ ℃であり、絶縁基体1 を構成するムライト
質焼結体の熱膨張係数と近似していることから絶縁基体
1 に被着させたメタライズ金属層9 に金属枠体10をロウ
付けする際、絶縁基体1 と金属枠体10との間には両者の
熱膨張係数の相違に起因する大きな熱応力が発生するこ
とはなく、両者のロウ付け部に大きな応力が内在するこ
ともない。従って、ロウ付け後、金属枠体2 に外力が印
加されたとしても該外力がロウ付け部に内在する応力と
相俊って大となり、金属枠体2 を絶縁基体1より剥がれ
させることはない。
【００２５】尚、前記金属枠体10は、例えば銅材の外表
面にニッケル28.5乃至29.5重量％、コバルト15.5乃至1
6.5重量％、鉄54.0乃至56.0重量％を加熱溶融させ合金
化させたニッケルーコバルトー鉄合金を当接させ、しか
る後、これを圧延ローラにより圧延することによって製
作される。
面にニッケル28.5乃至29.5重量％、コバルト15.5乃至1
6.5重量％、鉄54.0乃至56.0重量％を加熱溶融させ合金
化させたニッケルーコバルトー鉄合金を当接させ、しか
る後、これを圧延ローラにより圧延することによって製
作される。
【００２６】また前記金属枠体10はニッケル、コバル
ト、鉄の量及び芯体の断面積と被覆層の断面積の比率が
上述した範囲から外れると金属枠体10の熱膨張係数が絶
縁基体1 を構成するムライト質焼結体に対して大きくな
りすぎ、その結果、金属枠体10を絶縁基体1 に強固に取
着させることができなくなる。従って、前記金属枠体10
は銅から成る芯体の外表面にニッケル28.5乃至29.5重量
％、コバルト15.5乃至16.5重量％、鉄54.0乃至56.0重量
％の合金から成る被覆層を、該被覆層の断面積が芯体の
断面積に対し7.2 乃至8.8 倍となるように被着させた金
属体で形成するものに特定される。
ト、鉄の量及び芯体の断面積と被覆層の断面積の比率が
上述した範囲から外れると金属枠体10の熱膨張係数が絶
縁基体1 を構成するムライト質焼結体に対して大きくな
りすぎ、その結果、金属枠体10を絶縁基体1 に強固に取
着させることができなくなる。従って、前記金属枠体10
は銅から成る芯体の外表面にニッケル28.5乃至29.5重量
％、コバルト15.5乃至16.5重量％、鉄54.0乃至56.0重量
％の合金から成る被覆層を、該被覆層の断面積が芯体の
断面積に対し7.2 乃至8.8 倍となるように被着させた金
属体で形成するものに特定される。
【００２７】また前記メタライズ金属層9 及び金属枠体
10はその各々の露出外表面にニッケル、金等の耐蝕性に
優れた金属をメッキにより2.0乃至20.0μm の厚みに層
着させておくとメタライズ金属層9及び金属枠体10が酸
化腐食し、変色するのを有効に防止することができる。
従って、メタライズ金属層9 及び金属枠体10の露出外表
面には酸化腐食による変色を有効に防止するためにニッ
ケル、金等を2.0 乃至20.0μm の厚みに層着しておくこ
とが好ましい。
10はその各々の露出外表面にニッケル、金等の耐蝕性に
優れた金属をメッキにより2.0乃至20.0μm の厚みに層
着させておくとメタライズ金属層9及び金属枠体10が酸
化腐食し、変色するのを有効に防止することができる。
従って、メタライズ金属層9 及び金属枠体10の露出外表
面には酸化腐食による変色を有効に防止するためにニッ
ケル、金等を2.0 乃至20.0μm の厚みに層着しておくこ
とが好ましい。
【００２８】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部A 底面に半導体集積回路
素子4 を接着材を介し取着するとともに半導体集積回路
素子4 の各電極をメタライズ配線層5 にボンディングワ
イヤ6 を介し電気的に接続し、しかる後、絶縁基体1 の
上面にロウ付けした金属枠体10に金属製蓋体2 をシーム
ウエルド法等により溶接し、容器3 の内部を気密に封止
することによって製品としての半導体装置となる。
ージによれば絶縁基体1 の凹部A 底面に半導体集積回路
素子4 を接着材を介し取着するとともに半導体集積回路
素子4 の各電極をメタライズ配線層5 にボンディングワ
イヤ6 を介し電気的に接続し、しかる後、絶縁基体1 の
上面にロウ付けした金属枠体10に金属製蓋体2 をシーム
ウエルド法等により溶接し、容器3 の内部を気密に封止
することによって製品としての半導体装置となる。
【００２９】尚、本発明は上述した実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば外部リード端子7 を金
属枠体10と同じ金属体、即ち、銅から成る芯体の外表面
にニッケル28.5乃至29.5重量％、コバルト15.5乃至16.5
重量％、鉄54.0乃至56.0重量％の合金から成る被覆層
を、該被覆層の断面積が芯体の断面積の7.2 乃至8.8 倍
となるように被着させた金属体を使用すれば外部リード
端子7 の絶縁基体1 への取着が極めて強固なものとな
る。従って、外部リード端子7 を絶縁基体1 に極めて強
固に取着させるには外部リード端子7 を銅から成る芯体
の外表面にニッケル28.5乃至29.5重量％、コバルト15.5
乃至16.5重量％、鉄54.0乃至56.0重量％の合金から成る
被覆層を、該被覆層の断面積が芯体の断面積の7.2 乃至
8.8 倍となるように被着させた金属体で形成しておくこ
とが好ましい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば外部リード端子7 を金
属枠体10と同じ金属体、即ち、銅から成る芯体の外表面
にニッケル28.5乃至29.5重量％、コバルト15.5乃至16.5
重量％、鉄54.0乃至56.0重量％の合金から成る被覆層
を、該被覆層の断面積が芯体の断面積の7.2 乃至8.8 倍
となるように被着させた金属体を使用すれば外部リード
端子7 の絶縁基体1 への取着が極めて強固なものとな
る。従って、外部リード端子7 を絶縁基体1 に極めて強
固に取着させるには外部リード端子7 を銅から成る芯体
の外表面にニッケル28.5乃至29.5重量％、コバルト15.5
乃至16.5重量％、鉄54.0乃至56.0重量％の合金から成る
被覆層を、該被覆層の断面積が芯体の断面積の7.2 乃至
8.8 倍となるように被着させた金属体で形成しておくこ
とが好ましい。
【００３０】また外部リード端子7 の露出外表面にニッ
ケル、金等の耐蝕性に優れ、且つ良導電性である金属を
メッキにより2.0 乃至20.0μm の厚みに層着させておく
と外部リード端子7 が酸化腐食し、変色するのを有効に
防止することができるとともに外部リード端子7 と外部
電気回路との電気的接続を極めて良好なものとなすこと
ができる。従って、外部リード端子7 の酸化腐食による
変色を有効に防止し、且つ外部電気回路との電気的接続
を良好とするためには外部リード端子7 の露出外表面に
ニッケル、金等を2.0 乃至20.0μm の厚みに層着してお
くことが好ましい。
ケル、金等の耐蝕性に優れ、且つ良導電性である金属を
メッキにより2.0 乃至20.0μm の厚みに層着させておく
と外部リード端子7 が酸化腐食し、変色するのを有効に
防止することができるとともに外部リード端子7 と外部
電気回路との電気的接続を極めて良好なものとなすこと
ができる。従って、外部リード端子7 の酸化腐食による
変色を有効に防止し、且つ外部電気回路との電気的接続
を良好とするためには外部リード端子7 の露出外表面に
ニッケル、金等を2.0 乃至20.0μm の厚みに層着してお
くことが好ましい。
【００３１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体集積回路素子を収容する容器をムライト
質焼結体で形成したことから絶縁容器の熱膨張係数を半
導体集積回路素子の熱膨張係数に近似させることがで
き、その結果、絶縁容器内に半導体集積回路素子を収容
した後、半導体集積回路素子を作動させた際等に発生す
る熱が絶縁基体と半導体集積回路素子の両者に印加され
たとしても両者間には大きな熱応力が発生することはな
く、該熱応力によって半導体集積回路素子が破損した
り、絶縁基体より剥離したりすることはない。
よれば、半導体集積回路素子を収容する容器をムライト
質焼結体で形成したことから絶縁容器の熱膨張係数を半
導体集積回路素子の熱膨張係数に近似させることがで
き、その結果、絶縁容器内に半導体集積回路素子を収容
した後、半導体集積回路素子を作動させた際等に発生す
る熱が絶縁基体と半導体集積回路素子の両者に印加され
たとしても両者間には大きな熱応力が発生することはな
く、該熱応力によって半導体集積回路素子が破損した
り、絶縁基体より剥離したりすることはない。
【００３２】またムライト質焼結体より成る絶縁基体は
その誘電率が6.3 と低いため該絶縁基体に設けたメタラ
イズ配線層を伝わる電気信号の伝播速度を極めて速いも
のとなすことができ、その結果、絶縁容器内部に高速駆
動を行う半導体集積回路素子の収容も可能となる。
その誘電率が6.3 と低いため該絶縁基体に設けたメタラ
イズ配線層を伝わる電気信号の伝播速度を極めて速いも
のとなすことができ、その結果、絶縁容器内部に高速駆
動を行う半導体集積回路素子の収容も可能となる。
【００３３】更に金属枠体を銅から成る芯体の外表面ニ
ニッケル28.5乃至29.5重量％、コバルト15.5乃至16.5重
量％、鉄54.0乃至56.0重量％の合金から成る被覆層を、
該被覆層の断面積が芯体の断面せき7.2 乃至8.8 倍とな
るように被着させた金属体で形成したことからその熱膨
張係数を絶縁基体に近似させることができ、その結果、
絶縁基体の上面に金属枠体をロウ付けする際、絶縁基体
と金属枠体との間には両者の熱膨張係数の相違に起因す
る熱応力は殆ど発生せず、絶縁基体上面に金属枠体を極
めて強固にロウ付けすることを可能として高信頼性の半
導体素子収納用パッケージを提供することもできる。
ニッケル28.5乃至29.5重量％、コバルト15.5乃至16.5重
量％、鉄54.0乃至56.0重量％の合金から成る被覆層を、
該被覆層の断面積が芯体の断面せき7.2 乃至8.8 倍とな
るように被着させた金属体で形成したことからその熱膨
張係数を絶縁基体に近似させることができ、その結果、
絶縁基体の上面に金属枠体をロウ付けする際、絶縁基体
と金属枠体との間には両者の熱膨張係数の相違に起因す
る熱応力は殆ど発生せず、絶縁基体上面に金属枠体を極
めて強固にロウ付けすることを可能として高信頼性の半
導体素子収納用パッケージを提供することもできる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・絶縁基体 ２・・・金属製蓋体 ３・・・容器 ５・・・メタライズ配線層 ７・・・外部リード端子 ９・・・メタライズ金属層 １０・・金属枠体 Ａ・・・凹部
Claims (1)
- 【請求項１】上面に金属枠体がロウ付けされた絶縁基体
と金属製蓋体とから成り、絶縁基体の金属枠体に金属製
蓋体を取着することによって内部に半導体集積回路素子
を収容するようになした半導体素子収納用パッケージに
おいて、前記絶縁基体をムライト質焼結体で形成し、且
つ金属枠体を銅から成る芯体の外表面にニッケル28.5乃
至29.5重量％、コバルト15.5乃至16.5重量％、鉄54.0乃
至56.0重量％の合金から成る被覆層を、該被覆層の断面
積が芯体の断面積の7.2 乃至8.8 倍となるように被着し
た金属体で形成したことを特徴とする半導体素子収納用
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049071A JP2784095B2 (ja) | 1991-02-20 | 1991-02-20 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049071A JP2784095B2 (ja) | 1991-02-20 | 1991-02-20 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04266050A JPH04266050A (ja) | 1992-09-22 |
| JP2784095B2 true JP2784095B2 (ja) | 1998-08-06 |
Family
ID=12820850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3049071A Expired - Fee Related JP2784095B2 (ja) | 1991-02-20 | 1991-02-20 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2784095B2 (ja) |
-
1991
- 1991-02-20 JP JP3049071A patent/JP2784095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04266050A (ja) | 1992-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2784095B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JP2883235B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP2764340B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514908Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2783735B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH04168750A (ja) | 半導体素子収納用パッケージ | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JPH0637199A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |