JP2813073B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2813073B2
JP2813073B2 JP3080823A JP8082391A JP2813073B2 JP 2813073 B2 JP2813073 B2 JP 2813073B2 JP 3080823 A JP3080823 A JP 3080823A JP 8082391 A JP8082391 A JP 8082391A JP 2813073 B2 JP2813073 B2 JP 2813073B2
Authority
JP
Japan
Prior art keywords
metal
insulating base
integrated circuit
package
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3080823A
Other languages
English (en)
Other versions
JPH04290250A (ja
Inventor
田中恵美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3080823A priority Critical patent/JP2813073B2/ja
Publication of JPH04290250A publication Critical patent/JPH04290250A/ja
Application granted granted Critical
Publication of JP2813073B2 publication Critical patent/JP2813073B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路素子を収
容するための半導体素子収納用パッケージの改良に関す
るものである。
【0002】
【従来の技術】従来、半導体素子、特にLSI 等の半導体
集積回路素子を収容するための半導体素子収納用パッケ
ージは、一般にアルミナセラミックス等の電気絶縁材料
から成り、その上面略中央部に半導体集積回路素子を収
容するための凹部を有し、且つ上面にタングステン(W)
、モリブデン(Mo)等の高融点金属粉末から成るメタラ
イズ配線層を有する絶縁基体と、半導体集積回路素子を
外部電気回路に電気的に接続するために前記メタライズ
配線層に銀ロウ等のロウ材を介し取着された外部リード
端子と、コバール金属や42アロイ等の金属から成る金属
製蓋体とから構成されており、絶縁基体の凹部底面に半
導体集積回路素子を取着収容し、半導体集積回路素子の
各電極とメタライズ配線層とをボンディングワイヤを介
して接続するとともに絶縁基体上面に金属製蓋体を金−
錫合金(Au-Sn 合金) 等から成る封止材により接合さ
せ、絶縁基体と金属製蓋体とから成る容器の内部に半導
体集積回路素子を気密に封止することによって最終製品
としての半導体装置となる。
【0003】しかしながら、近時、半導体集積回路素子
の大型化、信号の伝播速度の高速化が急激に進み、該半
導体集積回路素子を上記従来の半導体素子収納用パッケ
ージに収容した場合、以下に述べる欠点を有したものと
なる。
【0004】即ち、(1) 半導体集積回路素子を構成する
シリコンとパッケージの絶縁基体を構成するアルミナセ
ラミックスの熱膨張係数がそれぞれ3.0 〜3.5 ×10-6/
℃、6.0 〜7.5 ×10-6/ ℃であり、大きく相違すること
から両者に半導体集積回路素子を作動させた際等に発生
する熱が印加されると両者間に大きな熱応力が発生し、
該熱応力によって半導体集積回路素子が破損したり、絶
縁基体より剥離して半導体装置としての機能を喪失させ
てしまう
【0005】(2) パッケージの絶縁基体を構成するアル
ミナセラミックスはその誘電率が9 〜10( 室温1MHz) と
高いため、絶縁基体に設けたメタライズ配線層を伝わる
信号の伝播速度が遅く、そのため信号の高速伝播を要求
する半導体集積回路素子はその搭載収容が不可となる等
の欠点を有していた。
【0006】そこで上記欠点を解消するために半導体素
子収納用パッケージの絶縁基体をアルミナセラミックス
に代えて半導体集積回路素子を構成するシリコンの熱膨
張係数(3.0〜3.5 ×10-6/ ℃) と近似した熱膨張係数4.
0 〜4.5 ×10-6/ ℃を有し、且つ誘電率が6.3 と低いム
ライト質焼結体を用いることが検討されている。
【0007】
【発明が解決しようとする課題】しかしながら、このム
ライト質焼結体をパッケージの絶縁基体として使用した
場合、絶縁基体に金属製蓋体を金−錫合金等の封止材を
介して接合すると絶縁基体(ムライト質焼結体)と金属
製蓋体(コバール金属や42アロイ)の熱膨張係数がそれ
ぞれ4.0 〜4.5 ×10-6/ ℃、5.2 〜6.0 ×10-6/℃) と
相違することから両者の熱膨張係数の相違に起因する熱
応力が接合部に内在し、その結果、金属製蓋体に小さな
外力が印加されても該外力は前記内在応力と相俊って大
きくなり、金属製蓋体を絶縁基体より剥がれさせ、容器
の気密封止を破ってしまうという問題を有していた。
【0008】
【課題を解決するための手段】本発明は半導体素子を収
容するための凹部を有する絶縁基体と金属製蓋体とから
成る半導体素子収納用パッケージにおいて、前記絶縁基
体をムライト質焼結体で形成し、且つ金属製蓋体をニッ
ケル28.5乃至29.5重量%、コバルト15.5乃至16.5重量
%、鉄54.0乃至56.0重量%の合金から成る板状体の上下
面に、該板状体の厚みに対し10乃至20% の厚みの銅板を
接合させた金属体で形成したことを特徴とするものであ
る。
【0009】
【実施例】次に本発明を添付図面に示す実施例に基づき
詳細に説明する。
【0010】図1は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示す断面図であり、1 は絶縁基
体、2 は金属製蓋体である。この絶縁基体1 と金属製蓋
体2 とで半導体集積回路素子4 を収容するための容器3
が構成される。
【0011】前記絶縁基体1 はその上面中央部に半導体
集積回路素子4を収容するための空所を形成する段状の
凹部Aが設けてあり、凹部A底面には半導体集積回路素
子4が接着材を介し取着される。
【0012】前記絶縁基体1 はムライト質焼結体から成
り、該ムライト質焼結体はその熱膨張係数が4.0 〜4.5
×10-6/ ℃であり、半導体集積回路素子4 を構成するシ
リコンの熱膨張係数(3.0〜3.5 ×10-6/ ℃) と近似する
ことから絶縁基体1 の凹部A底面に半導体集積回路素子
4 を取着収容した後、両者に半導体集積回路素子4 を作
動させた際等に発生する熱が印加されたとしても両者間
には大きな熱応力が発生することはなく、該熱応力によ
って半導体集積回路素子4 が破損したり、絶縁基体1 よ
り剥離したりすることはない。
【0013】尚、前記ムライト質焼結体から成る絶縁基
体1 は例えば、ムライト(3 Al 2 O3・2SiO2 ) 、シリ
カ(SiO2 ) 、マグネシア(MgO) 、カルシア(CaO) 等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれをドクターブレード法を採用すること
によってセラミックグリーンシート( セラミック生シー
ト) を形成し、しかる後、前記セラミックグリーンシー
トに適当な打ち抜き加工を施すとともに複数枚積層し、
高温(1400〜1800℃) で焼成することによって製作され
る。
【0014】また前記絶縁基体1 には凹部Aの周辺から
容器3 の外部にかけてメタライズ配線層5 が形成されて
おり、該メタライズ配線層5 の凹部A周辺部には半導体
集積回路素子4 の各電極がボンディングワイヤ6 を介し
電気的に接続され、また容器3 の外部に導出された部位
には外部電気回路と接続される外部リード端子7 が銀ロ
ウ等のロウ材8 を介し取着されている。
【0015】前記メタライズ配線層5 はタングステン、
モリブデン等の高融点金属粉末から成り、従来周知のス
クリーン印刷法等の厚膜手法を採用することによって絶
縁基体1 の凹部A周辺から容器3 の外部に導出するよう
被着形成される。
【0016】前記メタライズ配線層5 は絶縁基体1 を構
成するムライト質焼結体の誘電率が6.3 と低いことから
それを伝わる電気信号の伝播速度を極めて速いものとな
すことができ、これによってパッケージ内に信号の伝播
速度が速い高速駆動を行う半導体集積回路素子4 を収容
することも可能となる。
【0017】また前記メタライズ配線層5 にロウ付けさ
れる外部リード端子7 は内部に収容する半導体集積回路
素子4 を外部電気回路に接続する作用を為し、外部リー
ド端子7 を外部電気回路に接続することによって内部に
収容される半導体集積回路素子4 はメタライズ配線層5
及び外部リード端子7 を介し外部電気回路に電気的に接
続されることとなる。
【0018】前記外部リード端子7 はコバール金属や42
Alloy 等の金属から成り、コバール金属等のインゴット
( 塊) を従来周知の圧延加工法を採用することによって
所定の板状に形成される。
【0019】また前記絶縁基体1 にはその上面にメタラ
イズ金属層9 が被着形成されており、該メタライズ金属
層9 上には金属製蓋体2 が金−錫合金等の封止材10を介
し接合されている。
【0020】前記絶縁基体1 上面のメタライズ金属層9
はタングステン、モリブデン等の高融点金属粉末から成
り、該タングステン粉末等に適当な有機溶剤、溶媒を添
加混合して得た金属ペーストを絶縁基体1 の上面に従来
周知のスクリーン印刷法により印刷塗布するとともにこ
れを高温で焼き付けることによって絶縁基体1 の上面に
被着形成される。
【0021】また前記メタライズ金属層9 に接合される
金属製蓋体2 はニッケル28.5乃至29.5重量%、コバルト
15.5乃至16.5重量%、鉄54.0乃至56.0重量%の合金から
成る板状体の上下面に、該板状体の厚みに対し10乃至20
% の厚みの銅板を接合させた金属体から成り、その熱膨
張係数が4.7 〜4.9 ×10-6/ ℃のものとなっている。
【0022】前記金属製蓋体2 はその熱膨張係数が4.7
〜4.9 ×10-6/ ℃であり、絶縁基体1 を構成するムライ
ト質焼結体の熱膨張係数と近似していることから絶縁基
体1に被着させたメタライズ金属層9 に金属製蓋体2 を
封止材を介して接合する際、絶縁基体1 と金属製蓋体2
との間には両者の熱膨張係数の相違に起因する大きな熱
応力が発生することはなく、両者の接合部に大きな応力
が内在することもない。従って、接合後、金属製蓋体2
に外力が印加されたとしても該外力が接合部に内在する
応力と相俊って大となり、金属製蓋体2 を絶縁基体1 よ
り剥がれさせることはない。
【0023】尚、前記金属製蓋体2 は、例えばニッケル
28.5乃至29.5重量%、コバルト15.5乃至16.5重量%、鉄
54.0乃至56.0重量%を加熱溶融させ合金化させてニッケ
ルーコバルトー鉄合金のインゴット( 塊) を作り、次に
前記インゴットの上下面に銅板を圧接させ、しかる後、
これを圧延ローラにより圧延することによって製作され
る。
【0024】また前記金属製蓋体2 はニッケル、コバル
ト、鉄の量及びニッケルーコバルトー鉄合金から成る板
状体の厚みと銅板の厚みの比率が上述した範囲から外れ
ると金属製蓋体2 の熱膨張係数が絶縁基体1 を構成する
ムライト質焼結体に対して大きくなりすぎ、その結果、
金属製蓋体2 を絶縁基体1 に強固に取着させることがで
きなくなる。従って、前記金属製蓋体2 はニッケル28.5
乃至29.5重量%、コバルト15.5乃至16.5重量%、鉄54.0
乃至56.0重量%の合金から成る板状体の上下面に、該板
状体の厚みに対し10乃至20% の厚みの銅板を接合させた
金属体で形成するものに特定される。
【0025】また前記メタライズ金属層9 及び金属製蓋
体2 はその各々の露出外表面にニッケル、金等の耐蝕性
に優れた金属をメッキにより2.0 乃至20.0μm の厚みに
層着させておくとメタライズ金属層9 及び金属製蓋体2
が酸化腐食し、変色するのを有効に防止することができ
る。従って、メタライズ金属層9 及び金属製蓋体2 の露
出外表面には酸化腐食による変色を有効に防止するため
にニッケル、金等を2.0 乃至20.0μm の厚みに層着して
おくことが好ましい。
【0026】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部A 底面に半導体集積回路
素子4 を接着材を介し取着するとともに半導体集積回路
素子4 の各電極をメタライズ配線層5 にボンディングワ
イヤ6 を介し電気的に接続し、しかる後、絶縁基体1 の
上面に金属製蓋体2 を金−錫合金等の封止材を介して接
合し、容器3 の内部を気密に封止することによって製品
としての半導体装置となる。
【0027】尚、本発明は上述した実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば外部リード端子7 を金
属製蓋体2 と同じ金属体、即ち、ニッケル28.5乃至29.5
重量%、コバルト15.5乃至16.5重量%、鉄54.0乃至56.0
重量%の合金から成る板状体の上下面に、該板状体の厚
みに対し10乃至20% の厚みの銅板を接合させた金属体を
使用すれば外部リード端子7 の絶縁基体1 への取着が極
めて強固なものとなる。従って、外部リード端子7 を絶
縁基体1 に極めて強固に取着させるには外部リード端子
7 をニッケル28.5乃至29.5重量%、コバルト15.5乃至1
6.5重量%、鉄54.0乃至56.0重量%の合金から成る板状
体の上下面に、該板状体の厚みに対し10乃至20% の厚み
の銅板を接合させた金属体で形成しておくことが好まし
い。
【0028】また外部リード端子7 の露出外表面にニッ
ケル、金等の耐蝕性に優れ、且つ良導電性である金属を
メッキにより2.0 乃至20.0μm の厚みに層着させておく
と外部リード端子7 が酸化腐食し、変色するのを有効に
防止することができるとともに外部リード端子7 と外部
電気回路との電気的接続を極めて良好なものとなすこと
ができる。従って、外部リード端子7 の酸化腐食による
変色を有効に防止し、且つ外部電気回路との電気的接続
を良好とするためには外部リード端子7 の露出外表面に
ニッケル、金等を2.0 乃至20.0μm の厚みに層着してお
くことが好ましい。
【0029】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体をムライト質焼結体で形成したことか
ら絶縁基体の熱膨張係数を半導体集積回路素子の熱膨張
係数に近似させることができ、その結果、絶縁基体の凹
部内に半導体集積回路素子を収容した後、半導体集積回
路素子を作動させた際等に発生する熱が絶縁基体と半導
体集積回路素子の両者に印加されたとしても両者間には
大きな熱応力が発生することはなく、該熱応力によって
半導体集積回路素子が破損したり、絶縁基体より剥離し
たりすることはない。
【0030】またムライト質焼結体より成る絶縁基体は
その誘電率が6.3 と低いため該絶縁基体に設けたメタラ
イズ配線層を伝わる電気信号の伝播速度を極めて速いも
のとなすことができ、その結果、パッケージの容器内部
に高速駆動を行う半導体集積回路素子の収容も可能とな
る。
【0031】更に金属製蓋体をニッケル28.5乃至29.5重
量%、コバルト15.5乃至16.5重量%、鉄54.0乃至56.0重
量%の合金から成る板状体の上下面に、該板状体の厚み
対し10乃至20%の厚みの銅板を接合させた金属体で形成
したことからその熱膨張係数を絶縁基体に近似させるこ
とができ、その結果、絶縁基体の上面に金属製蓋体を接
合させる際、絶縁基体と金属製蓋体との間には両者の熱
膨張係数の相違に起因する熱応力は殆ど発生せず、絶縁
基体上面に金属製蓋体を極めて強固に接合させることを
可能として高信頼性の半導体素子収納用パッケージを提
供することもできる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
1・・・絶縁基体 2・・・金属製蓋体 3・・・容器 5・・・メタライズ配線層 7・・・外部リード端子 9・・・メタライズ金属層 10・・封止材 A・・・凹部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/08 H01L 23/04 H01L 23/06

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子を収容するための凹部を有する
    絶縁基体と金属製蓋体とから成る半導体素子収納用パッ
    ケージにおいて、前記絶縁基体をムライト質焼結体で形
    成し、且つ金属製蓋体をニッケル28.5乃至29.5重量%、
    コバルト15.5乃至16.5重量%、鉄54.0乃至56.0重量%の
    合金から成る板状体の上下面に、該板状体の厚みに対し
    10乃至20% の厚みの銅板を接合させた金属体で形成した
    ことを特徴とする半導体素子収納用パッケージ。
JP3080823A 1991-03-18 1991-03-18 半導体素子収納用パッケージ Expired - Fee Related JP2813073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3080823A JP2813073B2 (ja) 1991-03-18 1991-03-18 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3080823A JP2813073B2 (ja) 1991-03-18 1991-03-18 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH04290250A JPH04290250A (ja) 1992-10-14
JP2813073B2 true JP2813073B2 (ja) 1998-10-22

Family

ID=13729152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3080823A Expired - Fee Related JP2813073B2 (ja) 1991-03-18 1991-03-18 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2813073B2 (ja)

Also Published As

Publication number Publication date
JPH04290250A (ja) 1992-10-14

Similar Documents

Publication Publication Date Title
JP2000340687A (ja) 半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JP2851732B2 (ja) 電子部品収納用パッケージ
JP2735708B2 (ja) セラミック配線基板
JP2784094B2 (ja) 半導体素子収納用パッケージ
JP2784095B2 (ja) 半導体素子収納用パッケージ
JP2831182B2 (ja) 金の導電層を有する電子部品
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP2710893B2 (ja) リード付き電子部品
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2717727B2 (ja) 半導体素子収納用パッケージ
JP2792636B2 (ja) 半導体素子収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JPH0745962Y2 (ja) 半導体素子収納用パッケージ
JP2948991B2 (ja) 半導体素子収納用パッケージ
JP3464143B2 (ja) 電子部品収納用パッケージ
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees