JP2717727B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2717727B2 JP2717727B2 JP2296505A JP29650590A JP2717727B2 JP 2717727 B2 JP2717727 B2 JP 2717727B2 JP 2296505 A JP2296505 A JP 2296505A JP 29650590 A JP29650590 A JP 29650590A JP 2717727 B2 JP2717727 B2 JP 2717727B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal frame
- insulating base
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体集積回路素子を収容するための半導体
素子収納用パッケージの改良に関するものである。
素子収納用パッケージの改良に関するものである。
（従来技術及びその課題） 従来、半導体素子、特にLSI等の半導体集積回路素子
を収容するための半導体素子収納用パッケージは、一般
に、アルミナセラミックス等の電気絶縁材料から成り、
その上面中央部に半導体集積回路素子を収容するための
凹部及び該凹部周辺より外周端にかけて導出されたタン
グステン、モリブデン、マンガン等の高融点金属粉末か
ら成るメタライズ配線層を有する絶縁基体と、金属製蓋
体とから構成されており、絶縁基体の凹部底面に半導体
集積回路素子を取着収容するとともに該半導体集積回路
素子の各電極をボンディングワイヤを介してメタライズ
配線層に接続し、しかる後、絶縁基体上面に金属製蓋体
を取着させ絶縁基体と金属製蓋体とから成る容器内部に
半導体集積回路素子を気密に封止することによって最終
製品としての半導体装置となる。
を収容するための半導体素子収納用パッケージは、一般
に、アルミナセラミックス等の電気絶縁材料から成り、
その上面中央部に半導体集積回路素子を収容するための
凹部及び該凹部周辺より外周端にかけて導出されたタン
グステン、モリブデン、マンガン等の高融点金属粉末か
ら成るメタライズ配線層を有する絶縁基体と、金属製蓋
体とから構成されており、絶縁基体の凹部底面に半導体
集積回路素子を取着収容するとともに該半導体集積回路
素子の各電極をボンディングワイヤを介してメタライズ
配線層に接続し、しかる後、絶縁基体上面に金属製蓋体
を取着させ絶縁基体と金属製蓋体とから成る容器内部に
半導体集積回路素子を気密に封止することによって最終
製品としての半導体装置となる。
尚、前記絶縁基体はその上面にコバール金属（鉄:54.
0重量％、ニッケル:29.0重量％、コバルト:17.0重量％
から成る合金）等、鉄合金製の金属枠体が予めロウ付け
されており、該金属枠体に金属製蓋体を溶接、或いはロ
ウ付けすることによって金属製蓋体は絶縁基体に取着さ
れる。
0重量％、ニッケル:29.0重量％、コバルト:17.0重量％
から成る合金）等、鉄合金製の金属枠体が予めロウ付け
されており、該金属枠体に金属製蓋体を溶接、或いはロ
ウ付けすることによって金属製蓋体は絶縁基体に取着さ
れる。
しかしながら、近時、半導体集積回路素子の大型化、
信号の伝播速度の高速化が急激に進み、該半導体集積回
路素子を上記従来の半導体素子収納用パッケージに収容
した場合、以下に述べる欠点を有したものとなる。
信号の伝播速度の高速化が急激に進み、該半導体集積回
路素子を上記従来の半導体素子収納用パッケージに収容
した場合、以下に述べる欠点を有したものとなる。
即ち、 （１）半導体集積回路素子を構成するシリコンとパッケ
ージの絶縁基体を構成するアルミナセラミックスの熱膨
張係数がそれぞれ3.0〜3.5×10-6/℃、6.0〜7.5×10-6/
℃であり、大きく相違することから両者に半導体集積回
路素子を作動させた際等に発生する熱が印加されると両
者間に大きな熱応力が発生し、該熱応力によって半導体
集積回路素子が破損したり、絶縁基体より剥離して半導
体装置としての機能を喪失させてしまう （２）パッケージの絶縁基体を構成するアルミナセラミ
ックスはその誘電率が９〜10（室温1MHz）と高いため絶
縁基体に設けたメタライズ配線層を伝わる信号の伝播速
度が遅く、そのため信号の高速伝播を要求する半導体集
積回路素子はその収容が不可となる 等の欠点を有していた。
ージの絶縁基体を構成するアルミナセラミックスの熱膨
張係数がそれぞれ3.0〜3.5×10-6/℃、6.0〜7.5×10-6/
℃であり、大きく相違することから両者に半導体集積回
路素子を作動させた際等に発生する熱が印加されると両
者間に大きな熱応力が発生し、該熱応力によって半導体
集積回路素子が破損したり、絶縁基体より剥離して半導
体装置としての機能を喪失させてしまう （２）パッケージの絶縁基体を構成するアルミナセラミ
ックスはその誘電率が９〜10（室温1MHz）と高いため絶
縁基体に設けたメタライズ配線層を伝わる信号の伝播速
度が遅く、そのため信号の高速伝播を要求する半導体集
積回路素子はその収容が不可となる 等の欠点を有していた。
そこで上記欠点を解消するために半導体素子収納用パ
ッケージの絶縁基体をアルミナセラミックスに代えて半
導体集積回路素子を構成するシリコンの熱膨張係数（3.
0〜3.5×10-6/℃）と近似した熱膨張係数4.0〜4.5×10
-6/℃を有し、且つ誘電率が6.3と低いムライト質焼結体
を用いることが検討されている。
ッケージの絶縁基体をアルミナセラミックスに代えて半
導体集積回路素子を構成するシリコンの熱膨張係数（3.
0〜3.5×10-6/℃）と近似した熱膨張係数4.0〜4.5×10
-6/℃を有し、且つ誘電率が6.3と低いムライト質焼結体
を用いることが検討されている。
しかしながら、絶縁基体をムライト質焼結体で形成し
た場合、該ムライト質焼結体はその熱膨張係数が4.0〜
4.5×10-6/℃であり、金属枠体の熱膨張係数（コバール
金属等の鉄合金製:5.6×10-6/℃）と相違するため、絶
縁基体に金属枠体をロウ付けするとロウ付け部に両者の
熱膨張係数の相違に起因する熱応力が内在し、その結
果、金属枠体に小さな外力が印加されても該外力は前記
内在応力と相俊って大きくなり、金属枠体を絶縁基体よ
り剥がれさせてしまうという欠点を誘発した。
た場合、該ムライト質焼結体はその熱膨張係数が4.0〜
4.5×10-6/℃であり、金属枠体の熱膨張係数（コバール
金属等の鉄合金製:5.6×10-6/℃）と相違するため、絶
縁基体に金属枠体をロウ付けするとロウ付け部に両者の
熱膨張係数の相違に起因する熱応力が内在し、その結
果、金属枠体に小さな外力が印加されても該外力は前記
内在応力と相俊って大きくなり、金属枠体を絶縁基体よ
り剥がれさせてしまうという欠点を誘発した。
（発明の目的） 本発明は上記諸欠点に鑑み案出されたもので、その目
的は絶縁基体と金属枠体とを強固にロウ付けし、内部に
信号の伝播速度が速い大型の半導体集積回路素子を収容
することができる半導体素子収納用パッケージを提供す
ることにある。
的は絶縁基体と金属枠体とを強固にロウ付けし、内部に
信号の伝播速度が速い大型の半導体集積回路素子を収容
することができる半導体素子収納用パッケージを提供す
ることにある。
（課題を解決するための手段） 本発明は上面に金属枠体がロウ付けされた絶縁基体と
金属製蓋体とから成り、絶縁基体の金属枠体に金属製蓋
体を取着することによって内部に半導体集積回路素子を
収容するようになした半導体素子収納用パッケージにお
いて、前記絶縁基体をムライト質焼結体で形成し、且つ
金属枠体をインバー合金から成る板状体の上下面に、該
板状体の厚みに対し10乃至18％の厚みを有する銅板を接
合させた金属体で形成したことを特徴とするものであ
る。
金属製蓋体とから成り、絶縁基体の金属枠体に金属製蓋
体を取着することによって内部に半導体集積回路素子を
収容するようになした半導体素子収納用パッケージにお
いて、前記絶縁基体をムライト質焼結体で形成し、且つ
金属枠体をインバー合金から成る板状体の上下面に、該
板状体の厚みに対し10乃至18％の厚みを有する銅板を接
合させた金属体で形成したことを特徴とするものであ
る。
（実施例） 次に本発明を添付図面に示す実施例に基づき詳細に説
明する。
明する。
第１図は本発明にかかる半導体素子収納用パッケージ
の一実施例を示す断面図であり、１は絶縁基体、２は金
属製蓋体である。この絶縁基体１と金属製蓋体２とで半
導体集積回路素子４を収容するための容器３が構成され
る。
の一実施例を示す断面図であり、１は絶縁基体、２は金
属製蓋体である。この絶縁基体１と金属製蓋体２とで半
導体集積回路素子４を収容するための容器３が構成され
る。
前記絶縁基体１はその上面中央部に半導体集積回路素
子４を収容するための空所を形成する段状の凹部が設け
てあり、凹部底面には半導体集積回路素子４が接着材を
介し取着される。
子４を収容するための空所を形成する段状の凹部が設け
てあり、凹部底面には半導体集積回路素子４が接着材を
介し取着される。
前記絶縁基体１はムライト質焼結体から成り、該ムラ
イト質焼結体はその熱膨張係数が4.0〜4.5×10-6/℃で
あり、半導体集積回路素子４を構成するシリコンの熱膨
張係数（3.0〜3.5×10-6/℃）に近いことから絶縁基体
１の凹部底面に半導体集積回路素子４を取着した後、両
者に半導体集積回路素子４を作動時させた際等に発生す
る熱が印加されたとしても両者間には大きな熱応力が発
生することはなく、該熱応力によって半導体集積回路素
子４が破損したり、絶縁基体１より剥離したりすること
はない。
イト質焼結体はその熱膨張係数が4.0〜4.5×10-6/℃で
あり、半導体集積回路素子４を構成するシリコンの熱膨
張係数（3.0〜3.5×10-6/℃）に近いことから絶縁基体
１の凹部底面に半導体集積回路素子４を取着した後、両
者に半導体集積回路素子４を作動時させた際等に発生す
る熱が印加されたとしても両者間には大きな熱応力が発
生することはなく、該熱応力によって半導体集積回路素
子４が破損したり、絶縁基体１より剥離したりすること
はない。
また前記絶縁基体１には凹部段状上面から容器３の外
部にかけてメタライズ配線層５が形成されており、該メ
タライズ配線層５の凹部段状上面部には半導体集積回路
素子４の各電極がボンディングワイヤ６を介し電気的に
接続され、また容器３の外部に導出させた部位には外部
回路と接続される外部リード端子７がロウ材８を介し取
着されている。
部にかけてメタライズ配線層５が形成されており、該メ
タライズ配線層５の凹部段状上面部には半導体集積回路
素子４の各電極がボンディングワイヤ６を介し電気的に
接続され、また容器３の外部に導出させた部位には外部
回路と接続される外部リード端子７がロウ材８を介し取
着されている。
尚、前記ムライト質焼結体から成る絶縁基体１はムラ
イト（3Al2O3・2SiO2）、シリカ（SiO2）、マグネシア
（MgO）、カルシア（CaO）等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となすとともにこれをド
クターブレード法を採用することによってグリーンシー
ト（生シート）を形成し、しかる後、前記グリーンシー
トに適当な打ち抜き加工を施すとともに複数枚積層し、
高温（1400〜1800℃）で焼成することによって製作され
る。
イト（3Al2O3・2SiO2）、シリカ（SiO2）、マグネシア
（MgO）、カルシア（CaO）等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となすとともにこれをド
クターブレード法を採用することによってグリーンシー
ト（生シート）を形成し、しかる後、前記グリーンシー
トに適当な打ち抜き加工を施すとともに複数枚積層し、
高温（1400〜1800℃）で焼成することによって製作され
る。
また前記メタライズ配線層５はタングステン、モリブ
デン、マンガン等の高融点金属粉末から成り、従来周知
のスクリーン印刷法等の厚膜手法を採用することによっ
て絶縁基体１の凹部段状上面から容器３の外部に導出す
るよう被着形成される。
デン、マンガン等の高融点金属粉末から成り、従来周知
のスクリーン印刷法等の厚膜手法を採用することによっ
て絶縁基体１の凹部段状上面から容器３の外部に導出す
るよう被着形成される。
前記メタライズ配線層５は絶縁基体１を構成するムラ
イト質焼結体の誘電率が6.3と低いことからそれを伝わ
る電気信号の伝播速度を極めて速いものとなすこがで
き、これによってパッケージ内に信号の伝播速度が速い
高速駆動を行う半導体集積回路素子４を収容することも
可能となる。
イト質焼結体の誘電率が6.3と低いことからそれを伝わ
る電気信号の伝播速度を極めて速いものとなすこがで
き、これによってパッケージ内に信号の伝播速度が速い
高速駆動を行う半導体集積回路素子４を収容することも
可能となる。
また前記メタライズ配線層５にロウ付けされる外部リ
ード端子７は内部に収容する半導体集積回路素子４を外
部回路に接続する作用を為し、外部リード端子７を外部
回路に接続することによって内部に収容される半導体集
積回路素子４はメタライズ配線層５及び外部リード端子
７を介し外部回路に電気的に接続されることとなる。
ード端子７は内部に収容する半導体集積回路素子４を外
部回路に接続する作用を為し、外部リード端子７を外部
回路に接続することによって内部に収容される半導体集
積回路素子４はメタライズ配線層５及び外部リード端子
７を介し外部回路に電気的に接続されることとなる。
前記外部リード端子７はコバール金属（Fe−Ni−Co合
金）や42Alloy（Fe−Ni合金）から成り、コバール金属
等のインゴットを従来周知の圧延加工法を採用すること
によって所定の形状に形成される。
金）や42Alloy（Fe−Ni合金）から成り、コバール金属
等のインゴットを従来周知の圧延加工法を採用すること
によって所定の形状に形成される。
また前記絶縁基体１にはその上面にメタライズ金属層
９が被着形成されており、該メタライズ金属層９上には
金属枠体10が銀ロウ等のロウ材を介しロウ付けされてい
る。
９が被着形成されており、該メタライズ金属層９上には
金属枠体10が銀ロウ等のロウ材を介しロウ付けされてい
る。
前記絶縁基体１上面のメタライズ金属層９はタングス
テン、モリブデン等の高融点金属粉末から成り、該タン
グステン粉末等に適当な有機溶剤、溶媒を添加混合して
得た金属ペーストを絶縁基体１の上面に従来周知のスク
リーン印刷法により印刷塗布するとともにこれを高温で
焼き付けることによって絶縁基体１の上面に被着形成さ
れる。
テン、モリブデン等の高融点金属粉末から成り、該タン
グステン粉末等に適当な有機溶剤、溶媒を添加混合して
得た金属ペーストを絶縁基体１の上面に従来周知のスク
リーン印刷法により印刷塗布するとともにこれを高温で
焼き付けることによって絶縁基体１の上面に被着形成さ
れる。
また前記メタライズ金属層９にロウ付けされる金属枠
体10は金属製蓋体２を絶縁基体１に取着する際の下地金
属部材として作用し、金属枠体10に金属製蓋体２をシー
ムウエルド法等の溶接、或いはロウ材を介しロウ付けす
ることにって金属製蓋体２は絶縁基体１上に取着され
る。
体10は金属製蓋体２を絶縁基体１に取着する際の下地金
属部材として作用し、金属枠体10に金属製蓋体２をシー
ムウエルド法等の溶接、或いはロウ材を介しロウ付けす
ることにって金属製蓋体２は絶縁基体１上に取着され
る。
前記金属枠体10はインバー合金（ニッケル:36.5重量
％、鉄:63.5重量％）から成る板状体の上下面に、該板
状体の厚みに対し10乃至18％の厚みを有する銅板を接合
させた金属体から構成され、その熱膨張係数は4.0〜4.9
×10-6/℃と成っている。
％、鉄:63.5重量％）から成る板状体の上下面に、該板
状体の厚みに対し10乃至18％の厚みを有する銅板を接合
させた金属体から構成され、その熱膨張係数は4.0〜4.9
×10-6/℃と成っている。
前記金属枠体10はその熱膨張係数が4.0〜4.9×10-6/
℃であり、絶縁基体１を構成するムライト質焼結体の熱
膨張係数（4.0〜4.5×10-6/℃）と近似していることか
ら絶縁基体１に被着させたメタライズ金属層９に金属枠
体10をロウ付けす際、絶縁基体１と金属枠体10との間に
は両者の熱膨張係数に起因する大きな熱応力が発生する
ことはなく、両者間に大きな熱応力が内在することもな
い。従って、ロウ付け後、金属枠体２に外力が印加され
たとしても該外力が絶縁基体１と金属枠体10の間に内在
する熱応力と相俊って大きくなり、金属枠体10を絶縁基
体１より剥がれさせることはない。
℃であり、絶縁基体１を構成するムライト質焼結体の熱
膨張係数（4.0〜4.5×10-6/℃）と近似していることか
ら絶縁基体１に被着させたメタライズ金属層９に金属枠
体10をロウ付けす際、絶縁基体１と金属枠体10との間に
は両者の熱膨張係数に起因する大きな熱応力が発生する
ことはなく、両者間に大きな熱応力が内在することもな
い。従って、ロウ付け後、金属枠体２に外力が印加され
たとしても該外力が絶縁基体１と金属枠体10の間に内在
する熱応力と相俊って大きくなり、金属枠体10を絶縁基
体１より剥がれさせることはない。
尚、前記金属枠体10はインバー合金から成る板状体の
上下面に銅板を圧接し、しかる後、これを圧延すること
によって製作される。
上下面に銅板を圧接し、しかる後、これを圧延すること
によって製作される。
また前記金属枠体10は銅いた厚みがインバー合金から
成る板状体の厚みに対し10％未満、或いは18％以上の厚
みとなると金属枠体10の熱膨張係数が絶縁基体１の熱膨
張係数と合わなくなって絶縁基体１に金属枠体10を強固
にロウ付けすることができなくなる。従って、金属枠体
10はインバー合金から成る板状体の上下面に、該板状体
の厚みに対し10乃至18％の厚みの銅板を接合させた金属
体に限定される。
成る板状体の厚みに対し10％未満、或いは18％以上の厚
みとなると金属枠体10の熱膨張係数が絶縁基体１の熱膨
張係数と合わなくなって絶縁基体１に金属枠体10を強固
にロウ付けすることができなくなる。従って、金属枠体
10はインバー合金から成る板状体の上下面に、該板状体
の厚みに対し10乃至18％の厚みの銅板を接合させた金属
体に限定される。
また前記メタライズ金属層９、及び金属枠体10はその
各々の外表面にニッケル、金等の耐蝕性に優れた金属を
メッキにより2.0乃至20.0μｍの厚みに層着させておく
とメタライズ金属層９及び金属枠体10等が酸化腐蝕し、
変色するのを有効に防止することができる。従って、メ
タライズ金属層９及び金属枠体10の外表面には酸化腐蝕
による変色を有効に防するためにニッケル、金等を2.0
乃至2.0μｍの厚みに層着しておくことが好ましい。
各々の外表面にニッケル、金等の耐蝕性に優れた金属を
メッキにより2.0乃至20.0μｍの厚みに層着させておく
とメタライズ金属層９及び金属枠体10等が酸化腐蝕し、
変色するのを有効に防止することができる。従って、メ
タライズ金属層９及び金属枠体10の外表面には酸化腐蝕
による変色を有効に防するためにニッケル、金等を2.0
乃至2.0μｍの厚みに層着しておくことが好ましい。
かくして前記絶縁基体１の凹部底面に半導体集積回路
素子４を接着材を介し取着するとともに半導体集積回路
素子４の各電極をメタライズ配線層５にボンディングワ
イヤ６を介して電気的に接続し、しかる後、絶縁基体１
の上面にロウ付けした金属枠体９に金属製蓋体２をシー
ムウエルド法等を溶接、或いロウ材を用いてロウ付け
し、容器３の内部を気密に封止することによって最終製
品としての半導体装置となる。
素子４を接着材を介し取着するとともに半導体集積回路
素子４の各電極をメタライズ配線層５にボンディングワ
イヤ６を介して電気的に接続し、しかる後、絶縁基体１
の上面にロウ付けした金属枠体９に金属製蓋体２をシー
ムウエルド法等を溶接、或いロウ材を用いてロウ付け
し、容器３の内部を気密に封止することによって最終製
品としての半導体装置となる。
（実験例） 次に本発明の作用効果を以下に示す実験例に基づき詳
細に説明する。
細に説明する。
まずインバー合金から成る板状体の厚みと銅板の厚み
を第１表に示す比率とし、これを長さ20.0mm、幅0.4m
m、厚さ0.15mmに加工して金属枠体用試料を得る。
を第１表に示す比率とし、これを長さ20.0mm、幅0.4m
m、厚さ0.15mmに加工して金属枠体用試料を得る。
尚、試料番号12は本発明品と比較するための比較試料
であり、従来一般に使用されているコバール金属であ
る。
であり、従来一般に使用されているコバール金属であ
る。
次にムライト質焼結体から成る絶縁基体の表面に幅2.
0mm、長さ3.0mm、厚さ20〜30μｍのタングステンから成
るメタライズ金属層を多数個、被着形成するとともに該
メタライズ金属層上に前記金属枠体用の試料を各々20個
ずつ、その一端を銀ロウ材（BAg8:銀72.0重量％、銅28.
9重量％）を介しロウ付けする。
0mm、長さ3.0mm、厚さ20〜30μｍのタングステンから成
るメタライズ金属層を多数個、被着形成するとともに該
メタライズ金属層上に前記金属枠体用の試料を各々20個
ずつ、その一端を銀ロウ材（BAg8:銀72.0重量％、銅28.
9重量％）を介しロウ付けする。
そして次に前記ロウ付けした試料の他端（ロウ付けし
た側の端部とは反対の端部）をロウ付け面に対し垂直方
向に所定の力で引っ張り、試料がムライト質焼結体の絶
縁基体より剥がれた個数を調べるとともにこれを金属枠
体のロウ付け強度の評価とした。
た側の端部とは反対の端部）をロウ付け面に対し垂直方
向に所定の力で引っ張り、試料がムライト質焼結体の絶
縁基体より剥がれた個数を調べるとともにこれを金属枠
体のロウ付け強度の評価とした。
尚、前記試料のロウ付け面積は幅0.4mm、長さ2.5mmの
1.0mm2とし、またタングステンメタライズ金属層の表面
はニッケルをメッキにより1.5〜2.0μｍの厚みに層着さ
せておいた。
1.0mm2とし、またタングステンメタライズ金属層の表面
はニッケルをメッキにより1.5〜2.0μｍの厚みに層着さ
せておいた。
上記の結果を第１表に示す。
上記実験結果からも判るように、従来のコバール合金
から成る金属枠体（試料番号12）は3Kgの力で引っ張る
と金属枠体の全てが剥がれてしまい、ムライト質焼結体
から成る絶縁基体と金属枠体とのロウ付け強度が極めて
低いものであのに対し、本発明のインバー合金から成る
板状体に、該板状体の厚みに対し10乃至18％厚みを有す
る銅板を接合させた金属体を使用したのは4Kgの力で引
っ張っても金属枠体が剥がれることは殆どなく、ムライ
ト質焼結体か成る絶縁基体と金属枠体とのロウ付け強度
が極めて高いものであことが判る。
から成る金属枠体（試料番号12）は3Kgの力で引っ張る
と金属枠体の全てが剥がれてしまい、ムライト質焼結体
から成る絶縁基体と金属枠体とのロウ付け強度が極めて
低いものであのに対し、本発明のインバー合金から成る
板状体に、該板状体の厚みに対し10乃至18％厚みを有す
る銅板を接合させた金属体を使用したのは4Kgの力で引
っ張っても金属枠体が剥がれることは殆どなく、ムライ
ト質焼結体か成る絶縁基体と金属枠体とのロウ付け強度
が極めて高いものであことが判る。
特に金属枠体を構成する銅板の厚さをインバー合金か
ら成る板状体の厚さに対し12乃至15％とすると5Kgの力
で引っ張っても金属枠体の剥がれはなく、金属枠体をム
ライト質焼結体か成る絶縁基体に強固にロウ付けするに
は金属枠体を構成する銅板の厚さをインバー合金から成
る板状体の厚さに対し12乃至15％とすることが好まし
い。
ら成る板状体の厚さに対し12乃至15％とすると5Kgの力
で引っ張っても金属枠体の剥がれはなく、金属枠体をム
ライト質焼結体か成る絶縁基体に強固にロウ付けするに
は金属枠体を構成する銅板の厚さをインバー合金から成
る板状体の厚さに対し12乃至15％とすることが好まし
い。
（発明の効果） 以上の通り、本発明の半導体素子収納用パッケージに
よれば、絶縁基体を熱膨張係数が4.0〜4.5×10-6/℃の
ムライト質焼結体で形成したことから絶縁基体の熱膨張
係数を半導体集積回路素子の熱膨張係数に近似させるこ
とができ、その結果、絶縁基体に大型の半導体集積回路
素子を取着収容した後、絶縁基体と半導体集積回路素子
の両者に半導体集積回路素子を作動させた際等に発生す
る熱が印加されたとしても両者間には大きな熱応力が発
生することはなく、該熱応力によって半導体集積回路素
子が破損したり、絶縁基体より剥離したりすることも皆
無となる。
よれば、絶縁基体を熱膨張係数が4.0〜4.5×10-6/℃の
ムライト質焼結体で形成したことから絶縁基体の熱膨張
係数を半導体集積回路素子の熱膨張係数に近似させるこ
とができ、その結果、絶縁基体に大型の半導体集積回路
素子を取着収容した後、絶縁基体と半導体集積回路素子
の両者に半導体集積回路素子を作動させた際等に発生す
る熱が印加されたとしても両者間には大きな熱応力が発
生することはなく、該熱応力によって半導体集積回路素
子が破損したり、絶縁基体より剥離したりすることも皆
無となる。
また絶縁基体を誘電率が6.3（室温1MHz）と低いムラ
イト質焼結体で形成したことから絶縁基体に形成したメ
タライズ配線層を伝播する電気信号の速度を極めて速い
ものと成すことができ、その結果、パッケージ内部に信
号の伝播速度が速い高速駆動を行う半導体集積回路素子
を収容することも可能となる。
イト質焼結体で形成したことから絶縁基体に形成したメ
タライズ配線層を伝播する電気信号の速度を極めて速い
ものと成すことができ、その結果、パッケージ内部に信
号の伝播速度が速い高速駆動を行う半導体集積回路素子
を収容することも可能となる。
更、金属枠体をインバー合金から成る板状体の上下面
に、該板状体の厚みに対し10乃至18％の圧を有する銅板
を接合させた金属体で構成したことから金属枠体の熱膨
張係数を絶縁基体の熱膨張係数に近似させることがで
き、その結果、絶縁基体の上面に金属枠体をロウ付けす
る際、絶縁基体と金属枠体との間には両者の熱膨張係数
の相違に起因する熱応力は殆ど発生せず、絶縁基体上面
に金属枠体を極めて強固にロウ付けすることを可能とし
て高信頼性の半導体素子収納用パッケージを提供するこ
ともできる。
に、該板状体の厚みに対し10乃至18％の圧を有する銅板
を接合させた金属体で構成したことから金属枠体の熱膨
張係数を絶縁基体の熱膨張係数に近似させることがで
き、その結果、絶縁基体の上面に金属枠体をロウ付けす
る際、絶縁基体と金属枠体との間には両者の熱膨張係数
の相違に起因する熱応力は殆ど発生せず、絶縁基体上面
に金属枠体を極めて強固にロウ付けすることを可能とし
て高信頼性の半導体素子収納用パッケージを提供するこ
ともできる。
第１図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 １……絶縁基体、２……金属製蓋体 ９……メタライズ金属層 10……金属枠体
例を示す断面図である。 １……絶縁基体、２……金属製蓋体 ９……メタライズ金属層 10……金属枠体
Claims (1)
- 【請求項１】上面に金属枠体がロウ付けされた絶縁基体
と金属製蓋体とから成り、絶縁基体の金属枠体に金属製
蓋体を取着することによって内部に半導体集積回路素子
を収容するようになした半導体素子収納用パッケージに
おいて、前記絶縁基体をムライト質焼結体で形成し、且
つ金属枠体をインバー合金から成る板状体の上下面に、
該板状体の厚みに対し10乃至18％の厚みを有する銅板を
接合させた金属体で形成したことを特徴とする半導体素
子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296505A JP2717727B2 (ja) | 1990-10-31 | 1990-10-31 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296505A JP2717727B2 (ja) | 1990-10-31 | 1990-10-31 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04168751A JPH04168751A (ja) | 1992-06-16 |
| JP2717727B2 true JP2717727B2 (ja) | 1998-02-25 |
Family
ID=17834418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296505A Expired - Fee Related JP2717727B2 (ja) | 1990-10-31 | 1990-10-31 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2717727B2 (ja) |
-
1990
- 1990-10-31 JP JP2296505A patent/JP2717727B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04168751A (ja) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2763446B2 (ja) | 半導体素子収納用パッケージ | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JPH03196664A (ja) | 半導体素子収納用パッケージ | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514908Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784095B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2601313B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2764340B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849869B2 (ja) | 半導体素子収納用パッケージ | |
| JP2783735B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |