JPH04168751A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH04168751A
JPH04168751A JP2296505A JP29650590A JPH04168751A JP H04168751 A JPH04168751 A JP H04168751A JP 2296505 A JP2296505 A JP 2296505A JP 29650590 A JP29650590 A JP 29650590A JP H04168751 A JPH04168751 A JP H04168751A
Authority
JP
Japan
Prior art keywords
metal frame
metal
integrated circuit
insulating substrate
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2296505A
Other languages
English (en)
Other versions
JP2717727B2 (ja
Inventor
Tatsuumi Sakamoto
達海 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2296505A priority Critical patent/JP2717727B2/ja
Publication of JPH04168751A publication Critical patent/JPH04168751A/ja
Application granted granted Critical
Publication of JP2717727B2 publication Critical patent/JP2717727B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体集積回路素子を収容するための半導体素
子収納用パッケージの改良に関するものである。
(従来技術及びその課題) 従来、半導体素子、特にLSI等の半導体集積回路素子
を収容するための半導体素子収納用パッケージは、一般
に、アルミナセラミックス等の電気絶縁材料から成り、
その上面中央部に半導体集積回路素子を収容するための
凹部及び該凹部周辺より外周端にかけて導出されたタン
グステン、モリブデン、マンガン等の高融点金属粉末か
ら成るメタライズ配線層を有する絶縁基体と、金属製蓋
体とから構成されており、絶縁基体の凹部底面に半導体
集積回路素子を取着収容するとともに該半導゛体集積回
路素子の各電極をボンディングワイヤを介してメタライ
ズ配線層に接続し、しかる後、絶縁基体上面に金属製蓋
体を取着させ絶縁基体と金属製蓋体とから成る容器内部
に半導体集積回路素子を気密に封止することによって最
終製品としての半導体装置となる。
尚、前記絶縁基体はその上面にコバール金属(鉄:54
.0重量%、ニッケル+29.0重量%、コバル):1
7.0重量%から成る合金)等、鉄台金製の金属枠体が
予めロウ付けされており、該金属枠体に金属製蓋体を溶
接、或いはロウ付けすることによって金属製蓋体は絶縁
基体に取着される。
しかしながら、近時、半導体集積回路素子の大型化、信
号の伝播速度の高速化か急激に進み、該半導体集積回路
素子を上記従来の半導体素子収納用パッケージに収容し
た場合、以下に述べる欠点を有したものとなる。
即ち、 (1)半導体集積回路素子を構成するシリコンとパッケ
ージの絶縁基体を構成するアルミナセラミックスの熱膨
張係数がそれぞれ3.0〜3.5 Xl0−’/°C,
6,0〜7.5 Xl0−’/ ’Cテあり、大きく相
違することから両者に半導体集積回路素子を作動させた
際等に発生する熱が印加されると両者間に大きな熱応力
が発生し、該熱応力によって半導体集積回路素子が破損
したり、絶縁基体より剥離して半導体装置としての機能
を喪失させてしまう(2)パッケージの絶縁基体を構成
するアルミナセラミックスはその誘電率が9〜10(室
温IMHz)と高いため絶縁基体に設けたメタライズ配
線層を伝わる信号の伝播速度が遅く、そのため信号の高
速伝播を要求する半導体集積回路素子はその収容か不可
となる 等の欠点を有していた。
そこで上記欠点を解消するために半導体素子収納用パッ
ケージの絶縁基体をアルミナセラミックスに代えて半導
体集積回路素子を構成するシリコンノ熱膨張係数(3,
0〜3.5 Xl0−’/ °C)と近似した熱膨張係
数4.0〜4.5 Xl0−’/ ’Cを有し、且つ誘
電率が6.3と低いムライト質焼結体を用いることが検
討されている。
しかしながら、絶縁基体をムライト質焼結体で形成した
場合、該ムライト質焼結体はその熱膨張係数が4.0〜
4.5 Xl0−’/ ’Cであり、金属枠体の熱膨張
係数(コバール金属等の鉄台金製:5.6X10−’/
 ’C)と相違するため、絶縁基体に金属枠体をロウ付
けするとロウ付は部に両者の熱膨張係数の相違に起因す
る熱応力が内在し、その結果、金属枠体に小さな外力が
印加されても該外力は前記内在応力と相俊って大きくな
り、金属枠体を絶縁基体より剥がれさせてしまうという
欠点を誘発した。
(発明の目的) 本発明は上記諸欠点に鑑み案出されたもので、その目的
は絶縁基体と金属枠体とを強固にロウ付けし、内部に信
号の伝播速度が速い大型の半導体集積回路素子を収容す
ることができる半導体素子収納用パッケージを提供する
ことにある。
(課題を解決するための手段) 本発明は上面に金属枠体がロウ付けされた絶縁基体と金
属製蓋体とから成り、絶縁基体の金属枠体に金属製蓋体
を取着することによって内部に半導体集積回路素子を収
容するようになした半導体素子収納用パッケージにおい
て、前記絶縁基体をムライト質焼結体で形成し、且つ金
属枠体をインバー合金から成る板状体の上下面に、該板
状体の厚みに対し10乃至18%の厚みを有する銅板を
接合させた金属体で形成したことを特徴とするものであ
る。
(実施例) 次に本発明を添付図面に示す実施例に基づき詳細に説明
する。
第1図は本発明にかかる半導体素子収納用パッケージの
一実施例を示す断面図であり、1は絶縁基体、2は金属
製蓋体である。この絶縁基体lと金属製蓋体2とで半導
体集積回路素子4を収容するための容器3が構成される
前記絶縁基体1はその上面中央部に半導体集積回路素子
4を収容するための空所を形成する段状の凹部が設けて
あり、凹部底面には半導体集積回路素子4が接着材を介
し取着される。
前記絶縁基体lはムライト質焼結体から成り、該ムライ
ト質焼結体はその熱膨張係数が4.0〜4゜5 Xl0
−@/ ’Cであり、半導体集積回路素子4を構成する
シリコンの熱膨張係数(3,0〜3.5 Xl0−’/
’C)に近いことから絶縁基体lの凹部底面に半導体集
積回路素子4を取着した後、両者に半導体集積回路素子
4を作動時させた際等に発生する熱が印加されたとして
も両者間には大きな熱応力が発生することはなく、該熱
応力によって半導体集積回路素子4が破損したり、絶縁
基体1より剥離したりすることはない。
また前記絶縁基体lには凹部段状上面から容器3の外部
にかけてメタライズ配線層5が形成されており、該メタ
ライズ配線層5の凹部段状上面部には半導体集積回路素
子4の各電極がボンディングワイヤ6を介し電気的に接
続され、また容器3の外部に導出させた部位には外部回
路と接続される外部リード端子7がロウ材8を介し取着
されている。
尚、前記ムライト質焼結体から成る絶縁基体1はムライ
ト(3A1203  ・2SiO□)、シリカ(SiO
□)、マグネシア(MgO) 、カルシア(Cab)等
の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿
状となすとともにこれをドクターブレード法を採用する
ことによってグリーンシート(生シート)を形成し、し
かる後、前記グリーンシートに適当な打ち抜き加工を施
すとともに複数枚積層し、高温(1400〜1800°
C)で焼成することによって製作される。
また前記メタライズ配線層5はタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成り、従来周知の
スクリーン印刷法等の厚膜手法を採用することによって
絶縁基体lの凹部段状上面から容器3の外部に導出する
よう被着形成される。
前記メタライズ配線層5は絶縁基体1を構成するムライ
ト質焼結体の誘電率が6.3と低いことからそれを伝わ
る電気信号の伝播速度を極めて速いものとなすこができ
、これによってパッケージ内に信号の伝播速度が速い高
速駆動を行う半導体集積回路素子4を収容することも可
能となる。
また前記メタライズ配線層5にロウ付けされる外部リー
ド端子7は内部に収容する半導体集積回路素子4を外部
回路に接続する作用を為し、外部リード端子7を外部回
路に接続することによって内部に収容される半導体集積
回路素子4はメタライズ配線層5及び外部リード端子7
を介し外部回路に電気的に接続されることとなる。
前記外部リード端子7はコバール金属(Pe−Ni−C
o合金)や42AlloY(Fe−Ni合金)から成り
、コバール金属等のインゴットを従来周知の圧延加工法
を採用することによって所定の板状に形成される。
また前記絶縁基体1にはその上面にメタライズ金属層9
が被着形成されており、該メタライズ金属層9上には金
属枠体10が銀ロウ等のロウ材を介しロウ付けされてい
る。
前記絶縁基体l上面のメタライズ金属層9はタングステ
ン、モリブデン等の高融点金属粉末から成り、該タング
ステン粉末等に適当な有機溶剤、溶媒を添加混合して得
た金属ペーストを絶縁基体1の上面に従来周知のスクリ
ーン印刷法により印刷塗布するとともにこれを高温で焼
き付けることによって絶縁基体1の上面に被着形成され
る。
また前記メタライズ金属層9にロウ付けされる金属枠体
10は金属製蓋体2を絶縁基体1に取着する際の下地金
属部材として作用し、金属枠体10に金属製蓋体2をシ
ームウェルド法等の溶接、或いはロウ材を介しロウ付け
することにって金属製蓋体2は絶縁基体1上に取着され
る。
前記金属枠体10はインバー合金にッケル:36゜5重
量%、鉄:63.5重量%)から成る板状体の上下面に
、該板状体の厚みに対しlO乃至18%の厚みを有する
銅板を接合させた金属体から構成され、その熱膨張係数
は4.0〜4.9 Xl0−’/ ’Cと成っている。
前記金属枠体lOはその熱膨張係数が4.0〜4.9X
IO−’/’Cであり、絶縁基体1を構成するムライト
質焼結体の熱膨張係数(4,0〜4.5 Xl0−’/
 ’C)と近似していることから絶縁基体1に被着させ
たメタライズ金属層9に金属枠体lOをロウ付けず際、
絶縁基体1と金属枠体10との間には両者の熱膨張係数
に起因する大きな熱応力が発生することはな(、両者間
に大きな熱応力が内在することもない。従って、ロウ付
は後、金属枠体2に外力が印加されたとしても該外力が
絶縁基体lと金属枠体10の間に内在する熱応力と相俊
って大きくなり、金属枠体10を絶縁基体1より剥がれ
させることはない。
尚、前記金属枠体lOはインバー合金から成る板状体の
上下面に銅板を圧接し、しかる後、これを圧延すること
によって製作される。
また前記金属枠体lOは銅いた厚みがインバー合金から
成る板状体の厚みに対し10%未満、或いは18%以上
の厚みとなると金属枠体lOの熱膨張係数が絶縁基体1
の熱膨張係数と合わなくなって絶縁基体lに金属枠体1
0を強固にロウ付けすることができなくなる。従って、
金属枠体10はインバー合金から成る板状体の上下面に
、該板状体の厚みに対し10乃至18%の厚みの銅板を
接合させた金属体に限定される。
また前記メタライズ金属層9、及び金属枠体10はその
各々の外表面にニッケル、金等の耐蝕性に優れた金属を
メツキにより2.0乃至20.0μmの厚みに層着させ
ておくとメタライズ金属層9及び金属枠体lO等が酸化
腐蝕し、変色するのを有効に防止することができる。従
って、メタライズ金属層9及び金属枠体10の外表面に
は酸化腐蝕による変色を有効に防するためにニッケル、
金等を2.0乃゛  □ 至2.0μmの厚みに層着し
ておくことが好ましい。
かくして前記絶縁基体1の凹部底面に半導体集積回路素
子4を接着材を介し取着するとともに半導体集積回路素
子4の各電極をメタライズ配線層5にボンディングワイ
ヤ6を介して電気的に接続し、しかる後、絶縁基体1の
上面にロウ付けした金属枠体9に金属製蓋体2をシーム
ウェルド法等の溶接、或いロウ材を用いてロウ付けし、
容器3の内部を気密に封止することによって最終製品と
しての半導体装置となる。
(実験例) 次に本発明の作用効果を以下に示す実験例に基づき詳細
に説明する。
まずインバー合金から成る板状体の厚みと銅板の厚みを
第1表に示す比率とし、これを長さ20.0mm、幅0
.4mm、厚さ0.15mmに加工して金属枠体用試料
を得る。
尚、試料番号12は本発明品と比較するための比較試料
であり、従来一般に使用されているコバール金属である
次にムライト質焼結体から成る絶縁基体の表面に幅2.
0mm、長さ3.0mm、厚さ20〜30μmのタング
ステンから成るメタライズ金属層を多数個、被着形成す
るとともに該メタライズ金属層上に前記金属枠体用の試
料を各々20個ずつ、その一端を銀ロウ材(BAg8:
銀72.0重量%、銅28.9重量96)を介しロウ付
けする。
そして次に前記ロウ付けした試料の他端(ロウ付けした
側の端部とは反対の端部)をロウ付は面に対し垂直方向
に所定の力で引っ張り、試料がムライト質焼結体の絶縁
基体より剥がれた個数を調べるとともにこれを金属枠体
のロウ付は強度の評価とした。
尚、前記試料のロウ付は面積は幅0.4mm、長さ2、
51111+1の1. On+n+2とし、またタング
ステンメタライズ金属層の表面はニッケルをメツキによ
り1.5〜2.0μmの厚みに層着させておいた。
上記の結果を第1表に示す。
(以下、余白) 53     第1表 1= [ 1] ト ド 」二部実験結果からも判るように、従来のコバール合金
から成る金属枠体(試料番号12)は3Kgの力で引っ
張ると金属枠体の全てが剥かれてしまい、ムライト質焼
結体から成る絶縁基体と金属枠体とのロウ付は強度か極
めて低いものであのに対し、本発明のインバー合金から
成る板状体に、該板状体の厚みに対しIO乃至18%厚
みを有する銅板を接合させた金属体を使用したのは4K
gの力で引っ張っても金属枠体が剥がれることは殆とな
く、ムライト質焼結体か成る絶縁基体と金属枠体とのロ
ウ付は強度が極めて高いものてあことか判る。
特に金属枠体を構成する銅板の厚さをインバー合金から
成る板状体の厚さに対し12乃至15%とすると5Kg
の力で引っ張っても金属枠体の剥がれはなく、金属枠体
をムライト質焼結体か成る絶縁基体に強固にロウ付けす
るには金属枠体を構成する銅板の厚さをインバー合金か
ら成る板状体の厚さに対し12乃至15%とすることが
好ましい。
(発明の効果) 以上の通り、本発明の半導体素子収納用パッケージによ
れば、絶縁基体を熱膨張係数が4.0〜4゜5 Xl0
−6/ ’Cのムライト質焼結体で形成したことから絶
縁基体の熱膨張係数を半導体集積回路素子の熱膨張係数
に近似させることができ、その結果、絶縁基体に大型の
半導体集積回路素子を取着収容した後、絶縁基体と半導
体集積回路素子の両者に半導体集積回路素子を作動させ
た際等に発生する熱か印加されたとしても両者間には大
きな熱応力が発生することはなく、該熱応力によって半
導体集積回路素子が破損したり、絶縁基体より剥離した
りすることも皆無となる。
また絶縁基体を誘電率か6.3(室温IMHz)と低い
ムライト質焼結体で形成したことから絶縁基体に形成し
たメタライズ配線層を伝播する電気信号の速度を極めて
速いものと成すことができ、その結果、パッケージ内部
に信号の伝播速度か速い高速駆動を行う半導体集積回路
素子を収容することも可能となる。
更、金属枠体をインバー合金から成る板状体の上下面に
、該板状体の厚みに対し10乃至18%の圧を有する銅
板を接合させた金属体で構成したことから金属枠体の熱
膨張係数を絶縁基体の熱膨張係数に近似させることがで
き、その結果、絶縁基体の上面に金属枠体をロウ付けす
る際、絶縁基体と金属枠体との間には両者の熱膨張係数
の相違に起因する熱応力は殆ど発生せず、絶縁基体上面
に金属枠体を極めて強固にロウ付けすることを可能とし
て高信頼性の半導体素子収納用パッケージを提供するこ
ともてきる。
【図面の簡単な説明】
第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 1・・・絶縁基体  2・・・金属製蓋体9・・・メタ
ライズ金属層 10・・・金属枠体

Claims (1)

    【特許請求の範囲】
  1.  上面に金属枠体がロウ付けされた絶縁基体と金属製蓋
    体とから成り、絶縁基体の金属枠体に金属製蓋体を取着
    することによって内部に半導体集積回路素子を収容する
    ようになした半導体素子収納用パッケージにおいて、前
    記絶縁基体をムライト質焼結体で形成し、且つ金属枠体
    をインバー合金から成る板状体の上下面に、該板状体の
    厚みに対し10乃至18%の厚みを有する銅板を接合さ
    せた金属体で形成したことを特徴とする半導体素子収納
    用パッケージ。
JP2296505A 1990-10-31 1990-10-31 半導体素子収納用パッケージ Expired - Fee Related JP2717727B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2296505A JP2717727B2 (ja) 1990-10-31 1990-10-31 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2296505A JP2717727B2 (ja) 1990-10-31 1990-10-31 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH04168751A true JPH04168751A (ja) 1992-06-16
JP2717727B2 JP2717727B2 (ja) 1998-02-25

Family

ID=17834418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2296505A Expired - Fee Related JP2717727B2 (ja) 1990-10-31 1990-10-31 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2717727B2 (ja)

Also Published As

Publication number Publication date
JP2717727B2 (ja) 1998-02-25

Similar Documents

Publication Publication Date Title
JP2001102469A (ja) 半導体素子収納用パッケージ
JP2735708B2 (ja) セラミック配線基板
JP3046148B2 (ja) 電子部品収納用パッケージ
JPH04168751A (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JP2713841B2 (ja) 半導体素子収納用パッケージ
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2710893B2 (ja) リード付き電子部品
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP2784094B2 (ja) 半導体素子収納用パッケージ
JP2514908Y2 (ja) 半導体素子収納用パッケージ
JP2828531B2 (ja) 半導体素子収納用パッケージ
JP2784095B2 (ja) 半導体素子収納用パッケージ
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2742628B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JP2724075B2 (ja) 窒化アルミニウム質焼結体への金属層の被着方法
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP3393784B2 (ja) 電子部品収納用パッケージ
JP3464143B2 (ja) 電子部品収納用パッケージ
JPH0321049A (ja) 半導体素子収納用パッケージ
JPH0888449A (ja) セラミック配線基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees