JP2735708B2 - セラミック配線基板 - Google Patents
セラミック配線基板Info
- Publication number
- JP2735708B2 JP2735708B2 JP3144769A JP14476991A JP2735708B2 JP 2735708 B2 JP2735708 B2 JP 2735708B2 JP 3144769 A JP3144769 A JP 3144769A JP 14476991 A JP14476991 A JP 14476991A JP 2735708 B2 JP2735708 B2 JP 2735708B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring layer
- alumina
- metallized wiring
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【０００１】
【産業上の利用分野】本発明はセラミック配線基板に関
し、より詳細にはＧａＡｓ半導体素子を収容する半導体
素子収納用パッケージやＧａＡｓ半導体素子、抵抗器、
コンデンサ等が載置固定される回路基板等に使用される
セラミック配線基板に関するものである。
し、より詳細にはＧａＡｓ半導体素子を収容する半導体
素子収納用パッケージやＧａＡｓ半導体素子、抵抗器、
コンデンサ等が載置固定される回路基板等に使用される
セラミック配線基板に関するものである。
【０００２】
【従来の技術】従来、セラミック配線基板、例えば半導
体素子を収容する半導体素子収納用パッケージに使用さ
れるセラミック配線基板は、一般に酸化アルミニウム焼
結体(アルミナセラミックス) 等の電気絶縁材料から成
り、その上面略中央部に半導体素子を収容するための凹
部を有し、且つ上面にモリブデン（Mo) 、タングステン
(W) 等の高融点金属粉末から成るメタライズ配線層を有
する絶縁基体と、半導体素子を外部電気回路に電気的に
接続するために前記メタライズ配線層に銀ロウ等のロウ
材を介して取着された外部リード端子と、蓋体とから構
成されており、絶縁基体の凹部底面に半導体素子を載置
固定し、半導体素子の各電極とメタライズ配線層とをボ
ンディングワイヤを介して電気的に接続するとともに絶
縁基体上面に蓋体をガラス、樹脂、ロウ材等から成る封
止材により接合させ、絶縁基体と蓋体とから成る容器内
部に半導体素子を気密に封止することによって半導体装
置となる。
体素子を収容する半導体素子収納用パッケージに使用さ
れるセラミック配線基板は、一般に酸化アルミニウム焼
結体(アルミナセラミックス) 等の電気絶縁材料から成
り、その上面略中央部に半導体素子を収容するための凹
部を有し、且つ上面にモリブデン（Mo) 、タングステン
(W) 等の高融点金属粉末から成るメタライズ配線層を有
する絶縁基体と、半導体素子を外部電気回路に電気的に
接続するために前記メタライズ配線層に銀ロウ等のロウ
材を介して取着された外部リード端子と、蓋体とから構
成されており、絶縁基体の凹部底面に半導体素子を載置
固定し、半導体素子の各電極とメタライズ配線層とをボ
ンディングワイヤを介して電気的に接続するとともに絶
縁基体上面に蓋体をガラス、樹脂、ロウ材等から成る封
止材により接合させ、絶縁基体と蓋体とから成る容器内
部に半導体素子を気密に封止することによって半導体装
置となる。
【０００３】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高速駆動化、高集積化が急激に進み、半導
体素子も従来のＳｉから高速駆動が可能なＧａＡｓの大
型のものが使用されるようになってきており、かかる大
型のＧａＡｓ半導体素子を従来の半導体素子収納用パッ
ケージに収容した場合、以下に述べる欠点を招来した。
半導体素子は高速駆動化、高集積化が急激に進み、半導
体素子も従来のＳｉから高速駆動が可能なＧａＡｓの大
型のものが使用されるようになってきており、かかる大
型のＧａＡｓ半導体素子を従来の半導体素子収納用パッ
ケージに収容した場合、以下に述べる欠点を招来した。
【０００４】即ち、半導体素子を構成するＧａＡｓ（ガ
リウムーヒ素）とパッケージの絶縁基体を構成するアル
ミナセラミックスの熱膨張係数がそれぞれ５．７×１０
-6／℃、６．５×１０-6／℃であり相違すること、半導
体素子の形状が大型化し、半導体素子の絶縁基体への載
置接合面積が広くなってきていること等からパッケージ
の絶縁基体に半導体素子をロウ材等の接着材を介して固
定する際、ロウ材を加熱溶融する熱が半導体素子と絶縁
基体の両者に印加されると両者間に熱膨張係数の相違に
起因した大きな熱応力が発生してしまい、これが半導体
素子にクラックや割れ等を発生させて半導体素子の機能
に障害を与えたり、半導体素子が絶縁基体より剥離し、
半導体素子を絶縁基体に強固に固定することができない
という欠点を招来してしまう。またパッケージの絶縁基
体を構成するアルミナセラミックスの誘電率は約１０
（室温１ＭＨｚ）であり、高いことから絶縁基体に形成
されているメタライズ配線層を伝わる電気信号の伝搬速
度が遅いものとなり、電気信号を高速で出し入れする必
要のある高速駆動の半導体素子等はその搭載が不可とな
る欠点も招来した。
リウムーヒ素）とパッケージの絶縁基体を構成するアル
ミナセラミックスの熱膨張係数がそれぞれ５．７×１０
-6／℃、６．５×１０-6／℃であり相違すること、半導
体素子の形状が大型化し、半導体素子の絶縁基体への載
置接合面積が広くなってきていること等からパッケージ
の絶縁基体に半導体素子をロウ材等の接着材を介して固
定する際、ロウ材を加熱溶融する熱が半導体素子と絶縁
基体の両者に印加されると両者間に熱膨張係数の相違に
起因した大きな熱応力が発生してしまい、これが半導体
素子にクラックや割れ等を発生させて半導体素子の機能
に障害を与えたり、半導体素子が絶縁基体より剥離し、
半導体素子を絶縁基体に強固に固定することができない
という欠点を招来してしまう。またパッケージの絶縁基
体を構成するアルミナセラミックスの誘電率は約１０
（室温１ＭＨｚ）であり、高いことから絶縁基体に形成
されているメタライズ配線層を伝わる電気信号の伝搬速
度が遅いものとなり、電気信号を高速で出し入れする必
要のある高速駆動の半導体素子等はその搭載が不可とな
る欠点も招来した。
【０００５】
【課題を解決するための手段】本発明は、ＧａＡｓ半導
体素子が載置固定されるセラミック配線基板であって、
該セラミック配線基板がアルミナに対するムライトの体
積比が４：１乃至３：７であるアルミナとムライトの複
合焼結体から成り、誘電率が８以下であることを特徴と
するものである。
体素子が載置固定されるセラミック配線基板であって、
該セラミック配線基板がアルミナに対するムライトの体
積比が４：１乃至３：７であるアルミナとムライトの複
合焼結体から成り、誘電率が８以下であることを特徴と
するものである。
【０００６】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明のセラミック配線基板を半導体素子収
納用パッケージに適用した場合の一実施例を示す断面図
であり、1 は絶縁基体、2 は蓋体である。この絶縁基体
1 と蓋体2 とで半導体素子4 を収容するための容器3 が
構成される。
る。図１は本発明のセラミック配線基板を半導体素子収
納用パッケージに適用した場合の一実施例を示す断面図
であり、1 は絶縁基体、2 は蓋体である。この絶縁基体
1 と蓋体2 とで半導体素子4 を収容するための容器3 が
構成される。
【０００７】前記絶縁基体1 はその上面中央部に半導体
素子4 を収容するための空所を形成する段状の凹部が設
けてあり、該凹部底面にはＧａＡｓから成る半導体素子
4 が接着材5 を介して固定される。
素子4 を収容するための空所を形成する段状の凹部が設
けてあり、該凹部底面にはＧａＡｓから成る半導体素子
4 が接着材5 を介して固定される。
【０００８】前記絶縁基体1 はアルミナに対するムライ
トの体積比を４：１乃至３：７としたアルミナ ムライ
トの複合焼結体から成り、例えばアルミナ(Al 2 O 3 )
粉末とムライト(3Al 2 O 3・2SiO2 ) 粉末に適当な焼結
助剤と有機溶剤、溶媒を添加混合して泥漿状となすとと
もにこれをドクターブレード法、カレンダーロール法等
を採用することによってセラミックグリーンシート( セ
ラミック生シート) を形成し、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施すとともに
複数枚積層し、高温で焼成することによって製作され
る。
トの体積比を４：１乃至３：７としたアルミナ ムライ
トの複合焼結体から成り、例えばアルミナ(Al 2 O 3 )
粉末とムライト(3Al 2 O 3・2SiO2 ) 粉末に適当な焼結
助剤と有機溶剤、溶媒を添加混合して泥漿状となすとと
もにこれをドクターブレード法、カレンダーロール法等
を採用することによってセラミックグリーンシート( セ
ラミック生シート) を形成し、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施すとともに
複数枚積層し、高温で焼成することによって製作され
る。
【０００９】前記アルミナに対するムライトの体積比が
４：１乃至３：７であるアルミナムライト複合焼結体は
その熱膨張係数が5.0 ×10-6/ ℃乃至6.4 ×10-6/ ℃で
あり、ＧａＡｓから成る半導体素子4 の熱膨張係数(5.7
×10-6/ ℃) に近似することから絶縁基体1 の凹部底面
に半導体素子4を接着材5 を介して固定する際、接着材5
を加熱溶融させるための熱が絶縁基体1 と半導体素子4
の両者に印加されたとしても両者間には大きな熱応力
が発生することは一切なく、該熱応力によって半導体素
子4 にクラックや割れ等を発生させたり、半導体素子4
を絶縁基体1より剥離させたりすることは皆無となる。
４：１乃至３：７であるアルミナムライト複合焼結体は
その熱膨張係数が5.0 ×10-6/ ℃乃至6.4 ×10-6/ ℃で
あり、ＧａＡｓから成る半導体素子4 の熱膨張係数(5.7
×10-6/ ℃) に近似することから絶縁基体1 の凹部底面
に半導体素子4を接着材5 を介して固定する際、接着材5
を加熱溶融させるための熱が絶縁基体1 と半導体素子4
の両者に印加されたとしても両者間には大きな熱応力
が発生することは一切なく、該熱応力によって半導体素
子4 にクラックや割れ等を発生させたり、半導体素子4
を絶縁基体1より剥離させたりすることは皆無となる。
【００１０】尚、前記絶縁基体1 を構成するアルミナ
ムライト複合焼結体はアルミナに対するムライトの体積
比が４：１未満、或いは３：７を越えると絶縁基体1 の
熱膨張係数がＧａＡｓから成る半導体素子4 の熱膨張係
数と大きく相違し、その結果、絶縁基体1 の凹部底面に
半導体素子4 を加熱溶融させた接着材5 を介して固定す
る際、絶縁基体1 と半導体素子4 の間に大きな熱応力が
発生して半導体素子4にクラックや割れ等を発生させて
しまう。従って、絶縁基体1 を構成するアルミナ ムラ
イト複合焼結体はアルミナに対するムライトの体積比を
４：１乃至３：７の範囲としたものに特定される。
ムライト複合焼結体はアルミナに対するムライトの体積
比が４：１未満、或いは３：７を越えると絶縁基体1 の
熱膨張係数がＧａＡｓから成る半導体素子4 の熱膨張係
数と大きく相違し、その結果、絶縁基体1 の凹部底面に
半導体素子4 を加熱溶融させた接着材5 を介して固定す
る際、絶縁基体1 と半導体素子4 の間に大きな熱応力が
発生して半導体素子4にクラックや割れ等を発生させて
しまう。従って、絶縁基体1 を構成するアルミナ ムラ
イト複合焼結体はアルミナに対するムライトの体積比を
４：１乃至３：７の範囲としたものに特定される。
【００１１】また前記絶縁基体1 には凹部段状上面から
容器3 の外部に導出するメタライズ配線層6 が形成され
ており、該メタライズ配線層6 の凹部段状上面部には半
導体素子4 の各電極がボンディングワイヤ7 を介して電
気的に接続され、また容器3の外部に導出された部位に
は外部電気回路と接続される鉄 ニッケル合金から成る
外部リード端子8 が銀ロウ等のロウ材9 を介して取着さ
れる。
容器3 の外部に導出するメタライズ配線層6 が形成され
ており、該メタライズ配線層6 の凹部段状上面部には半
導体素子4 の各電極がボンディングワイヤ7 を介して電
気的に接続され、また容器3の外部に導出された部位に
は外部電気回路と接続される鉄 ニッケル合金から成る
外部リード端子8 が銀ロウ等のロウ材9 を介して取着さ
れる。
【００１２】前記絶縁基体1 に形成されたメタライズ配
線層6 はタングステン、モリブデン、マンガン等の高融
点金属粉末から成り、該高融点金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを絶縁基体1
となるセラミックグリーンシートの上面に従来周知のス
クリーン印刷法等の厚膜手法により印刷塗布しておくこ
とによって絶縁基体1 の凹部段状上面から容器3 の外部
に導出するように被着形成される。
線層6 はタングステン、モリブデン、マンガン等の高融
点金属粉末から成り、該高融点金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを絶縁基体1
となるセラミックグリーンシートの上面に従来周知のス
クリーン印刷法等の厚膜手法により印刷塗布しておくこ
とによって絶縁基体1 の凹部段状上面から容器3 の外部
に導出するように被着形成される。
【００１３】尚、前記絶縁基体1 に形成されたメタライ
ズ配線層6は絶縁基体1 がアルミナームライト複合焼結
体から成り、その誘電率が約8.0 程度と従来のアルミナ
セラミックスに比べ低い値となっている。そのため絶縁
基体1 に形成されたメタライズ配線層6 を伝わる信号は
その伝搬速度が極めて速いものとなり、その結果、絶縁
基体1 の凹部底面に高速駆動を行う半導体素子4 を固定
収容したとしても該半導体素子4 への信号の出し入れは
メタライズ配線層6 を介して極めてスムーズに行うこと
ができる。
ズ配線層6は絶縁基体1 がアルミナームライト複合焼結
体から成り、その誘電率が約8.0 程度と従来のアルミナ
セラミックスに比べ低い値となっている。そのため絶縁
基体1 に形成されたメタライズ配線層6 を伝わる信号は
その伝搬速度が極めて速いものとなり、その結果、絶縁
基体1 の凹部底面に高速駆動を行う半導体素子4 を固定
収容したとしても該半導体素子4 への信号の出し入れは
メタライズ配線層6 を介して極めてスムーズに行うこと
ができる。
【００１４】また前記絶縁基体1 に形成させたメタライ
ズ配線層6にロウ付けされる外部リード端子8 は内部に
収容する半導体素子4 を外部電気回路に接続する作用を
為し、外部リード端子8 を外部電気回路に接続すること
によって内部に収容される半導体素子4 はメタライズ配
線層6 及び外部リード端子8 を介し外部電気回路に電気
的に接続されることとなる。
ズ配線層6にロウ付けされる外部リード端子8 は内部に
収容する半導体素子4 を外部電気回路に接続する作用を
為し、外部リード端子8 を外部電気回路に接続すること
によって内部に収容される半導体素子4 はメタライズ配
線層6 及び外部リード端子8 を介し外部電気回路に電気
的に接続されることとなる。
【００１５】尚、前記メタライズ配線層6 にロウ材9 を
介してロウ付けされた外部リード端子8 はその外表面に
耐蝕性に優れた、良導電性であるニッケル(Ni)や金(Au)
等をメッキにより1.0 乃至20.0μm の厚みに層着させて
おくと外部リード端子8 の酸化腐食が有効に防止される
とともに外部リード端子8 を外部電気回路に良好に電気
的接続することができる。従って、外部リード端子8 の
外表面にはニッケル(Ni)や金(Au)等をメッキにより1.0
乃至20.0μm の厚みに層着させておくことが好ましい。
介してロウ付けされた外部リード端子8 はその外表面に
耐蝕性に優れた、良導電性であるニッケル(Ni)や金(Au)
等をメッキにより1.0 乃至20.0μm の厚みに層着させて
おくと外部リード端子8 の酸化腐食が有効に防止される
とともに外部リード端子8 を外部電気回路に良好に電気
的接続することができる。従って、外部リード端子8 の
外表面にはニッケル(Ni)や金(Au)等をメッキにより1.0
乃至20.0μm の厚みに層着させておくことが好ましい。
【００１６】かくして前記絶縁基体1 の凹部底面にＧａ
Ａｓから成る半導体素子4 を接着材5 を介して載置固定
するとともに半導体素子4 の各電極をボンディングワイ
ヤ7を介して電気的に接続し、しかる後、絶縁基体1 の
上面に蓋体2 をガラス、樹脂、ロウ材等から成る封止材
を介して接合させ、容器3 を気密封止することによって
製品としての半導体装置となる。
Ａｓから成る半導体素子4 を接着材5 を介して載置固定
するとともに半導体素子4 の各電極をボンディングワイ
ヤ7を介して電気的に接続し、しかる後、絶縁基体1 の
上面に蓋体2 をガラス、樹脂、ロウ材等から成る封止材
を介して接合させ、容器3 を気密封止することによって
製品としての半導体装置となる。
【００１７】(実験例) 次に本発明の作用効果を以下に示す実験例に基づき説明
する。
する。
【００１８】まず、アルミナとムライトを秤量して表1
に示す体積比のアルミナ ムライト複合焼結体を得ると
ともに該複合焼結体の表面に20mm角のタングステンから
成るメタライズ配線層を各々、20個被着形成させる。
に示す体積比のアルミナ ムライト複合焼結体を得ると
ともに該複合焼結体の表面に20mm角のタングステンから
成るメタライズ配線層を各々、20個被着形成させる。
【００１９】尚、表1 中、試料番号11は本発明品と比較
するための比較試料であり、従来一般に使用されている
酸化アルミニウム焼結体にタングステンから成るメタラ
イズ配線層を被着形成したものである。
するための比較試料であり、従来一般に使用されている
酸化アルミニウム焼結体にタングステンから成るメタラ
イズ配線層を被着形成したものである。
【００２０】次に前記各メタライズ配線層の上面に15mm
角のＧａＡｓから成る半導体素子を半田を介して載置さ
せるとともに該半田を300 ℃の温度で加熱溶融させて半
導体素子をメタライズ配線層上に固定させる。
角のＧａＡｓから成る半導体素子を半田を介して載置さ
せるとともに該半田を300 ℃の温度で加熱溶融させて半
導体素子をメタライズ配線層上に固定させる。
【００２１】そして最後に前記メタライズ配線層上に固
定された半導体素子を顕微鏡及び肉眼で観察し、半導体
素子にクラックや割れ等が発生しているものの数を調
べ、クラック等の発生率を算出した。
定された半導体素子を顕微鏡及び肉眼で観察し、半導体
素子にクラックや割れ等が発生しているものの数を調
べ、クラック等の発生率を算出した。
【００２２】また同時にメタライズ配線層上に固定され
ている半導体素子を垂直方向に10Kgの力で引っ張り、半
導体素子がメタライズ配線層より剥離したものの数を数
え、剥離発生率を算出した尚、前記アルミナ ムライト
複合焼結体及び酸化アルミニウム焼結体に形成したメタ
ライズ配線層にはその表面にニッケルを2.0 μm の厚み
に層着し、メタライズ配線層と半田との接合性を良好な
ものとしておいた。上記の結果を表1 に示す。
ている半導体素子を垂直方向に10Kgの力で引っ張り、半
導体素子がメタライズ配線層より剥離したものの数を数
え、剥離発生率を算出した尚、前記アルミナ ムライト
複合焼結体及び酸化アルミニウム焼結体に形成したメタ
ライズ配線層にはその表面にニッケルを2.0 μm の厚み
に層着し、メタライズ配線層と半田との接合性を良好な
ものとしておいた。上記の結果を表1 に示す。
【００２３】
【表１】
【００２４】上記実験結果からも判るように従来の酸化
アルミニウム焼結体に設けたメタライズ配線層に15mm角
の大型のＧａＡｓ半導体素子を固定したものは固定後の
半導体素子にクラックや割れ等が25％も発生してしま
い、また半導体素子のメタライズ配線層への固定もその
55％が剥離し極めて弱いものとなる。これに対し、本発
明のアルミナに対するムライトの体積比を４：１乃至
３：７としたアルミナ ムライト複合焼結体はその上面
に設けたメタライズ配線層に15mm角の大型のＧａＡｓ半
導体素子を固定しても固定後の半導体素子にはクラック
や割れ等は殆ど発生せず、また半導体素子のメタライズ
配線層からの剥離も殆どなく、メタライズ配線層に極め
て強固に固定していることが判る。
アルミニウム焼結体に設けたメタライズ配線層に15mm角
の大型のＧａＡｓ半導体素子を固定したものは固定後の
半導体素子にクラックや割れ等が25％も発生してしま
い、また半導体素子のメタライズ配線層への固定もその
55％が剥離し極めて弱いものとなる。これに対し、本発
明のアルミナに対するムライトの体積比を４：１乃至
３：７としたアルミナ ムライト複合焼結体はその上面
に設けたメタライズ配線層に15mm角の大型のＧａＡｓ半
導体素子を固定しても固定後の半導体素子にはクラック
や割れ等は殆ど発生せず、また半導体素子のメタライズ
配線層からの剥離も殆どなく、メタライズ配線層に極め
て強固に固定していることが判る。
【００２５】
【発明の効果】以上の通り、本発明によればＧａＡｓ半
導体素子が載置固定されるセラミック配線基板をアルミ
ナに対するムライトの体積比が４：１乃至３：７である
アルミナームライトの複合焼結体で形成したことから半
導体素子と該半導体素子が載置固定されるセラミック配
線基板の各々の熱膨張係数が近似し、その結果、半導体
素子をセラミック配線基板に接着材を介して固定する
際、接着材を加熱溶融させるための熱がセラミック配線
基板と半導体素子の両者に印加されたとしても両者間に
は大きな熱応力が発生することは殆どなく、該熱応力に
よって半導体素子にクラックや割れ等を発生させたり、
半導体素子をセラミック配線基板より剥離させたりする
ことが皆無となる。また本発明によれば、誘電率が８以
下のアルミナームライト複合焼結体をセラミック配線基
板に用いたことからメタライズ配線層を電気信号が高速
で伝搬することができ、これによって電気信号を高速で
出し入れする必要のある高速駆動の半導体素子等の搭載
も可能となる。
導体素子が載置固定されるセラミック配線基板をアルミ
ナに対するムライトの体積比が４：１乃至３：７である
アルミナームライトの複合焼結体で形成したことから半
導体素子と該半導体素子が載置固定されるセラミック配
線基板の各々の熱膨張係数が近似し、その結果、半導体
素子をセラミック配線基板に接着材を介して固定する
際、接着材を加熱溶融させるための熱がセラミック配線
基板と半導体素子の両者に印加されたとしても両者間に
は大きな熱応力が発生することは殆どなく、該熱応力に
よって半導体素子にクラックや割れ等を発生させたり、
半導体素子をセラミック配線基板より剥離させたりする
ことが皆無となる。また本発明によれば、誘電率が８以
下のアルミナームライト複合焼結体をセラミック配線基
板に用いたことからメタライズ配線層を電気信号が高速
で伝搬することができ、これによって電気信号を高速で
出し入れする必要のある高速駆動の半導体素子等の搭載
も可能となる。
【００２６】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば半導体素子収納用パッケ
ージに変えて、ＧａＡｓ半導体素子や抵抗器、コンデン
サ等が載置固定される回路基板等にも適用可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば半導体素子収納用パッケ
ージに変えて、ＧａＡｓ半導体素子や抵抗器、コンデン
サ等が載置固定される回路基板等にも適用可能である。
【図１】本発明のセラミック配線基板を半導体素子収納
用パッケージに適用した場合の例を示す断面図である。
用パッケージに適用した場合の例を示す断面図である。
１・・・絶縁基体 ２・・・蓋体 ３・・・容器 ４・・・半導体素子 ５・・・接着材 ６・・・メタライズ配線層 ８・・・外部リード端子
Claims (1)
- 【請求項１】ＧａＡｓ半導体素子が載置固定されるセラ
ミック配線基板であって、アルミナに対するムライトの
体積比が４：１乃至３：７であるアルミナとムライトの
複合焼結体から成り、誘電率が８以下のセラミック配線
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144769A JP2735708B2 (ja) | 1991-06-17 | 1991-06-17 | セラミック配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144769A JP2735708B2 (ja) | 1991-06-17 | 1991-06-17 | セラミック配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369287A JPH04369287A (ja) | 1992-12-22 |
| JP2735708B2 true JP2735708B2 (ja) | 1998-04-02 |
Family
ID=15369994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3144769A Expired - Fee Related JP2735708B2 (ja) | 1991-06-17 | 1991-06-17 | セラミック配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735708B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5585570B2 (ja) * | 2011-12-01 | 2014-09-10 | 住友電気工業株式会社 | ムライトを主成分とする焼結体 |
| JP6094243B2 (ja) * | 2013-02-07 | 2017-03-15 | 住友電気工業株式会社 | 複合基板およびそれを用いた半導体ウエハの製造方法 |
| JP6835645B2 (ja) * | 2017-03-27 | 2021-02-24 | 京セラ株式会社 | セラミック焼結体およびこれを用いた配線基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0283249A (ja) * | 1988-09-21 | 1990-03-23 | Hitachi Ltd | セラミックス焼結用粉末組成物 |
| JPH02283662A (ja) * | 1989-03-20 | 1990-11-21 | Hewlett Packard Co <Hp> | 材料セラミックス及びセラミック基板の製造方法 |
| JPH0334531A (ja) * | 1989-06-30 | 1991-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板 |
-
1991
- 1991-06-17 JP JP3144769A patent/JP2735708B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04369287A (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2601313B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JP2713841B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784095B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP3393784B2 (ja) | 電子部品収納用パッケージ | |
| JP2724075B2 (ja) | 窒化アルミニウム質焼結体への金属層の被着方法 | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0456343A (ja) | 半導体素子収納用パッケージ | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JPH1117344A (ja) | 多層配線基板 | |
| JPH0321049A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |