JP3323010B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3323010B2 JP3323010B2 JP26340694A JP26340694A JP3323010B2 JP 3323010 B2 JP3323010 B2 JP 3323010B2 JP 26340694 A JP26340694 A JP 26340694A JP 26340694 A JP26340694 A JP 26340694A JP 3323010 B2 JP3323010 B2 JP 3323010B2
- Authority
- JP
- Japan
- Prior art keywords
- powder
- package
- protruding
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を収容する
ための半導体素子収納用パッケージに関するものであ
る。
ための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子、特に半導体集積回路
素子を収容するための半導体素子収納用パッケージは、
通常、酸化アルミニウム質焼結体等の電気絶縁材料から
成り、その上面の略中央部に半導体集積回路素子を収容
するための空所を形成する凹部を有する絶縁基体と、前
記絶縁基体の凹部周辺から底面にかけて導出される複数
個のメタライズ配線層と、銅ボールを高融点半田で包ん
で成り、前記メタライズ配線層の絶縁基体底面に導出さ
せた部位に取着された突起状端子と、蓋体とから構成さ
れており、絶縁基体と蓋体とから成る絶縁容器内部に半
導体集積回路素子を収容するとともに、該半導体集積回
路素子の各電極をメタライズ配線層にボンディングワイ
ヤを介して電気的に接続することによって最終製品とし
ての半導体装置となる。
素子を収容するための半導体素子収納用パッケージは、
通常、酸化アルミニウム質焼結体等の電気絶縁材料から
成り、その上面の略中央部に半導体集積回路素子を収容
するための空所を形成する凹部を有する絶縁基体と、前
記絶縁基体の凹部周辺から底面にかけて導出される複数
個のメタライズ配線層と、銅ボールを高融点半田で包ん
で成り、前記メタライズ配線層の絶縁基体底面に導出さ
せた部位に取着された突起状端子と、蓋体とから構成さ
れており、絶縁基体と蓋体とから成る絶縁容器内部に半
導体集積回路素子を収容するとともに、該半導体集積回
路素子の各電極をメタライズ配線層にボンディングワイ
ヤを介して電気的に接続することによって最終製品とし
ての半導体装置となる。
【０００３】尚、前記半導体素子収納用パッケージは、
絶縁容器内部に半導体集積回路素子を気密に封止した
後、絶縁基体の底面に取着させた突起状端子を外部電気
回路基板の配線導体に半田等のロウ材を介し接合させる
ことによって外部電気回路基板上に搭載される。
絶縁容器内部に半導体集積回路素子を気密に封止した
後、絶縁基体の底面に取着させた突起状端子を外部電気
回路基板の配線導体に半田等のロウ材を介し接合させる
ことによって外部電気回路基板上に搭載される。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
の底面に導出されたメタライズ配線層への突起状端子の
取着が絶縁基体底面の各メタライズ配線層上に突起状端
子を個々に載置し、しかる後、これを半田付けすること
によって行われており、突起状端子が直径１００〜１５
０μｍと極めて小さいこと、近時の半導体集積回路素子
の高密度化、高集積化に伴って突起状端子の数が急増し
ていること等からその作業性、生産性、歩留りが極めて
悪く製品としての半導体素子収納用パッケージを高価と
する欠点を有していた。
来の半導体素子収納用パッケージにおいては、絶縁基体
の底面に導出されたメタライズ配線層への突起状端子の
取着が絶縁基体底面の各メタライズ配線層上に突起状端
子を個々に載置し、しかる後、これを半田付けすること
によって行われており、突起状端子が直径１００〜１５
０μｍと極めて小さいこと、近時の半導体集積回路素子
の高密度化、高集積化に伴って突起状端子の数が急増し
ていること等からその作業性、生産性、歩留りが極めて
悪く製品としての半導体素子収納用パッケージを高価と
する欠点を有していた。
【０００５】そこで上記欠点を解消するために突起状端
子を、銅ボールに替えて金属粉末に、0.5 乃至30.0重量
％のガラス質粉末を添加したもので形成することが提案
されている( 特開昭60-180151 号公報参照) 。
子を、銅ボールに替えて金属粉末に、0.5 乃至30.0重量
％のガラス質粉末を添加したもので形成することが提案
されている( 特開昭60-180151 号公報参照) 。
【０００６】かかる金属粉末とガラス質粉末とから成る
突起状端子は、金属粉末及びガラス質粉末に有機溶剤と
溶媒を添加混合して得た導電ペーストを絶縁基体底面の
メタライズ配線層上にスクリーン印刷法により印刷塗布
するとともにこれを焼成することによって形成され、そ
の形状が小さく、且つ数が多いとしても絶縁基体底面の
メタライズ配線層上に一度に形成することが可能とな
る。
突起状端子は、金属粉末及びガラス質粉末に有機溶剤と
溶媒を添加混合して得た導電ペーストを絶縁基体底面の
メタライズ配線層上にスクリーン印刷法により印刷塗布
するとともにこれを焼成することによって形成され、そ
の形状が小さく、且つ数が多いとしても絶縁基体底面の
メタライズ配線層上に一度に形成することが可能とな
る。
【０００７】しかしながら、この金属粉末とガラス質粉
末とから成る突起状端子はそのガラス質粉末の量が0.5
乃至30.0重量％と少ないためメタライズ配線層との接合
強度が弱く、突起状端子を外部電気回路基板の配線導体
に半田等のロウ材を介して接合させた後、メタライズ配
線層が被着されている絶縁基体と突起状端子に半導体集
積回路素子の作動時に発生する熱が印加され両者間に両
者の熱膨張係数の相違に起因する熱応力が繰り返し印加
されると突起状端子が絶縁基体より外れ、その結果、半
導体集積回路素子の各電極を所定の外部電気回路に電気
的接続することができないという重大な欠点を誘発し
た。
末とから成る突起状端子はそのガラス質粉末の量が0.5
乃至30.0重量％と少ないためメタライズ配線層との接合
強度が弱く、突起状端子を外部電気回路基板の配線導体
に半田等のロウ材を介して接合させた後、メタライズ配
線層が被着されている絶縁基体と突起状端子に半導体集
積回路素子の作動時に発生する熱が印加され両者間に両
者の熱膨張係数の相違に起因する熱応力が繰り返し印加
されると突起状端子が絶縁基体より外れ、その結果、半
導体集積回路素子の各電極を所定の外部電気回路に電気
的接続することができないという重大な欠点を誘発し
た。
【０００８】そこで金属粉末とガラス質粉末とから成る
突起状端子のガラス質粉末の量を増大させ、これによっ
て絶縁基体底面のメタライズ配線層に突起状端子を強固
に取着させることが考えられる。
突起状端子のガラス質粉末の量を増大させ、これによっ
て絶縁基体底面のメタライズ配線層に突起状端子を強固
に取着させることが考えられる。
【０００９】しかしながら、ガラス質粉末の量を多くす
ると突起状端子の導通抵抗が大きくなり、半導体集積回
路素子の各電極を外部電気回路に良好に電気的接続する
ことができなくなってしまう。
ると突起状端子の導通抵抗が大きくなり、半導体集積回
路素子の各電極を外部電気回路に良好に電気的接続する
ことができなくなってしまう。
【００１０】
【発明の目的】本発明者は上記諸欠点に鑑み種々実験の
結果、金属粉末とガラス質粉末とから成る突起状端子の
金属粉末とガラス質粉末の粒径を所定範囲に制御すると
ガラス質粉末の量を増やしても突起状端子の導通抵抗は
低い値を示すことを知見した。
結果、金属粉末とガラス質粉末とから成る突起状端子の
金属粉末とガラス質粉末の粒径を所定範囲に制御すると
ガラス質粉末の量を増やしても突起状端子の導通抵抗は
低い値を示すことを知見した。
【００１１】本発明は上記知見に基づき、半導体集積回
路素子を収容する絶縁容器の底面に導通抵抗の小さな突
起状端子を強固に取着し、絶縁容器内部に収容する半導
体集積回路素子を外部電気回路に確実、且つ強固に電気
的接続することが可能な半導体素子収納用パッケージを
提供することをその目的とするものである。
路素子を収容する絶縁容器の底面に導通抵抗の小さな突
起状端子を強固に取着し、絶縁容器内部に収容する半導
体集積回路素子を外部電気回路に確実、且つ強固に電気
的接続することが可能な半導体素子収納用パッケージを
提供することをその目的とするものである。
【００１２】
【課題を解決するための手段】本発明は内部に半導体素
子を収容するための空所を有する絶縁容器の底面に、前
記半導体素子の各電極と接続される突起状端子を被着さ
せて成る半導体素子収納用パッケージであって、前記突
起状端子が平均粒径3.0乃至4.0μｍの金属粉末50.0乃至
66.0重量％と、平均粒径0.5乃至1.0μｍのガラス質粉末
34.0乃至50.0重量％とから成り、前記金属粉末間の隙間
に前記ガラス質粉末が充填されていることを特徴とする
ものである。
子を収容するための空所を有する絶縁容器の底面に、前
記半導体素子の各電極と接続される突起状端子を被着さ
せて成る半導体素子収納用パッケージであって、前記突
起状端子が平均粒径3.0乃至4.0μｍの金属粉末50.0乃至
66.0重量％と、平均粒径0.5乃至1.0μｍのガラス質粉末
34.0乃至50.0重量％とから成り、前記金属粉末間の隙間
に前記ガラス質粉末が充填されていることを特徴とする
ものである。
【００１３】本発明の半導体素子収納用パッケージによ
れば、突起状端子を平均粒径3.0乃至4.0μｍの金属粉末
と平均粒径0.5乃至1.0μｍのガラス質粉末とで形成した
ことから、粒径の小さなガラス質粉末は粒径の大きな金
属粉末間の隙間に高密度に充填されている。その結果、
ガラス質粉末を34.0乃至50.0重量％まで増やし、突起状
端子の絶縁容器底面に対する接合強度を増大させても突
起状端子の導通抵抗は小さな値となり、これによって突
起状端子の絶縁容器底面への取着を強固とし、絶縁容器
内部に収容する半導体集積回路素子を外部電気回路に確
実、且つ強固に電気的接続することが可能となる。
れば、突起状端子を平均粒径3.0乃至4.0μｍの金属粉末
と平均粒径0.5乃至1.0μｍのガラス質粉末とで形成した
ことから、粒径の小さなガラス質粉末は粒径の大きな金
属粉末間の隙間に高密度に充填されている。その結果、
ガラス質粉末を34.0乃至50.0重量％まで増やし、突起状
端子の絶縁容器底面に対する接合強度を増大させても突
起状端子の導通抵抗は小さな値となり、これによって突
起状端子の絶縁容器底面への取着を強固とし、絶縁容器
内部に収容する半導体集積回路素子を外部電気回路に確
実、且つ強固に電気的接続することが可能となる。
【００１４】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、１は電気絶縁材料から成る絶縁基
体、２は蓋体である。この絶縁基体１と蓋体２とで内部
に半導体集積回路素子３を収容する絶縁容器４が構成さ
れる。
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、１は電気絶縁材料から成る絶縁基
体、２は蓋体である。この絶縁基体１と蓋体２とで内部
に半導体集積回路素子３を収容する絶縁容器４が構成さ
れる。
【００１５】前記絶縁基体１はその上面中央部に半導体
集積回路素子３を収容するための空所を形成する段状の
凹部１ａが設けてあり、該凹部１ａ底面には半導体集積
回路素子３がガラス、樹脂、ロウ材等の接着剤を介して
接着固定される。
集積回路素子３を収容するための空所を形成する段状の
凹部１ａが設けてあり、該凹部１ａ底面には半導体集積
回路素子３がガラス、樹脂、ロウ材等の接着剤を介して
接着固定される。
【００１６】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は、アルミナ(Al 2O 3 ) 、シリカ(SiO2 ) 、
カルシア(CaO) 、マグネシア(MgO) 等の原料粉末に適当
な有機溶剤、溶媒を添加混合して泥漿状となすとともに
これを従来周知のドクターブレード法やカレンダーロー
ル法を採用することによってセラミックグリーンシート
（セラミック生シート）を形成し、しかる後、前記セラ
ミックグリーンシートに適当な打ち抜き加工を施すとと
もに複数枚積層し、高温（約１６００℃）で焼成するこ
とによって製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は、アルミナ(Al 2O 3 ) 、シリカ(SiO2 ) 、
カルシア(CaO) 、マグネシア(MgO) 等の原料粉末に適当
な有機溶剤、溶媒を添加混合して泥漿状となすとともに
これを従来周知のドクターブレード法やカレンダーロー
ル法を採用することによってセラミックグリーンシート
（セラミック生シート）を形成し、しかる後、前記セラ
ミックグリーンシートに適当な打ち抜き加工を施すとと
もに複数枚積層し、高温（約１６００℃）で焼成するこ
とによって製作される。
【００１７】また前記絶縁基体１には凹部１ａの段差部
より底面にかけて導出する複数個のメタライズ配線層５
が設けてあり、該メタライズ配線層５の凹部１ａ段差部
には半導体集積回路素子３の各電極がボンディングワイ
ヤ６を介し電気的に接続され、また絶縁基体１底面に導
出される部位には突起状端子７が取着されている。
より底面にかけて導出する複数個のメタライズ配線層５
が設けてあり、該メタライズ配線層５の凹部１ａ段差部
には半導体集積回路素子３の各電極がボンディングワイ
ヤ６を介し電気的に接続され、また絶縁基体１底面に導
出される部位には突起状端子７が取着されている。
【００１８】前記メタライズ配線層５は半導体集積回路
素子３の各電極を突起状端子７に電気的に接続させる作
用を為し、タングステン、モリブデン、マンガン等の高
融点金属粉末から成り、該高融点金属粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを従来周知
のスクリーン印刷法等の厚膜手法を採用し、絶縁基体１
となるセラミックグリーンシートに予め印刷塗布してお
くことによって絶縁基体１の凹部１ａ段差部から底面に
かけて導出するように被着形成される。
素子３の各電極を突起状端子７に電気的に接続させる作
用を為し、タングステン、モリブデン、マンガン等の高
融点金属粉末から成り、該高融点金属粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを従来周知
のスクリーン印刷法等の厚膜手法を採用し、絶縁基体１
となるセラミックグリーンシートに予め印刷塗布してお
くことによって絶縁基体１の凹部１ａ段差部から底面に
かけて導出するように被着形成される。
【００１９】更に前記メタライズ配線層５が被着された
絶縁基体１はその底面に図２に示す如く、突起状端子７
がメタライズ配線層５と電気的接続をもって取着されて
いる。
絶縁基体１はその底面に図２に示す如く、突起状端子７
がメタライズ配線層５と電気的接続をもって取着されて
いる。
【００２０】前記突起状端子７は半導体集積回路素子３
の各電極が接続されているメタライズ配線層５を外部電
気回路に接続する作用を為し、外部電気回路基板８の配
線導体８ａに半田等のロウ材９を介して接合される。
の各電極が接続されているメタライズ配線層５を外部電
気回路に接続する作用を為し、外部電気回路基板８の配
線導体８ａに半田等のロウ材９を介して接合される。
【００２１】前記突起状端子７はタングステン等の金属
粉末とガラス質粉末とから成り、該金属粉末及びガラス
質粉末に有機溶剤と溶媒を添加混合して得た導電ペース
トを絶縁基体１底面のメタライズ配線層５上にスクリー
ン印刷法により印刷塗布するとともにこれを約１６００
℃の温度で焼成することによって絶縁基体１の底面にメ
タライズ配線層５と電気的接続をもって取着される。こ
の場合、突起状端子７はその形状が小さく、且つ数が多
いとしても絶縁基体１の底面に一度に形成することがで
き、突起状端子７の絶縁基体１への取着の作業性、生産
性及び歩留りが極めて優れたものとなる。
粉末とガラス質粉末とから成り、該金属粉末及びガラス
質粉末に有機溶剤と溶媒を添加混合して得た導電ペース
トを絶縁基体１底面のメタライズ配線層５上にスクリー
ン印刷法により印刷塗布するとともにこれを約１６００
℃の温度で焼成することによって絶縁基体１の底面にメ
タライズ配線層５と電気的接続をもって取着される。こ
の場合、突起状端子７はその形状が小さく、且つ数が多
いとしても絶縁基体１の底面に一度に形成することがで
き、突起状端子７の絶縁基体１への取着の作業性、生産
性及び歩留りが極めて優れたものとなる。
【００２２】また前記金属粉末及びガラス質粉末から成
る突起状端子７は金属粉末の平均粒径が3.0 乃至4.0 μ
ｍの範囲に、ガラス質粉末の平均粒径が0.5 乃至1.0 μ
ｍの範囲に各々、制御されており、これによって粒径の
小さなガラス質粉末は粒径の大きな金属粉末間の隙間に
高密度に充填され、ガラス質粉末を34.0乃至50.0重量％
まで増やし、突起状端子７の絶縁基体１底面に対する接
合強度を増大させても突起状端子７の導通抵抗は小さな
値となり、その結果、突起状端子７の絶縁基体１底面へ
の取着を強固とし、絶縁容器４内部に収容する半導体集
積回路素子３を外部電気回路に確実、且つ強固に電気的
接続することが可能となる。
る突起状端子７は金属粉末の平均粒径が3.0 乃至4.0 μ
ｍの範囲に、ガラス質粉末の平均粒径が0.5 乃至1.0 μ
ｍの範囲に各々、制御されており、これによって粒径の
小さなガラス質粉末は粒径の大きな金属粉末間の隙間に
高密度に充填され、ガラス質粉末を34.0乃至50.0重量％
まで増やし、突起状端子７の絶縁基体１底面に対する接
合強度を増大させても突起状端子７の導通抵抗は小さな
値となり、その結果、突起状端子７の絶縁基体１底面へ
の取着を強固とし、絶縁容器４内部に収容する半導体集
積回路素子３を外部電気回路に確実、且つ強固に電気的
接続することが可能となる。
【００２３】尚、前記突起状端子７はそれを構成する金
属粉末の平均粒径が3.0μｍ未満となると金属粉末間の
隙間が狭くなり、ガラス質粉末を高密度に多量に充填さ
せるのが不可になるとともに金属粉末の凝集塊ができて
突起状端子７を絶縁基体１に強固に取着させることがで
きなくなり、また平均粒径が4.0μｍを超えると金属粉
末間の接触が狭くなり、突起状端子７の導通抵抗が大き
くなってしまう。従って、前記突起状端子７の金属粉末
はその平均粒径が3.0μｍ乃至4.0μｍの範囲に特定され
る。
属粉末の平均粒径が3.0μｍ未満となると金属粉末間の
隙間が狭くなり、ガラス質粉末を高密度に多量に充填さ
せるのが不可になるとともに金属粉末の凝集塊ができて
突起状端子７を絶縁基体１に強固に取着させることがで
きなくなり、また平均粒径が4.0μｍを超えると金属粉
末間の接触が狭くなり、突起状端子７の導通抵抗が大き
くなってしまう。従って、前記突起状端子７の金属粉末
はその平均粒径が3.0μｍ乃至4.0μｍの範囲に特定され
る。
【００２４】また前記突起状端子７はそれを構成するガ
ラス質粉末の平均粒径が0.5μｍ未満となるとガラス質
粉末が凝集塊を作って金属粉末間の隙間に入り込み難く
なり、また平均粒径が1.0μｍを超えると金属粉末間の
隙間に高密度に充填されず、いずれの場合も突起状端子
７を絶縁基体１に強固に取着させることが困難となる。
ラス質粉末の平均粒径が0.5μｍ未満となるとガラス質
粉末が凝集塊を作って金属粉末間の隙間に入り込み難く
なり、また平均粒径が1.0μｍを超えると金属粉末間の
隙間に高密度に充填されず、いずれの場合も突起状端子
７を絶縁基体１に強固に取着させることが困難となる。
【００２５】従って、前記突起状端子７のガラス質粉末
はその平均粒径が0.5μｍ乃至1.0μｍの範囲に特定され
る。
はその平均粒径が0.5μｍ乃至1.0μｍの範囲に特定され
る。
【００２６】更に前記突起状端子７はその表面にニッケ
ル、金等の耐蝕性に優れ、且つロウ材と濡れ性の良い金
属をメッキ法により1.0乃至20.0μｍの厚みに層着させ
ておくと突起状端子７の酸化腐食が有効に防止されると
ともにロウ材９を介しての突起状端子７と外部電気回路
基板８の配線導体８ａとの接合が極めて強固となる。従
って、前記突起状端子７はその表面にニッケル、金等の
耐蝕性に優れ、且つロウ材と濡れ性の良い金属をメッキ
法により1.0乃至20.0μｍの厚みに層着させておくこと
が好ましい。
ル、金等の耐蝕性に優れ、且つロウ材と濡れ性の良い金
属をメッキ法により1.0乃至20.0μｍの厚みに層着させ
ておくと突起状端子７の酸化腐食が有効に防止されると
ともにロウ材９を介しての突起状端子７と外部電気回路
基板８の配線導体８ａとの接合が極めて強固となる。従
って、前記突起状端子７はその表面にニッケル、金等の
耐蝕性に優れ、且つロウ材と濡れ性の良い金属をメッキ
法により1.0乃至20.0μｍの厚みに層着させておくこと
が好ましい。
【００２７】かくして上述の半導体素子収納用パッケー
ジによれば、絶縁基体１の凹部１ａ底面に半導体集積回
路素子３をロウ材、ガラス、樹脂等の接着剤を介して接
着搭載するとともに該半導体集積回路素子３の各電極を
ボンディングワイヤ６を介してメタライズ配線層５に電
気的に接続し、しかる後、絶縁基体１の上面に蓋体２を
ガラス、樹脂、ロウ材等の封止部材を介して接合させ、
絶縁基体１と蓋体２とから成る絶縁容器４内部に半導体
集積回路素子３を気密に収容することによって製品とし
ての半導体装置が完成する。
ジによれば、絶縁基体１の凹部１ａ底面に半導体集積回
路素子３をロウ材、ガラス、樹脂等の接着剤を介して接
着搭載するとともに該半導体集積回路素子３の各電極を
ボンディングワイヤ６を介してメタライズ配線層５に電
気的に接続し、しかる後、絶縁基体１の上面に蓋体２を
ガラス、樹脂、ロウ材等の封止部材を介して接合させ、
絶縁基体１と蓋体２とから成る絶縁容器４内部に半導体
集積回路素子３を気密に収容することによって製品とし
ての半導体装置が完成する。
【００２８】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、突起状端子を平均粒径3.0乃至4.0μｍの金属粉
末と平均粒径0.5乃至1.0μｍのガラス質粉末とで形成し
たことから、粒径の小さなガラス質粉末は粒径の大きな
金属粉末間の隙間に高密度に充填されている。その結
果、ガラス質粉末を34.0乃至50.0重量％まで増やし、突
起状端子の絶縁容器底面に対する接合強度を増大させて
も突起状端子の導通抵抗は小さな値となり、これによっ
て突起状端子の絶縁容器底面への取着を強固とし、絶縁
容器内部に収容する半導体集積回路素子を外部電気回路
に確実、且つ強固に電気的接続することが可能となる。
よれば、突起状端子を平均粒径3.0乃至4.0μｍの金属粉
末と平均粒径0.5乃至1.0μｍのガラス質粉末とで形成し
たことから、粒径の小さなガラス質粉末は粒径の大きな
金属粉末間の隙間に高密度に充填されている。その結
果、ガラス質粉末を34.0乃至50.0重量％まで増やし、突
起状端子の絶縁容器底面に対する接合強度を増大させて
も突起状端子の導通抵抗は小さな値となり、これによっ
て突起状端子の絶縁容器底面への取着を強固とし、絶縁
容器内部に収容する半導体集積回路素子を外部電気回路
に確実、且つ強固に電気的接続することが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示した半導体素子収納用パッケージの要
部を示す拡大断面図である。
部を示す拡大断面図である。
１・・・・絶縁基体 ２・・・・蓋体 ３・・・・半導体集積回路素子 ４・・・・絶縁容器 ５・・・・メタライズ配線層 ７・・・・突起状端子
Claims (1)
- 【請求項１】内部に半導体素子を収容するための空所を
有する絶縁容器の底面に、前記半導体素子の各電極と接
続される突起状端子を被着させて成る半導体素子収納用
パッケージであって、前記突起状端子が平均粒径3.0乃
至4.0μｍの金属粉末50.0乃至66.0重量％と、平均粒径
0.5乃至1.0μｍのガラス質粉末34.0乃至50.0重量％とか
ら成り、前記金属粉末間の隙間に前記ガラス質粉末が充
填されていることを特徴とする半導体素子収納用パッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26340694A JP3323010B2 (ja) | 1994-10-27 | 1994-10-27 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26340694A JP3323010B2 (ja) | 1994-10-27 | 1994-10-27 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125057A JPH08125057A (ja) | 1996-05-17 |
| JP3323010B2 true JP3323010B2 (ja) | 2002-09-09 |
Family
ID=17389062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26340694A Expired - Fee Related JP3323010B2 (ja) | 1994-10-27 | 1994-10-27 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3323010B2 (ja) |
-
1994
- 1994-10-27 JP JP26340694A patent/JP3323010B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125057A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2690666B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728565B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740605B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2724075B2 (ja) | 窒化アルミニウム質焼結体への金属層の被着方法 | |
| JP2746841B2 (ja) | 配線基板 | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |